VerilogHDL那些事儿_建模篇(黑金FPGA开发板配套教程)
说明:参照该书将部分程序验证学习一遍
学习时间:2014年5月2号
1.对FPGA有初步了解;
2.功能模块和控制模块;
4.使用“并行操作”进行流水灯實验
1.一个很好的比喻是:FPGA是“一堆乐高积木”,而Verilog是“搭积木的手”FPGA并没有实际的形状,要通过Verilog描述出形状来
2.新手们常常忽略了,FPGA其实是并存着“顺序操作”和“并行操作”的操作概念如果打从一开始就忽略了它们,往后的日子很难避免遇见瓶颈
过程赋值和assign连续賦值:
1.过程赋值改变一个寄存器的状态,是时序逻辑用在initial和always里面;
2.连续赋值是组合逻辑,驱动线型变量(wire)
1.系统整体模块以及每个功能模块示意图:
RTL(寄存器传输级):描述数据在寄存器之间怎么流动和如何处理这些数据的模型。
2.HDL采用自顶向下的电路设计方法主要可以汾为五个抽象层次:
3.HDL语言是有时序概念的,这和平常的编程语言不一样
我找到了发到你邮箱了!
你对这个回答的评价是?
作业自己做吧,或者网上搜了再自己改也好啊
你对这个回答的评价是?
丅载百度知道APP抢鲜体验
使用百度知道APP,立即抢鲜体验你的手机镜头里或许有别人想知道的答案。