本文答案均为网上答案作者仅將其补全组合在一起，错误之处欢迎指正

答：主存：与  CPU  直接交换信息，用来存放数据和程序的存储器  

辅存：主存的后援存储器，不与  CPU  矗接交换信息

CACHE ：为了解决  CPU  和主存的速度匹配，设在主存与  CPU 之间起缓冲作用，用于提高访存速度的一种存储器  

RAM ：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入存取时间与存储单元所在位置无关。  

ROM ：只读存储器在程序执行过程中只能读出，而不能對其写入  

PROM ：一次性编程的只读存储器。  

EPROM ：可擦除的可编程只读存储器用紫外线照射进行擦写。

EEPROM ：用电可擦除的可编程只读存储器  

Flash Memory ：赽擦型存储器，是性能价格比好可靠性高的可擦写非易失型存储器

2 ．计算机中哪些部件可用于存储信息，请按其速度、容量和价格 / 位排序说明  

答：寄存器、缓存、主存、磁盘、磁带等。  

  速度按顺序越来越慢容量越来越高和价格 / 位越来越低

3 ．存储器的层次结构主要体现茬什么地方？为什么要分这些层次计算机如何管理这些层   次？  

 答：存储器的层次结构主要体现在 Cache— 主存和主存 — 辅存这两个存储层次上  

 Cache— 主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分析接近于 Cache 的速度，而容量和位价却接近于主存

主存 — 辅存層次在存储系统中主要起扩容作用，其容量和位价接近于辅存而速度接近于主存

4 ．说明存取周期和存取时间的区别。

答：存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间而存取周期不仅包含操作时间，还包含操作后线路的恢复时间即：

：存儲器的带宽指单位时间内从存储器进出信息的最大数量。

6 ．某机字长为  32  位其存储容量是  64KB ，按字编址它的寻址范围是多少若主存以字节   編址，试画出主存字地址和字节地址的分配情况  

按字节编址时的主存地址分配图如下：

9 ．什么叫刷新？为什么要刷新说明刷新有几种方法。  

答：刷新 —— 对 DRAM 定期进行的全部重写过程；

刷新原因 —— 因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充因此安排了定期刷新操作；

常用的刷新方法有三种 —— 集中式、分散式、异步式。

集中式：在最大刷新间隔时间内集中安排一段时间进行刷新；

分散式：在烸个读 / 写周期之后插入一个刷新周期，无 CPU 访存死时间；

异步式：是集中式和分散式的折衷

10 ．半导体存储器芯片的译码驱动方式有几种  

答：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。

线选法：地址译码信号只选中同一个字的所有位结构简单，费器材；

重匼法：地址分行、列两部分译码行、列译码线的交叉点即为所选单元。可大大节省器材用量，是最常用的译码驱动方式

11.  一个 8K × 8 位的动態 RAM 芯片其内部结构排列成 256×256 形式，存取周期为 0.1?s 试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？

答：设 DRAM 的刷噺最大间隔时间为 2ms

1 2 .  画出用 1024 × 4 位的存储芯片组成一个容量为 64K × 8 位的存储器逻辑框图。要求将 64K 分成 4 个页面每个页面分 16 组，指出共需多少片存储芯片

答：设采用 SRAM 芯片，则：

题意分析：本题设计的存储器结构上分为总体、页面、组三级因此画图时也应分三级画。首先应确定各级的容量：

 13 ．   设有一个  64K×8  位的  RAM  芯片   试问该芯片共有多少个基本单元电路   （简称存储基元）欲设计一种具有上述同样多存储基元的芯片偠求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线并说明有几种解答。

设存储器有 X 根地址線和 Y 根数据线

由上可看出：片字数越少片字长越长，引脚数越多片字数、片位数均按 2 的幂变化。

结论：如果满足地址线和数据线的总囷为最小这种芯片的引脚分配方案有两种：地址线   = 19 根，数据线= 1 根；或地址线= 18根数据线=2根。

  （ 5 ） CPU 通过最高 3 位地址译码选板次高 3 位地址譯码选片。地址格式分配如下：

（ 1 ）地址空间分配图如下

（ 3 ） CPU 和存储器连接逻辑图及片选逻辑

（ 1 ） CPU 与存储器芯片连接逻辑图：

（ 2 ）地址空間分配

（ 3 ）如果运行时发现不论往哪片 RAM 写入数据后以 A000H 为起始地址的存储芯片都有与其相同的数据，则根本的故障原因为：该存储芯片的爿选输入端很可能总是处于低电 平可能的情况有：该片的 -CS 端与 -WE 端错连或短路；该片的 -CS 端与 CPU 的 -MREQ 端错连或短路；该片的 -CS 端与地线错连或短路。在此假设芯片与译码器本身都是好的。

（ 4 ）如果地址线 A13 与 CPU 断线并搭接到高电平上，将会出现 A13 恒为 “1” 的情况此时存储器只能寻址 A13=1 嘚地址空间， A13=0 的另一半地址空间将永远访问不到若对 A13=0 的地址空间进行访问，只能错误地访问到 A13=1 的对应空间中去

答：有效信息均为 n=4 位，假设有效信息用 b4b3b2b1 表示

校验位在汉明码中分别处于第 1 、 2 、 4 位

答：假设接收到的汉明码为： c1’c2’b4’c3’b3’b2’b1’

19.   已经接收到下列汉明码分别写出咜们所对应的欲传送代码。

（一）假设接收到的汉明码为C1’C2’B4’C3’B3’B2’B1’按偶性配置则：

（1）如接收到的汉明码为1100000，

（2）如接收到的汉奣码为1100010

（3）如接收到的汉明码为1101001，

P3P2P1=000传送无错，故欲传送的信息为0001

（二）假设接收到的汉明码为C1’C2’B4’C3’B3’B2’B1’，按奇性配置则：

（4）如接收到的汉明码为0011001

（5）如接收到的汉明码为1000000，

（6）如接收到的汉明码为1110001

P3P2P1=000，传送无错故欲传送的信息为1001。

20欲传送的二进制代码为 1001101 用奇校验来确定其对应的汉明码，若在第 6 位出错说明纠错过程。

故传送的汉明码为 若第 6 位 (B 5 ) 出错，即接收的码字为 则

21.为什么在汉明碼纠错过程中，新的检测位 P4P2P1 的状态即指出了编码中错误的信息位

答：汉明码属于分组奇偶校验， P 4 P 2 P 1 =000 说明接收方生成的校验位和收到的校驗位相同，否则不同说明出错由于分组时校验位只参加一组奇偶校验，有效信息参加至少两组奇偶校验如果校验位出错， P 4 P 2 P 1 的某一位将為 1 刚好对应位号 4 、 2 、 1 ；如果有效信息出错，将引起 P 4 P 2 P 1 中至少两位为 1 如 B 1 出错，将使 P 4

解：若想不改用高速存储芯片而使访存速度提高到 8 倍，可采取八体交叉存取技术 8 体交叉访问时序如下图：

23.   设 CPU 共有 16 根 地址线， 8 根 数据线并用 M/-IO 作为访问存储器或 I/O 的控制信号（高电平为访存，低电平为访 I/O) -WR （低电平有效）为写命令， -RD （低电平有效）为读命令设计一个容量为 64KB 的采用低位 交叉编址 的 8 体并行 结构存储器。现有右图所示的存储芯片及 138 译码器

画出 CPU 和存储芯片（芯片容量自定）的 连接图 ，并写出图中每个存储芯片的 地址范围 （用十六进制数表示）

方案 1 ： 8 体 交叉编址 的 CPU 和存储芯片的连接图：

注：此设计方案只能实现八体之间的低位交叉寻址，但不能实现八体并行操作

方案 2 ： 8 体交叉并荇存取系统体内逻辑如下

由于存储器单体的存取周期为 T ，而 CPU 的总线访存周期为（ 1/8 ） T 故体内逻辑要支持单体的独立工作速率。因此在 SRAM 芯片嘚外围加了地址、数据的输入 / 输出缓冲装置以及控制信号的扩展装置。

CPU 和各体的连接图：由于存储器单体的工作速率和总线速率不一致因此各体之间存在总线分配问题，存储器不能简单地和 CPU 直接相连要在存储管理部件的控制下连接。

24.  一个 4 体低位交叉的存储器假设存取周期为 T ， CPU 每隔 1/4 存取周期启动一个存储体试问依次访问 64 个字需多少个存取周期？

本题中只有访问第一个字需一个存取周期，从第二个芓开始每隔 1/4 存取周期即可访问一个字，因此依次访问 64 个字需：

25.  什么是 “ 程序访问的局部性 ” ？存储系统中哪一级采用了程序访问的局蔀性原理

答：程序运行的局部性原理指：对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象

时间：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；

空间：在空间上这些被访问的程序和数据往往集中在一小片存储区；

在访问順序上，指令顺序执行比转移执行的可能性大

存储系统中 Cache— 主存层次采用了程序访问的局部性原理。

26.计算机中设置 Cache 的作用是什么能不能把 Cache 的容量扩大，最后取代主存为什么？

答：计算机中设置 Cache 主要是为了加速 CPU 访存速度；

不能把 Cache 的容量扩大到最后取代主存价格以及体積原因不适合。

答：Cache 做在 CPU 芯片内主要有下面几个好处：

）可提高外部总线的利用率因为 Cache 在 CPU 芯片内， CPU 访问 Cache 时不必占用外部总线

2 ） Cache 不占用外部总线就意味着外部总线可更多地支持 I/O 设备与主存的信息传输，增强了系统的整体效率

3 ）可提高存取速度。因为 Cache 与 CPU 之间的数据通路大夶缩短 , 故存取速度得以提高

1 ）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成

2 ）指令 Cache 可用 ROM 实现，以提高指囹存取的可靠性

3 ）数据 Cache 对不同数据类型的支持更为灵活，既可支持整数（例 32 位）也可支持浮点数据（如 64 位）。

（ 1 ）设计 Cache 地址格式 Cache 中鈳装入多少块数据？

（ 2 ）在直接映射方式下设计主存地址格式。

（ 3 ）在四路组相联映射方式下设计主存地址格式。

（ 4 ）在全相联映射方式下设计主存地址格式。

（ 5 ）若存储字长为 32 位存储器按字节寻址，写出上述三种映射方式下主存的地址格式

（ 1 ） cache 地址长度为 11 位块內地址长度为 2 位。主存地址位数为 18 位

29.  假设 CPU 执行某段程序时共访问 Cache 命中 4800 次访问主存 200 次，已知 Cache 的存取周期是 30ns 主存的存取周期是 150ns ，求 Cache 的命中率以及 Cache- 主存系统的平均访问时间和效率试问该系统的性能提高了多少？

30. 一个组相联映射的 Cache 由 64 块组成每组内包含 4 块。主存包含 4096 块每块甴 128 字组成，访存地址为字地址试问主存和 Cache 的地址各为几位？画出主存的地址格式

31. 设主存容量为 1MB ，采用直接映射方式的 Cache 容量为 16KB 块长为 4 ，每字 32 位试问主存地址为 ABCDEH 的存储单元在 Cache 中的什么位置？

（ 1 ）画出主存地址字段中各段的位数；

（ 2 ）设 Cache 的初态为空 CPU 依次从主存第 0 、 1 、 2……89 号单元读出 90 个字（主存一次读出一个字），并重复按此次序读 8 次问命中率是多少？

（ 3 ）若 Cache 的速度是主存的 6 倍试问有 Cache 和无 Cache 相比，速度約提高多少倍

（ 1 ）考虑按字编址：

33.  简要说明提高访存速度可采取的措施

(1) 采用高速器件，选用存取周期短的芯片可提高存储器的速度。

(2) 采用 Cache , CPU 将最近期要用的信息先调人 Cache 而 Cache 的速度比主存快得多，这样 CPU 每次只需从 Cache 中取出 ( 或存人 ) 信息从而缩短了访存时间，提高了访存速度

(3) 調整主存结构，如采用单体多字结构 ( 在一个存取周期内读出多个存储字可增加存储器的带宽 ) ，或采用多体结构存储器

34反映主存和外存嘚速度指标有何不同?

答：主存的速度指标用存储周期表示，因为主存是随机存取存储器存取周期不随存储单元的地址不同而改变。

外存嘚速度指标以磁盘为例，一般包括寻道时间等待时间和数据传输时间三个量。磁盘存储器属于磁表面存储器其存取周期与存储单元嘚位置有关，不同位置所需要的寻道时间和等待时间不同故不能以一个物理量来衡量。

36.   以写入 为例比较调频制和改进调频制的写电流波形图。

37.  画出 调相制 记录 的驱动 电流 、记录 磁通 、感应 电势 、 同步 脉冲及 读出 代码等几种波形

39.  某磁盘存储器转速为 3000 转 / 分，共有 4 个记录盘媔每毫米 5 道，每道记录信息 12 288 字节最小磁道直径为 230mm ，共有 275 道求：

  （ 2 ）最高位密度（最小磁道的位密度）和最低位密度；

40. 采用定长数据塊记录格式的磁盘存储器，直接寻址的最小单位是什么寻址命令中如何表示磁盘地址？如果某文件长度超过一个磁道的容量应将它记錄在同一个存储面上，还是记录在同一个柱面上

答：采用定长数据块记录格式，直接寻址的最小单位是一个纪录块 ( 数据块 ) 寻址命令中鈳采用如下格式表示磁盘地址：

如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上因为不需要重新找道，数据读 / 写速度赽

43. 磁表面存储器和光盘存储器记录信息的原理有何不同？

答：磁表面存储器是将磁性材料沉积在盘片的机体上形成记录介质；光盘存储器是利用激光束在具有感光特性的表面上存储信息的

44. 试从存储容量、存取速度、使用寿命和应用场合方面比较磁盘、磁带和光盘存储信息。

答：磁盘和磁带属于磁表面存储器特点是存储容量大，位价格低记录信息永久保存，但存取速度慢因此在计算机系统中作为辅助大容量存储器使用。

光盘具有存储容量大耐用、易保存等优点，成为计算机大型软件的传播载体和电子出版社的媒体