分类名称 | 标题 | 日期 |
---|---|---|
[ verilog ] | Verilog 错误near "=": syntax error, unexpected '=', expecting IDENTIFIER or TYPE_IDE | 2018-06-29 |
[ verilog ] | verilog寄存器 简单寄存器求助? | 2019-11-13 |
[ verilog ] | verilog状态机代码 分析下面代码的功能 求助!!! | 2019-12-07 |
[ verilog ] | vivado如何将125MHz的时钟分频为约7.5hz | 2019-12-08 |
[ verilog ] | VerilogHDL always时序电路上升沿怎么用触发,begin end中的语句每个上升沿怎么用都全部执行一遍吗 | 2020-04-15 |
[ verilog ] | 这个除法怎么看为啥商的最后一位变成1,而不是+1 | 2020-05-14 |