差分线的阻抗匹配方法_中华文本库
第1页/共2页
对于电路中的差分信号对，比如DDR 内存模块中的差分时钟信号，匹配通常需要考虑两方面的因素，
即差模阻抗匹配和共模阻抗匹配。基于这两种匹配我们才能选择最终的匹配方案，如完全匹配、
优化匹配、简化匹配等。 [
从上图中可以看出，差模信号的匹配只需用一个电阻，但对共模信号不起作用；而共模电阻匹配则
可以匹配信号对中的共模分量，这可以使用在在共模信号影响较强的情况；而实际的差分走线中，
除了本身的差分信号之外，不可避免地会出现共模的分量，所以需要两种匹配的结合，完全匹配则
是结合了两者的作用，能有效地消除各种反射噪声，但它的缺点是：需要器件较多，给电路增
加了额外的直流负载，同时要结合仿真计算阻值，并不是简单的将上面两种匹配形式的电阻进行组合。
如果对完全匹配进行进一步改进，我们可以得到另一种较好的针对差分对的优化匹配形式，
第1页/共2页
寻找更多 ""特性阻抗和差分阻抗怎么翻译？ - 外贸英语 -
福步外贸论坛(FOB Business Forum) |中国第一外贸论坛
& 特性阻抗和差分阻抗怎么翻译？
UID 943470
阅读权限 25
特性阻抗和差分阻抗怎么翻译？
最好有高手说说是什么意思，就中文我也不太理解
[ 本帖最后由 starzhang430 于
08:26 编辑 ]
UID 948958
福步币 12 块
阅读权限 40
听都没有听说过，是哪个行业的啊
UID 943470
阅读权限 25
回复 #2 denverjingwei 的帖子
嗯。。。就是网线等产品的
UID 476338
阅读权限 40
回复 #1 不再犹豫2009 的帖子
特性阻抗：natural impedance& &
差分阻抗：differential&&impedance
UID 943470
阅读权限 25
回复 #4 龟龟勇 的帖子
朋友，谢谢你回复，请问你知道一般情况下网线的特性阻抗可以达到多少吗？我有个客人老是问阻抗的问题，很少接触过
UID 943470
阅读权限 25
回复 #5 不再犹豫2009 的帖子
自己顶下，此题无解
(M&s Teddy Baby 点点)
UID 373858
积分 80204
帖子 22637
福步币 537 块
阅读权限 150
一般网线的特性阻抗通常为100 欧姆
你可以上网查一下.
UID 954147
阅读权限 25
网上很多这一类的资料。
假设一根均匀电缆无限延伸，在发射端的在某一频率下的阻抗称为“特性阻抗”。
UID 943470
阅读权限 25
回复 #8 Alice-Ma 的帖子
明白了，谢谢。。。。我再到网上查查
UID 971786
福步币 50 块
阅读权限 60
特性阻抗:characteristic impedance,差分阻抗：differential&&impedance一般网线的特性阻抗通常为100 正负15%欧姆.特性阻抗:the total opposition that a circuit offers to the flow of alternating current or any other varying current at a particular frequency.it is a combination of resistance,capacitance and inductance.同轴传输线受其结构影响,而具有一定高频信号的阻值
当前时区 GMT+8, 现在时间是
Powered by D1scuz! && 2001-maozheng11's Blog
字号：大 中 小
翻译：Michael Qiao&&& 当你认为你已经掌握了PCB 走线的特征阻抗Z0，紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是，它说：“……因为两根走线之间的耦合可以降低有效阻抗，使用50Ω的设计规则来得到一个大约80Ω的差分阻抗！”这的确让人感到困惑！&&& 这篇文章向你展示什么是差分阻抗。除此之外，还讨论了为什么是这样，并且向你展示如何正确地计算它。单线：图1(a)演示了一个典型的单根走线。其特征阻抗是Z0，其上流经的电流为i。沿线任意一点的电压为V=Z0*i（ 根据欧姆定律）。
一般情况，线对：图1(b)演示了一对走线。线1 具有特征阻抗Z11，与上文中Z0 一致，电流i1。线2具有类似的定义。当我们将线2 向线1 靠近时，线2 上的电流开始以比例常数k 耦合到线1 上。类似地，线1 的电流i1 开始以同样的比例常数耦合到线2 上。每根走线上任意一点的电压，还是根据欧姆定律，为：V1 = Z11*i1 + Z11*k*i2&&&&&&&&&&&&& （1）V2 = Z22*i2 + Z22*k*i1现在我们定义Z12 = k*Z11 以及Z21 =k*Z22。这样，式（1）就可以写成：V1 = Z11*i1 + Z12*i2&&&&&&&&&&&&&&& （2）V2 = Z21*i1 + Z22*i2这是一对熟悉的联立方程组，我们可以经常在教科书中看到。这个方程组可以一般化到任意数量的走线，并且可以用你们中大部分人都熟悉的矩阵形式来表示。&图1 各种走线的结构
特殊情况，差分对：图1(c)演示了一对差分走线。重写式1：V1 = Z11*i1 + Z11*k*i2&&&&&&&&&&&&&&&&&&&& （1）V2 = Z22*i2 + Z21*k*i1现在注意在仔细设计并且是对称的情况下，Z11 = Z22 = Z0，且i2 = -i1这将导致（经过一些变换）：V1 = Z0*i1*(1-k)&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& （3）V2 = -Z0*i1*(1-k)注意V1 = -V2，当然，这是我们已经知道的，因为这是一个差分对。
有效（差模）阻抗：电压V1 以地为参考。线1 的有效阻抗（单独来看，在差分对中叫做“差模”阻抗，通常叫做“单线”阻抗）为电压除以电流，或：Zodd = V1/i1 = Z0*(1-k)由上可知，因Z0 = Z11 且k = Z12/Z11，上式可写成：Zodd = Z11 - Z12&&& 这也是一个在许多教科书中都可以看到的公式。&&& 为了防止反射，正确的端接方法是用一个值为Zodd 的电阻。类似地，线2 的差模阻抗与此相同（在对称差分对的特定情形下）。
差分阻抗：假定在某一瞬间我们将两根走线用电阻端接到地。因为i1 = -i2，所以根本没有电流流经地。也就是说，没有真正的理由把电阻接地。事实上，有人认为，为了将差分信号和地噪声隔离，一定不能将它们连接到地。因此通常的连接形式如图1(c)中所示，用单个电阻连接线1 与线2。电阻的值是线1和线2 差模阻抗的和，或：Zdiff = 2*Z0*(1-k) 或2*(Z11 - Z12)这就是为什么你经常看到实际上一个差分对具有大约80Ω的差分阻抗，而每个单线阻抗是50Ω。
计算：知道Zdiff 是2*(Z11-Z12)不是很有用，因为Z12 的值并不直观。但是，当我们看到Z12与耦合系数k 有关，事情就变得清晰了。事实上，耦合系数与我在Brookspeak 中关于串扰的专栏I中谈到的耦合系数是相同的。国家半导体发布的计算Zdiff 的公式II已经被广泛接受：Zdiff = 2*Z0(1-.48*e-.96*S/H) 微带线Zdiff = 2*Z0(1-.347*e-2.9*S/H) 带状线其中的术语在图2 中定义。Z0 为其传统定义III。&图2 查分阻抗计算中的术语定义
共模阻抗：为了讨论完整起见，共模阻抗与上面略有不同。第一个差别是i1 = i2（没有负号），这样式3 就变成：V1 = Z0*i1*(1+k)&&&&&&&&&&&&&&&& （4）V2 = Z0*i1*(1+k)并且正如所期望的，V1 = V2。因此单线阻抗是Z0*(1+k)。在共模情况下，两根线的端接电阻均接地，所以流经地的电流为i1+i2 且这两个电阻对器件表现为并联。也就是说，共模阻抗是这些电阻的并联组合，或：Zcommon = (1/2)*Z0*(1+k)，或Zcommon = (1/2)*(Z11 + Z12)注意，这里差分对的共模阻抗大约为差模阻抗的1/4。
I "Crosstalk, Part 2: How Loud Is It?" Brookspeak, December, 1997.II 参考国家半导体"Introduction to LVDS"（第28-29 页），可以从其官方网站上访问：。III 参考"PCB Impedance Control, Formulas and Resources", March, 1998, 第12页。公式为：&
本文发表在Printed Circuit Design，一种Miller Freeman 的出版物，1998 年8 月. 1998 Miller Freeman, Inc. . 1998 UltraCAD Design Inc.
翻译：&&& 我们通常认为信号以三种模式沿电路传播：单端、差模或共模。&&& 单模是我们最熟悉的。它包括介于驱动器与接收器之间的单根导线或走线。信号沿走线传播并从地返回1。&&& 差模包括介于驱动器与接收器的一对走线（或导线）。我们一般认为其中一根走线传送正信号而另一根传送负信号，并且大小相等极性相反，没有通过地的返回信号；信号沿一根走线前进并从另外一根返回。&&& 共模信号通常更难于理解。既可以包括单端走线也可以包括两个（可能更多）差分走线。同样的信号沿走线以及返回路径（地）或者沿差分对中的两根走线流动。大部分人往往对共模信号不熟悉，因为我们自己从来不会故意产生它们。它们通常是由从其它（邻近或外部）源耦合进电路的噪声引起的。一般来讲，结果最好情况是中性的，最坏情况是具有破坏性的。共模信号能够产生干扰电路正常运行的噪声，并且是常见的EMI 问题的来源。
优点：差分信号相比单端信号有一个显著的缺点：需要两根走线而不是一根，或者两倍的电路板面积。但是差分信号有几个优点：
§& 如果没有通过地的返回信号，地回路的连续性相对就变得不重要了。因此，假如我们有一个模拟信号通过差分对连接到数字器件，就无需担心跨越电源边界，平面不连续等等问题。差分器件的电源分割也更容易处理2。
§& 差分电路在低压信号的应用中是非常有益的。如果信号电平非常低，或者如果信噪比是个问题，那么差分信号可以有效地倍增信号电平（+v-(-v)=2v）。差分信号和差分放大器通常用于信号电平非常低的系统的输入级。
§& 差分接收器往往对输入信号电平的差敏感，但是常常被设计为对输入的共模偏移不敏感。因此在强噪声环境中差分信号往往比单端信号有着更好的性能。
§& 相比单端信号（以一个不太精确的受电路板其他位置的噪声的干扰的信号为参考）差分信号（彼此互为参考）的翻转时序可以更精确地设定。差分对的交叉点定义得非常精确（图1）。单端信号位于逻辑1 和逻辑0 之间的交叉点受制于（举例）噪声、噪声门限以及门限检测问题等等。&图1：逻辑电平在差分信号交叉点的精确位置改变状态
重要假设：差分信号的一个重要方面常常被工程师或者设计人员忽略，甚至有时被误解。我们从两条广为人知的规则开始：（a）电流在一个闭合的环路内流动以及（b）电流在环路内处处相等。&&& 考虑差分对的“正”走线。电流沿走线流动并且必须在一个环路内流动，通常从地返回。另外一根走线中的负信号也必须在一个环路内流动，通常也从地返回。这很容易明白如果我们暂时想象一个差分对中的一根走线上的电流保持不变。另一根走线中的信号必须从某个地方返回，并且很清楚返回路径应该是单端信号的返回路径（地）。我们说差分对没有通过地的返回信号不是因为不能，而是因为返回信号的确存在并且大小相等且极性相反所以相互抵销了（和为零）。&&& 这一点非常重要。如果从一个信号（+i）返回的信号严格等于，且符号相反，另一个信号（-i），那么它们的和（+i-i）为零，没有电流从任何地方流过（特别是地）。现在假定信号并非严格相等且极性相反。设一个为+i1 另一个为-i2。这里i1 和i2 的值近似但是不等。返回电流的和为(i1-i2)。因为不是零，这个增加的电流必须从某个地方返回，推测应该是地。&&& 你说什么？那么让我们假定发送电路发送一对差分信号，严格相等且极性相反。再假定他们在路径的终点仍然如此。但是如果路径长度不等会如何呢？如果（差分对中的）一条路径比另外一条长，那么信号在传输到接收器的阶段就不再是严格相等且极性相反了（图2）。如果信号在它们从一个状态到另一个状态的转变过程中不再是严格相等且相反，没有电流流经地就不再是正确的了。如果有流经地的电流存在，那么电源完整性就一定成为一个问题，并且可能EMI也会成为一个问题。&图2：(-)走线比图1 中短，在红色箭头所标示出的范围内差分信号是大小相等且极性相反不再正确。从而在这个时间片内将有流经电源系统的电流。
设计规则1：我们处理差分信号的第一个规则是：走线必须等长。&&& 有人激烈地反对这条规则。通常他们的争论的基础包括了信号时序。他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。&&& 因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？&&& 考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。同时假设走线长度完全相等，信号严格大小相等且极性相反。因此，没有通过地的返回电流。但是，尽管如此，平面层上存在一个感应电流！&&& 任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。这种机制与串扰的机制完全相同。这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。但这不是返回电流。所有的返回电流已经抵消了。因此，这纯粹是平面上的耦合噪声。问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？&&& 记住，我们有两根走线，其信号大小相等极性相反。其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。平面上这两个耦合电流大小相等（假设其它方面设计得很好）。因此电流完全在差分走线下方的一个环路中流动（图3）。它们看上去就像是涡流。耦合电流在其中流动的环路由（a）差分线自身和（b）走线在每个端点之间的间隔来定义。&图3：即使差分信号严格大小相等且极性相反，因而没有流经电源系统的返回电流，仍然在走线下方的平面中存在在一个环路中流动的感应电流。
设计规则2：现在EMI 与环路面积已是广为人知了3。因此如果我们想控制EMI，就需要将环路面积最小化。并且做到这一点的方法引出了我们的第二条设计规则：将差分线彼此靠近布线。有人反对这条规则，事实上这条规则在上升时间较慢并且EMI 不是问题时并不是必须的。但是在高速环境中，差分线彼此靠得越近布线，走线下方所感应的电流的环路就越小，EMI 也可以得到更好的控制。&&& 值得一提的是一些工程师要求设计人员去掉差分线下方的平面。原因之一是减小或消除走线下方的感应电流环路。另外一个原因是防止平面上已有的噪声耦合到（推测如此）走线上的低压信号4。&&& 还有一个将差分线彼此靠近布线的理由。差分接收器设计为对输入信号的差敏感而对输入的共模偏移不敏感。也就是说即使（+）输入相对（-）输入仅有轻微的偏移，接收器也会检测到。但是如果（+）和（-）输入一起偏移（在同样的方向），相对而言接收器对这种偏移不敏感。因此如果任何外部噪声（比如EMI 或串扰）等同地耦合到差分线中，接收器将对此种（共模耦合）噪声不敏感。差分线布得越彼此靠近，任何偶合噪声在每根走线上就越相近。因此电路的噪声抑制就越好。规则2推论：再次假定高速环境中，如果差分线彼此紧挨着布线（为了使其下方的环路面积最小化）那么走线将彼此耦合。如果走线足够长以至于端接成为一个问题，这种耦合就会影响到确切的端接阻抗5的计算。原因是：&&& 考虑一个差分线对，线1 和线2。假使它们分别携带信号V1 和V2。因为它们是差分线，V2=V1。V1 在线1 引起一个电流I1 而V2在线2 引起一个电流I2。电流必然是从欧姆定律导出，I=V/Z0，这里Z0 是走线的特征阻抗。现在线1（举例）携带的电流事实上由i1 和k*i2 组成，这里k 是线1 与线2 间的耦合比例。这表明这种耦合的最终效果是线1 上的一个明显的阻抗，这个阻抗等于Z=Z0-Z12&&&& 这里Z12 由线1 与线2 间的互耦6引起。如果线1 和线2 分得很开，它们之间的耦合就很小，确切的端接阻抗就只是Z0，单端走线的特征阻抗。但是如果走线靠的更近，它们之间的耦合就会增加，这样走线的阻抗与这种耦合成比例地减小。这就是说确切的走线端接（为了防止反射）为Z0-Z12，或者某个小于Z0 的值。这对差分对的两根走线都适用。因为没有流经地的电流（大概这是个假设）那么端接电阻被连接在线1 和线2 之间，且确切的端接阻抗算得是2(Z0-Z12)。这个值经常被叫做“差分阻抗”7。
设计规则3：差分阻抗因互耦而变，而互耦因线距而变。因此在任何情况下，走线阻抗，也就是互耦，在全线为常数是很重要的。这就得到了我们的第三个规则：（差分对的）线距必须在全线为常数。&&& 注意对差分阻抗的影响只是规则2 的推论。差分阻抗根本不是与生俱来的。我们要把差分线彼此靠近布线与EMI 和噪声免疫有关。它对“长”线确切端接以及线距一致性的影响的事实只不过是为了EMI 控制而将走线彼此靠近布线的一个推论8。
结论：差分信号有几个优点，它们中的三个是（a）与电源系统有效隔离，（b）对噪声免疫，和（c）增强信噪比。与电源系统（特别是系统地）隔离依赖于差分线上的信号真正地大小相等且极性相反。这个假定也许不成立，如果差分对中单个线长不完全匹配。对噪声的免疫经常依赖于走线的紧耦合。这将依次影响到为防止反射而对走线进行正确的端接的值，以及如果走线必须紧耦合，通常也是需要的，它们的间距必须全线为常数。
1 事实上信号可以仅仅/同时从地或电源系统返回。在这篇文章中我通篇使用单个术语“地”完全是为了方便。2 光耦器件是解决这类问题的另一种方法。3 参见"Loop Areas: Close 'Em Tight", January, 19994 据我所知没有权威的研究支持或者反驳这个惯例。5 阻抗控制走线在行业中有许多参考。比如，参见"PCB Impedance Control: Formulas and Resources", March, 1998; "Impedance Terminations: What's the Value?" March, 1999; 和"What Is Characteristic Impedance" by Eric Bogatin, January, 2000, 第18 页。6 参见"Differential Impedance: What's the Difference", August, 19987 对线对的差模及共模成分的有趣讨论，参见"Terminating Differential Signals on PCBs",Steve Kaufer and Kellee Crisafalu, March, 1999, 第25 页。8 其它彼此靠近布线的走线（比如受串扰的走线）没有发生这种情况的原因是其它走线之间没有很好的互耦――例如大小相等且极性相反。如果耦合信号只是随机地彼此相关，平均耦合是零并且对端接阻抗没有影响。
这篇文章在Printed Circuit Design 发表，一种CMP Media 的刊物，2001 年10 月.2001 CMP Media, Inc. .2001 UltraCAD Design Inc.
译者的话：本人是一个PCB 设计人员，从Douglas Brooks 博士的文章中获益良多，因此萌生翻译这些文章的念头。文中肯定还有诸多纰漏、谬误，欢迎大家批评指正。同时也欢迎大家来信与敝人探讨技术上的问题。
差分线对在高速PCB设计中的应用
摘要:在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线传输高速数字信号的方法就是其中之一。在PCB中的差分线是耦合带状线或耦合微带线，信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应用。
1 用差分线传输数字信号&&& 如何在高速系统设计中考虑信号完整性的因素，并采取有效的控制措施，已成为当今国内外系统设计工程师和PCB设计业界的一个热门课题。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。&&& 在印刷电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，位于PCB顶层或底层的差分线等效于耦合微带线；位于多层PCB的内层的差分线，正负两路信号在同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差180°，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以获得信号，消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。
2 差分线的阻抗匹配&&& 差分线是分布参数系统，因此在设计PCB时必须进行阻抗匹配，否则信号将会在阻抗不连续的地方发生反射，信号反射在数字波形上主要表现为上冲、下冲和振铃现象。式(1)是一个信号的上升沿(幅度为EG)从驱动端经过差分传输线到接收端的频率响应：&&&& 其中信号源的电动势为EG，内阻抗为：ZG，负载阻抗为ZL；Hl(ω)为传输线的系统函数；ΓL和ΓG分别是信号接收端和信号驱动端的反射系数，由以下两式表示：&&&& 由式(1)可以看出，传输线上的电压是由从信号源向负载传输的入射波和从负载向信号源传输的反射波的叠加。只要我们通过阻抗匹配使ΓL和ΓG等于0，就可以消除信号反射现象。在实际工程应用中，一般只要求ΓL=0，这是因为只要接收端不发生信号反射，就不会有信号反射回源端并发生源端反射。&&& 由式(3)可知，如果ΓL =0，则必须ZL=Z0，即传输线的特性阻抗等于终端负载的电阻值。传输线的特性阻抗可以由有关软件计算出来，它和差分线的线宽、线距及相邻介质的介电常数有关，一般把差分线的特性阻抗控制在100Ω左右。值得注意的是，一个差分信号在多层PCB的不同层传输时(特别是内外层都走线时)，要及时调整线宽线距来补偿因为介质的介电常数变化带来的特性阻抗变化。终端负载电阻的控制要根据不同的逻辑电平接口，来选择适当的电阻网络和负载并联，以达到阻抗匹配的目的。
3 差分线的端接&&& 差分线的端接要满足2方面的要求：逻辑电平的工艺要求和传输线阻抗匹配的要求。因此，不同的逻辑电平工艺要采用不同的端接。本文主要介绍2种常见的适于高速数传的电平的端接方法：①LVDS电平信号的端接。&&& LVDS是一种低摆幅的差分信号技术，它上面的信号可以以几百Mbps的速率传输。LVDS信号的驱动器由1个驱动差分线的电流源组成，通常电流为3.5 mA。它的端接电阻一般只要跨接在正负两路信号的中间就可以了，如图1所示。&&&& LVDS信号的接受器一般具有很高的输入阻抗，因此驱动器输出的电流大部分都流过了100Ω的匹配电阻，并产生了350 mV的电压。有时为了增加抗噪声性能，差分线的正负两路信号之间用2个5OΩ的电阻串联，并在电阻中间加1个滤波电容到地，这样可以减少高频噪声。随着微电子技术的发展，很多器件生产商已经可以把LVDS电平信号的终端电阻做到器件内部，以减少PCB设计者的工作。②LVPECL电平信号的端接。&&& LVPECL电平信号也是适合高速传输的差分信号电平之一，最快可以让信号以1 GBaud波特的速率传输。它的每一单路信号都有一个比信号驱动电压小2 V的直流电位，因此应用终端匹配时不能在正负两条差分线之间跨接电阻(如果在差分线之间跨接电阻，电阻中间相当于虚地，直流电位将变成零)，而只能将每一路进行单端匹配。&&& 对LEPECL信号进行单端匹配，要符合2个条件，即信号的直流电位要为1.3 v(设驱动电压为3.3 V，减2后，为1.3 V)和信号的负载要等于信号线的特性阻抗(50Ω)。因此可以应用以下理想的端接方式：&&&& 在实际的工程设计中，增加一个电源就意味着增加了新的干扰源，也会增加布线空间(电源的滤波网络要使用大量的布线空间)，改变电源分割层的布局。因此在设计系统时，可以利用交直流等效的方法，对图2中的端接方式进行了等效改变。&&&& 在图3中，对交流信号而言，相当于120Ω电阻和82Ω电阻并联，经计算为48.7Ω；对于直流信号，两个电阻分压，信号的直流电位为：3.3×82／(120+82)= 1.34 V。因此等效结果在工程应用的误差允许范围内。
4 差分线的一些设计规则&&& 在做PCB板的实际工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避免阻抗不匹配的环节出现。现根据实际工作经验，总结出以下规则：
1.&&& &差分线离开器件引脚后，要尽量相互靠近，以确保耦合到信号线的噪声为共模噪声。一般使用FR4介质时，50 Ω布线规则(差分线阻抗为100Ω)时，差分线之间的距离要小于0.2 mm；
2.&&& 信号线的长度应匹配，不然会引起信号扭曲，引起电磁辐射；
3.&&& 不要仅仅依赖软件的自动布线功能，要仔细修改以实现差分线的阻抗匹配和隔离；
4.&&& 尽量减少使用过孔和其他一些引起阻抗不连续的因素；
5.&&& 不要使用90°走线，可用圆弧或45°折线代替；
6.&&& 信号线在不同的信号层时，要注意调整差分线的线宽和线距，避免因介质条件改变引起的阻抗不连续。
5 结束语&&& 在高速数字PCB设计中，运用差分线传输高速信号，一方面在对PCB系统的信号完整性和低功耗等方面大有裨益，另一方面也给的PCB设计水平提出了更高要求。作为设计者应该深刻理解传输线理论的有关概念，仔细分析出各种畸变现象的原因，找出合理有效的解决办法；还要不断把工作中积累的一些经验加以总结，并上升为理性认识，才能够取得满意的设计效果。
参考文献[1] 廖承恩．微波技术基础[M]．西安：西安电子科技大学出版社．1994．[2] 霍华德约翰逊．高速数字设计[M]．沈立译．北京：电子工业出版社，2004．[3] 王先富，牛忠霞．微波宽带放大器的设计与EDA仿真[J]．无线电通信技术，)：51―53．
function open_phone(e) {
var context = document.title.replace(/%/g, '％');
var url = document.location.
open("/ishare.do?m=t&u=" + encodeURIComponent(url) + "&t=" + encodeURIComponent(context) + "&sid=70cd6ed4a0");
！觉得精彩就顶一下，顶的多了，文章将出现在更重要的位置上。
大 名:&&[]&&[注册成为和讯用户]
(不填写则显示为匿名者)
(您的网址，可以不填)
请根据下图中的字符输入验证码：
(您的评论将有可能审核后才能发表)
已成功添加“”到
请不要超过6个字