求助于 vhdl 出租车计费器 不要报告.要现成程序 quartus ii 的....GW3C40EP3C40Q240C8N实验箱.._百度知道
求助于 vhdl 出租车计费器 不要报告.要现成程序 quartus ii 的....GW3C40EP3C40Q240C8N实验箱..
求助于 vhdl 出租车计费器
不要报告.要现成程序quartus ii 的....GW3C40EP3C40Q240C8N实验箱..邮箱
提问者采纳
1. 出租车计价器VHDL程序--文件名：taxi.hd --功能：出租车计价器 --最后修改日期： library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity taxi isport ( clk_240
--频率为240Hz的时钟
start :in std_
--计价使能信号
stop:in std_
--等待信号
fin:in std_
--公里脉冲信号
cha3,cha2,cha1,cha0:out std_logic_vector(3 downto 0); --费用数据
km1,km0:out std_logic_vector(3 downto 0);
--公里数据
min1,min0: out std_logic_vector(3 downto 0));
--等待时间
architecture behav of taxi issignal f_15,f_16,f_1:std_
--频率为15Hz，16Hz，1Hz的信号signal q_15:integer range 0 to 15;
--分频器signal q_16:integer range 0 to 14;
--分频器signal q_1:integer range 0 to 239;
--分频器signal w:integer range 0 to 59;
--秒计数器 signal c3,c2,c1,c0:std_logic_vector(3 downto 0);
--制费用计数器signal k1,k0:std_logic_vector(3 downto 0);
--公里计数器signal m1:std_logic_vector(2 downto 0);
--分的十位计数器 signal m0:std_logic_vector(3 downto 0);
--分的个位计数器signal en1,en0,f:std_
--使能信号 beginfeipin:process(clk_240,start)begin
if clk_240'event and clk_240='1' then
if start='0' then q_15&=0;q_16&=0;f_15&='0';f_16&='0';f_1&='0';f&='0';
if q_15=15 then q_15&=0;f_15&='1';
--此语句得到频率为15Hz的信号
else q_15&=q_15+1;f_15&='0';
if q_16=14 then q_16&=0;f_16&='1';
--此语句得到频率为16Hz的信号
else q_16&=q_16+1;f_16&='0';
if q_1=239 then q_1&=0;f_1&='1';
--此语句得到频率为1Hz的信号
else q_1&=q_1+1;f_1&='0';
if en1='1' then f&=f_15;
--此语句得到计费脉冲f
elsif en0='1' then f&=f_16;
else f&='0';process(f_1)begin
if f_1'event and f_1='1' then
if start='0' then w&=0;en1&='0';en0&='0';m1&=&000&;m0&=&0000&;k1&=&0000&;k0&=&0000&;
elsif stop='1' then
if w=59 then w&=0;
--此语句完成等待计时
if m0=&1001& then m0&=&0000&;
--此语句完成分计数
if m1&=&101& then m1&=&000&;
else m1&=m1+1;
else m0&=m0+1;
if m1&m0&&0000001&then en1&='1';
--此语句得到en1使能信号
else en1&='0';
else w&=w+1;en1&='0';
elsif fin='1' then
if k0=&1001& then k0&=&0000&;
--此语句完成公里脉冲计数
if k1=&1001& then k1&=&0000&;
else k1&=k1+1;
else k0&=k0+1;
if k1&k0&&& then en0&='1';
--此语句得到en0使能信号
else en0&='0';
else en1&='0';en0&='0';cha3&=c3;cha2&=c2;cha1&=c1;cha0&=c0;
--费用数据输出km1&=k1;km0&=k0;min1&='0'&m1;min0&=m0;
--公里数据、分钟数据输出process(f,start)begin
if start='0' then c3&=&0000&;c2&=&0001&;c1&=&0000&;c0&=&0000&;
elsif f'event and f='1' then
if c0=&1001& then c0&=&0000&;
--此语句完成对费用的计数
if c1=&1001& then c1&=&0000&;
if c2=&1001& then c2&=&0000&;
if c3&=&1001& then c3&=&0000&;
else c3&=c3+1;
else c2&=c2+1;
else c1&=c1+1;
else c0&=c0+1;
其他类似问题
quartus的相关知识
您可能关注的推广回答者：
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁quartus ii quartus ii 教程 quartusii quartus ii 12.0 quartus ii 9.0 ..
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
Quartus II软件操作基础
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口发布时间: 来源: ()
1 全功能破解补丁.rar(14.07 kb) , 售价: 芯币 2 枚 [记录] [购买] 8.1破解补丁 quartusii9.0破解补丁.rar(29.27 kb) , 售价: 芯币 2 枚 [记录] [购买] 9.0破解补丁 搜索…
win7下运行quartusii8.1的破解器quartusii81_patch.exe 提示错误右键管理员身份运行么
1 和ise10.1自带的 ip core破解方法1234567下一页返回列表发帖quartusii8.1 和ise10.1自带的 ip core破解方法
1#跳转到 倒序看帖打印字体大小: tt…
quartusii8.1 和ise10.1自带的 ip core破解方法 iamlaomeng
来源: eetop 赛灵思(xilinx) 社区 网络资源 最新发表
quartusii81 和ise101软件中有许多加密的ipcore,altera 和xilinx公司都采用将这些ip core 的源代码或网表加密的方法来保护ip core,可以通过分析加解密算法来获得明码,…
quartusii 8.1的破解和licence文件,支持所有ip核和所有器件,一般的licence文件支持的ip有限。下载后仍然需要把网卡mac填入,相信需要它的人应该都会改。
爱下载免费提供quartusii 8.1 破解 + licence(full)下载,资源类型:rar文件,资源标签:quartusii,资源大小:28.84kb,更新时间:,下载次数:134次
remark 1.nios ii eds 8.1不需另外破解。 3.modelsim-altera 8.1仍可用modelsim-altera 7.2的方式破解,请参阅。 4.quartus ii 8.1经过测试,可以正常执行於vista x64 sp1…
remark 1.nios ii eds 8.1不需另外破解。 3.modelsim-altera 8.1仍可用modelsim-altera 7.2的方式破解,请参阅。 4.quartus ii 8.1经过测试,可以正常执行於vista x64 sp1…
crack-81 最新quartusii8.1的补丁,安装它的破解器,可以获得长期使用权-quartusii8.1 the latest patch, install it to break, and access to long-term!! 下岗待业 uid 42397 帖子 136 精华 0 积分 -25 资产 -25 信元 发贴收入 785 信元 推广收入 0 信元 附件收入 0 信元 下载支出 820 信元 阅读权限 1 在线时间 17 小时 …
求问quartusii 8.1的license破解后,大部分菜单选项仍然为灰色、无法使用的原因这个和dsp_builder无关,是你打开工程的方式有误吧。你找找看工程文件夹下的.qpf文件,双击…
还需要单独破解吗?谢谢了 搜索更多相关主题的帖子: 软件版本 常见泽1 五彩晶圆 常见泽1上传的资源 常见泽1的全部文章 请问版主有破解quartusii5.0及niosii5.0的完整…
ask your ask 你的破解过程有问题,按照之后你破解是应该会提示你,程序正在运行之类的话,你将电脑重新启动,再破解一次就可以了。我也遇到过这个问题。 没有 ... - discuz!…
爱下载免费提供quartus ii 8.1 破解下载,资源类型:chm文件,资源标签:quartus,资源大小:12.43kb,更新时间:,下载次数:1次
爱下载免费提供quartus ii 8.1 的破解程序下载,资源类型:rar文件,资源标签:quartus,资源大小:14.05kb,更新时间:,下载次数:1次
quartusii 8.1的破解和licence文件,支持所有ip核和所有器件,一般的licence文件支持的ip有限。下载后仍然需要把网卡mac填入,相信需要它的人应该都会改。 quartusii 8.1 …
爱下载免费提供quartus ii 8.1破解文件下载,资源类型:rar文件,资源标签:quartus,资源大小:334.92kb,更新时间:,下载次数:129次
爱下载免费提供quartus ii 8.1破解文件下载,资源类型:rar文件,资源标签:fpga,资源大小:320.99kb,更新时间:,下载次数:6次
爱下载免费提供quartus ii8.1终极破解下载,资源类型:rar文件,资源标签:quartus,资源大小:334.92kb,更新时间:,下载次数:10次爱下载免费提供quartus ii 8.1全功能破解下载,资源类型:chm文件,资源标签:quartus,资源大小:12.43kb,更新时间:,下载次数:29次
爱下载免费提供quartus ii 8.1 全功能破解补丁下载,资源类型:rar文件,资源标签:quartus,资源大小:14.06kb,更新时间:,下载次数:45次
欢乐下载免费提供quartus ii 8.1 全功能破解补丁.rar下载,资源类型:压缩文件,资源标签:全功能破解,资源大小:14.06kb,更新时间:,下载次数:0次
\quartus ii 8.1 全功能破解补丁 quartus ii 8.1破解 兴旺软件,软件精选共享、分享门户!
quartus ii 8.1 全功能破解补丁,ip可以用 quartus ii 8.1 全功能破解补丁 兴旺软件,软件精选共享、分享门户!
quartus ii 8.1破解,(windows xp 32位)经过测试,放心使用。仅供学习,请支持正版! quartus ii 8.1破解 兴旺软件,软件精选共享、分享门户!
用于altera quartus ii 8.1 的破解程序。测试通过! quartus ii 8.1 的破解程序 兴旺软件,软件精选共享、分享门户!
remark 1.nios ii eds 8.1不需另外破解。 3.modelsim-altera 8.1仍可用modelsim-altera 7.2的方式破解,请参阅。 4.quartus ii 8.1经过测试,可以正常执行於vista x64 sp1…
remark 1.nios ii eds 8.1不需另外破解。 3.modelsim-altera 8.1仍可用modelsim-altera 7.2的方式破解,请参阅。 4.quartus ii 8.1经过测试,可以正常执行於vista x64 sp1…
quartusii8.0正式版破解器,正式版可到官网去下载。http://www.altera.com.cn/,15kb,下载 35 次18. crack-81.rar,最新quartusii8.1的补丁,安装它的破解器,可以获得长期…
1、2、3、4、5、6、7、8、9、10、
quartusii8.1破解毕业论文 做个基于FPGA的FIR滤波器 用QuartusII 的 VHDL 语言实现 来点流程图和程序 _百度知道
毕业论文 做个基于FPGA的FIR滤波器 用QuartusII 的 VHDL 语言实现 来点流程图和程序
提问者采纳
其他类似问题
fir滤波器的相关知识
按默认排序
其他1条回答
可以到quartus中的in planer界面中配管脚，直接填数或者拖动都支持，比较方便。
您可能关注的推广回答者：回答者：
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁AD-PLL 基于VHDL的全数字锁相环的设计与实现，quartusII的仿真程序。 -FPGA-Verilog 215万源代码下载-
&文件名称: AD-PLL& & [
& & & & &&]
&&所属分类:
&&开发工具: VHDL
&&文件大小: 2 KB
&&上传时间:
&&下载次数: 66
&&提 供 者:
&详细说明：基于VHDL的全数字锁相环的设计与实现，quartusII的仿真程序。-DPLL based on VHDL Design and Implementation, quartusII the simulation program.
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
&&新建文件夹\滤波器.txt&&..........\DCO.txt&&..........\积分器.txt&&..........\滤波器2.txt&&..........\分频器.txt&&新建文件夹
&[]:文件不全
&近期下载过的用户:
&相关搜索:
&输入关键字，在本站215万海量源码库中尽情搜索：
&[] - implemented viterbi in vhdl
&[] - costas环路参数计算MATLAB程序和仿真
&[] - 基于VHDL 的全数字锁相环的设计，里面包含了最核心的程序。
&[] - 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信
&[] - 锁相环 飞利浦公司 74hc4046ad 属pdf文件
&[] - 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
&[] - 介绍一种基于VHDL 语言的全数字锁相环实现方法， 并用这种方法在FPGA 中实现了全
数字锁相环，作为信号解调的位同步模块。
&[] - 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
&[] - EP2C8 PLL例化的例子,给不会的人做个参考.专门写的一个.呵呵.不过是Verilog的.
&[] - 用Verilog语言编写锁相环（PLL）的经典文章，很实用！