quartus_IPcore 这15个 的ip核里面有AVR，I2C，sdram，arm，usb，PCI等 ure，相信用过 VHDL-FPGA-Verilog 246万源代码下载-
&文件名称: quartus_IPcore& & [
& & & & &&]
&&所属分类:
&&开发工具: VHDL
&&文件大小: 4681 KB
&&上传时间:
&&下载次数: 70
&&提 供 者:
&详细说明：这15个Quartus的ip核里面有AVR，I2C，sdram，arm，usb，PCI等ipcoure，相信用过ipcore的人都知道这个的重要性，尤其是在NIOS嵌入硬件以提高速度的时候，这些事非常有用的。毕竟这些事人家封装起来的，肯定比自己去编好吧，献给用Quartus的好盆友，希望对你们有用。-free ipcoure
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
&&15个免费的IP核\395_vgs.tar.gz&&..............\.des_vhdl\3des_vhdl\CVS\Entries&&..............\.........\.........\...\Repository&&..............\.........\.........\...\Root&&..............\.........\.........\Docs\3DESDatasheet_CoreTex_OpenCores.pdf&&..............\.........\.........\....\CVS\Entries&&..............\.........\.........\....\...\Repository&&..............\.........\.........\....\...\Root&&..............\.........\.........\VHDL\add_key.vhd&&..............\.........\.........\....\add_left.vhd&&..............\.........\.........\....\block_top.vhd&&..............\.........\.........\....\CVS\Entries&&..............\.........\.........\....\...\Repository&&..............\.........\.........\....\...\Root&&..............\.........\.........\....\des_cipher_top.vhd&&..............\.........\.........\....\des_top.vhd&&..............\.........\.........\....\e_expansion_function.vhd&&..............\.........\.........\....\key_schedule.vhd&&..............\.........\.........\....\p_box.vhd&&..............\.........\.........\....\s1_box.vhd&&..............\.........\.........\....\s2_box.vhd&&..............\.........\.........\....\s3_box.vhd&&..............\.........\.........\....\s4_box.vhd&&..............\.........\.........\....\s5_box.vhd&&..............\.........\.........\....\s6_box.vhd&&..............\.........\.........\....\s7_box.vhd&&..............\.........\.........\....\s8_box.vhd&&..............\.........\.........\....\s_box.vhd&&..............\.........\.........\....\tdes_top.vhd&&..............\3des_vhdl.tar.gz&&..............\ata.tar.gz&&..............\AVR_Core\AVR_Core\Converters\CVS\Entries&&..............\........\........\..........\...\Repository&&..............\........\........\..........\...\Root&&..............\........\........\..........\GNR2VHD.EXE&&..............\........\........\..........\HEX2JAM.EXE&&..............\........\........\.VS\Entries&&..............\........\........\...\Repository&&..............\........\........\...\Root&&..............\........\........\Doc\AVRuCDescriptionSimul.doc&&..............\........\........\...\CVS\Entries&&..............\........\........\...\...\Repository&&..............\........\........\...\...\Root&&..............\........\........\VHDL\alu_avr.vhd&&..............\........\........\....\AVRuCPackage.vhd&&..............\........\........\....\avr_core.vhd&&..............\........\........\....\bit_processor.vhd&&..............\........\........\....\CPUWaitGenerator.vhd&&..............\........\........\....\.VS\Entries&&..............\........\........\....\...\Repository&&..............\........\........\....\...\Root&&..............\........\........\....\DataRAM.vhd&&..............\........\........\....\external_mux.vhd&&..............\........\........\....\io_adr_dec.vhd&&..............\........\........\....\io_reg_file.vhd&&..............\........\........\....\pm_fetch_dec.vhd&&..............\........\........\....\portx.vhd&&..............\........\........\....\PROM.VHD&&..............\........\........\....\RAMDataReg.vhd&&..............\........\........\....\reg_file.vhd&&..............\........\........\....\Service_Module.vhd&&..............\........\........\....\simple_timer.vhd&&..............\........\........\....\Timer_Counter.vhd&&..............\........\........\....\top_avr_core_sim.vhd&&..............\........\........\....\uart.vhd&&..............\AVR_Core.tar.gz&&..............\camera.tar.gz&&..............\core_arm.tar.gz&&..............\i2c.tar.gz&&..............\jtag.tar.gz&&..............\memory_cores.tar.gz&&..............\memory_cores2.tar.gz&&..............\memory_sizer.tar.gz&&..............\pci_core.tar.gz&&..............\sdram_ctrl.tar.gz&&..............\usb11.tar.gz&&..............\video_compression_systems.tar.gz&&..............\3des_vhdl\3des_vhdl\Docs\CVS&&..............\.........\.........\VHDL\CVS&&..............\AVR_Core\AVR_Core\Converters\CVS&&..............\........\........\Doc\CVS&&..............\........\........\VHDL\CVS&&..............\3des_vhdl\3des_vhdl\CVS&&..............\.........\.........\Docs&&..............\.........\.........\VHDL&&..............\AVR_Core\AVR_Core\Converters&&..............\........\........\CVS&&..............\........\........\Doc&&..............\........\........\VHDL&&..............\3des_vhdl\3des_vhdl&&..............\AVR_Core\AVR_Core&&..............\3des_vhdl&&..............\AVR_Core&&15个免费的IP核
&[]:很好，推荐下载
&近期下载过的用户:
&&&&&&&&[]
&相关搜索:
&输入关键字，在本站246万海量源码库中尽情搜索：
&[] - 5中cpu的程序，包含arm4，arm6，arm7等程序，的verilog实现
&[] - ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。
&[] - Altera SDRAM ip核详解
&[] - IC内核的设计源码！其中包含MP3内核，CPU内核，I2C内核等多达式种IC设计的源码！
&[] - altera的ip核， 添加后，在quartusII中可以轻松实现对i2c的控制，是fpga开发人员的必备工具之一。
&[] - VHDL语言实现的UART IP核，比较实用
&[] - IIC VHDL代码。标准的IIC 总线协议（VHDL）
&[] - 人民邮电出版社出版的《FPGA硬件接口设计实践》一书的代码。包括USB，PCI，I2C，UTRN，SPI等多种接口的VHDL代码。
&[] - usb芯片cy7c68013从fpga中读入数据的演示程序，verilog语言
&[] - 使用VHDL写的标准 IIC代码 标准的接口文件，具有三态功能quartus吧_百度贴吧
感谢你与qua...的一同成长
签到排名：今日本吧第个签到，
本吧因你更精彩，明天继续来努力！
本吧排名：
本吧签到人数：7
可签7级以上的吧50个
本月漏签0次！
成为超级会员，赠送8张补签卡
连续签到：天&&累计签到：天
超级会员单次开通12个月以上，赠送连续签到卡3张
明明可以找到该文件，但是出现如上图的错误，希望装过15.0这个版本的大神解答一下，感激不尽
我用simulation waveform editor做仿真别的都设置好了，点仿真按钮后有个图标似乎是红色74的对话框一闪就消失了，然后out处还是XXXXXX，这是没仿真吧
quartus,亚马逊网上书店,850多万种中外精品图书,一网打尽!书到付款,送货上门!亚马逊..
quartus ii 11.0这个软件能破解之后再安装devices吗
每次到这里就卡住了
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SIX_COUNTER IS PORT(clk,rs:IN STD_LOGIC; q1,q2,q3:OUT STD_LOGIC); END ENTITY SIX_COUNTER;
精通FPGA（ISE/QII，Verilog/VHDL，MODELSIM)，,还有基于FPGA的通信领域系统，调制解调系统，抗多径系统，数据链路，锁相环，延迟锁定环，平方环，OFD
本吧竟然没有quartus软件的下载地址，实在失望，还好网上找到了一个，在此分享下，方便需要的同学
如图 用的是quartus8.1 win10 求问该怎么解决
谁会用hdl语言编写4-12译码？？？
多方面能力训练，学会独立解决问题，养成自主学习的习惯。
求quartus13.0的PCIeIP核，或者有知道怎么使用PCIe的核的吗？本人PCIe_TX_interface编译不通过，说是证书有问题
如图，这个ip核证书无效怎么办呀，谢谢
在安装DSP builder最后一步出现了这个
Error (10228): Verilog HDL error at fenpin100hz_bb.v(34): module &fenpin100hz& cannot be declared more than once
在网上下载不放心，望大神们指点指点
Warning (292000): FLEXlm software error: Invalid (inconsistent) license key. The license key and data for the feature do not match. This usu
用键盘输入时，就会突然未响应，无法保存，其他程序正常使用。等待也没反应，是什么原因？之前重装
编译就出现
quartus12.0安装的时候，电脑总是重启，怎么破
编译通过之后点分配管脚，然后报错闪退 然而昨天运行同一个代码时还是好好的 这种情况咋解决...
这个什么意思啊
精通verilog和vhdl，成功指导众多学生完成课程设计和毕业设计，例如万年历，计算器，cpu，dds，fir，图像处
有吧友希望我分享点资源出来，姑且整理了一下，现在分享在本吧。本吧人气比较少，能看到本帖也算缘分了 因为百度抽链比较厉害，请及时下载 因为资源基
自己设计了一个半加器，已经封装好了，在另一个工程全加器中怎么调用这个半加器？
有的朋友分享一下，谢谢
求quartus安装包
可以仿真成功，点open可以打开波形，但点report整个页面就卡住了！怎么办QAQ？
如图如何命名两个P0引脚使得封装后只有一个P0引脚
今天做fir滤波器，用ip核产生的文件编译时出现“doesn't contain primary unit “auk_dspip_lib_pkg_fir_90””求教啊
自己仿真WAIT FOR语句出现错误，知道综合语句不能用WAIT FOR，但不知怎么仿真。能贴出两个仿真图最好。程
下载了一个Quartus II 15.0版,已破解。但没有devices,下了几个.pdf格式的。 但新建项目时一直显示not installed。
今天刚装了win10，想请问下，win10和哪个版本的quartus2兼容呀。看到网上很多人反应blaster不兼容的，还请大
求一个quartus破解版安装包，谢谢各位
有哪位大神有Quartus安装包，求分享，谢谢
到底兼容不？
我觉得语法正确没有错误啊，为什么报错呢。
Error (170011): Design contains 543 blocks of type logic cell. However, the device contains only 240 blocks.
做好一切工作以后，仿真出报告的时候鼠标卡住不动了，怎么破啊，明天就要交作业了
如题，用VHDL写了4个底层文件，怎么把底层文件BDF添加到新的工程中去？才学的，又没有书，在线等。谢谢
declaring global objects is a systemverilog feature 这个错误该怎么改 求帮助求帮助呀！
你可能感兴趣的吧...
发贴红色标题
签到六倍经验
兑换本吧会员
赠送补签卡1张，获得
助攻总额: 43W
贴吧热议榜
发表后自动分享本贴
使用签名档&40: Invalid HTTP Request
Invalid HTTP Request
Could not process this client request HTTP method request for URL. Please double-check the URL (address) you used, or
if you feel you have reached this page in error.
Click the “Back” button on your browser or .
Are you looking for any of these LinkedIn features?