1)．寄存器简介 & 上图为4位寄存器电路框图，4位数据输入端为DO&D3：CLR为清零端，低有效：CLK为时钟端，上升沿触发：输出端为QO&Q3。下图为由D触发器构成的4位寄存器内部逻辑电路。
4位寄存器真值表如下表所示。
　　2)．寄存器的设计 &在D盘中先建立一个文件名为REG4的文件夹，然后建立一个REG4的新项目，输入以下的源代码并保存为REG4．v。
& & module REG4(CLRB,CLK,D,Q);∥模
块声明及输入输出端口列表
& & input CLRB，CLK; & &∥定
义输入端口
& & input [3:O] D： & &∥定义输
& & output[3:] Q; & &∥定
义输出端口
& & reg [3:0]Q： & &∥定
义Q为寄存器类型的4位变量
& & ／／每当CLK产生上升沿或CLRB产
生下降沿时，执行一遍begin_end块内的
& & always @(posedge CLK or negedge
//begin_end块开始
& & if(!CLRB)Q&=O; & &∥如
果CLRB为低电平，Q输出0（非阻塞赋
& & else Q&=D; & &∥Q输出
D的值（非阻塞赋值）
& & end & &∥
begin_end块结束
& & endmodule & &∥模
　　源代码输入完成后，我们将器件选择为EPM7128SLC84-15。引脚分配需要参考MCU＆CPLD DEMO试验板的电路原理，这里的引脚分配见下表。
& & 引脚号
& & 输入或输出
& & 板上丝印符号
& & Output
& & Output
& & Output
& & Output
器件编译通过后，可进行仿真，仿真终止时间( EndTime)设为100 u s，输入数据信号(D)每5 u s增加1，时钟信号(CLK)半设为2Us，复位信号(CLRB)前5us为低电平，之后为高电平。下图为4位寄存器在Qus I|集成开发软件中的仿真波形。接下来进行+．pof至*.jed的文件转换，最后将*.jed文件下载到ATF1508AS芯片中。
　　在MCU&CPLD DEMO试验板上，改变SO~S1的输入状态（开关拨上时为低电平，拨下时为高电平)，然后再按动一下GCLK2键。可以看到，LEDO~LED4的输出状态和表1（4位寄存器真值表）完全吻合。
　　2．锁存器
　　锁存器和寄存器都具有数据暂存功能，但两者也有区别：锁存器一般是由电平信号控制的，属于电平敏感型；而寄存器一般由同步时钟信号控制。因此，当数据信号提前于控制信号并要求同步控制时，可使用寄存器i当数据信号滞后于控制信号时，只能使用锁存器了。
　　1).锁存器简介4位锁存器的电路框图可参考图1，与寄存器的区别是输入的4位数据信号滞后于控制信号CLK，输出由电平信号CLK控制，高电平有效。4位锁存器真值表如下表所示。
& &2)．锁存器的设计在D盘立一个LATCH4的新项目，输夕代码并保存为LATCH4.v。
& & module LATCH4(CLRB，CL
∥模块声明及输入输出端口列表
& & input CLRB，CLK;
义输入端口
& & input [3:O]D：
义输入端口
& & output[3:0] Q：
义输出端口
& & reg[3:O] Q;
义Q为寄存器类型的4位变量
& & /每当输入CLRB或CLK
变化时，执行一遍begin_end块
& & always @(CLRB or CLK or
&gin_end块开始
& & if(！CLRB) Q=0;
CLRB为低电平，Q输出0(阻塞
& & else if(CLK) Q=D;
CLK为高电平时，Q输出D的
&begin_end块结束
& & endmodule
　　源代码输入完成后，我们将器件选择为EPM7128SLC84-15。引脚分配需要参考MCU&CPLD DEMO试验板的电路原理，引脚分配见下表。
& & 引脚号
& & 输入或输出
& 板上丝印符号
& & Output
& & Output
& & Output
& & Output
器件编译通过后，可进行仿真，仿真终止时间( End Time)设为100 & s，输入数据信号(D)每5&s增加1，时钟信号( CLK)半周期设为2&s，复位信号( CLRB)前5& s为低电平，之后为高电平。下图为4位锁存器在Quartus ∥集成开发软件中的仿真波形。接下来进行*.pof至*.jed的文件转换，最后将-.jed文件下载到ATF1508AS芯片中。
　　在MCU&CPLD DEMO试验板上，我们看到改变S3～SO状态的同时LED3&LEDO就发生了变化，这是由于GCLK2键没有按下时为高电平，而输出由电平信号CLK控制，高电平有效。如果按下GCLK2键（为低电平），再改变S3~S0的状态，这时LED3~LEDO就不会发生变化。按下GCLR键后，LED3&LEDO清零全亮。其工作状态和下表（4位锁存器真值表）完全吻合。
& & 3．移位寄存器
& & 移位寄存器是一种在时钟脉冲的作用下，将暂存在寄存器内的数据按位左移或右移的数字电路。数据可以采用并行输入、并行输出方式，也可以采用串行输入、串行输出方式，还可以并行输入、串行输出或串行输入、并行输出。因此移位寄存器的使用非常灵活，用途十分广泛。
　　1)．移位寄存器简介 & 上图为4位串行输入、并行输出移位寄存器逻辑电路。DATA为数据输入端；DO&D3为数据输出端；CLK为时钟信号，上升沿触发；CLRB为清零信号，下降沿触发。表5为移位寄存器真值表。
　　2)．移位寄存器的设计以设计4位串行输入、并行输出移位寄存器为例。在D盘中先建立一个文件名为SHIFT4的文件夹，然后建立一个SHIFT4的新项目，输 &入以下的源代码并保存为SHIFT4.V。
& & module SHIFT4 (CLRB,CLK,DATA,
& Q);∥模块声明及输入输出端口列表
& & input CLRB，CLK，DATA;
& & ∥定义输入端口
& & output[3:O]Q：
& & ∥定义输出端口
& & reg [3:O]Q：
& ∥定义Q为寄存器类型的4位变量
& & ∥每当CLK产生上升沿或CLRB产
& 生下降沿时，执行一遍begin_end块内的
& & always @(posedge CLK or negedge
& & //begin_end块开始
& & if(!CLRB)Q&=O;
& ∥如果CLRB为低电平，Q输出0（非阻塞
& & else & &∥否
& & Q&=Q&&1： & &∥Q
& 左移一位后输出（非阻塞赋值）
& & Q[O]&=DATA; & &∥0[0]输出
& DATA的电平
& & end & &∥begin_end
& & endmodule & &∥模块结束
　　源代码输入完成后，我们将器件选择 &为EPM7128SLC84-15。引脚分配需要参 &考MCU&CPLD DEMO试验板的电路原 &理，这里的引脚分配见下表。
& & 引脚号
& & 输入或输出
& 板上丝印符号
& & Output
& & Output
& & Output
& & Output
器件编译通过 &后，可进行仿真，仿真终止时间( End &Time)设为100 & s，DATA信号半周期设 &为7&s，时钟信号(CLK)半周期设为 2&s，复位信号(CLRB)前5&s为低电 &平，之后为高电平。
上图为4位串行输入、 &并行输出移位寄存器在Quartus Ⅱ集成开 &发软件中的仿真波形。接下来进行*．pof &至*.jed的文件转换，最后将*.jed文件下载到ATF1508AS芯片中。
　　在MCU＆CPLD DEMO试验板上，按 &动一下GCLR键使移位寄存器清零，这时LED3～LEDO全亮。置S0为高电平（开关拨上时为低电平，拨下时为高电平），然后按动GCLK2键。可以看到，LEDO～LED4逐个熄灭（移位输出为高电平），状态和下表（4位串行输入、并行输出移位寄存器真值表）完全吻合。
　　4．计数器计数器是一种能够将输入的时钟脉冲记忆下来的数字电路。在数字系统中，计数器是一种使用很广泛的器件，它不仅能够记忆输入的时钟脉冲，还可实现、定时、产生同步脉冲及脉冲分配等。计数器的分类有好多种，以下是常见的几种分类方法。
　　1．按计数的进制分可分为二进制计数器、十进制计数器、任意进制计数器。
　　2．按计数的加或减可分为加法计数器、减法计数器、可逆（可加也可减）计数器。
　　3．按计数时触发器的翻转是否同步可分为同步计数器、异步计数器。
　　1)．4位二进制异步加法计数器简介 &上 图为4位二进制异步加法计数器逻辑电路，时钟输入端为CLK，上升沿触发：CLRB为清零端，下降沿触发；输出端矧Q0～Q3。下表为4位二进制异步加法计数器真值表。
& & 2)．4位二进制异步加法计数器的设计在D盘中先建立一个文件名为CNT4的文件夹，然后建立一个CNT4的新项目，输入以下的源代码并保存为CNT4．V。
　　源代码输入完成后，我们将器件选择为EPM7128SLC84-150引脚分配需要参考MCU&CPLDDEMO试验板的电路原理，这里的引脚分配见下表。
输入或输出
板上丝印符
4为二进制异步加法计数器引脚分配图
器件编译通过后，可进行仿真，仿真终止时间(EndTime)设为100&s，时钟信号(CLK)半周期设为2&s，复位信号(CLRB)前5&s为低电平，之后为高电平。图8为4位二迸制异步加法计数器在QuartusⅡ集成开发软件中的仿真波形。接下来进行*．pof至*．jed的文件转换，最后将*．jed文件下载到ATF1508AS芯片中。
　　在MCU&CPLDDEMO试验板上，按动GCLK2键。可以看到，LED3&LEDO的输出状态符合4位二进制异步加法计数器真值表（下表）。
CLK脉冲次数&
4位二进制异步加法计数器真值表
　　在上图的4位二进制异步加法计数器逻辑电路中，后一级触发器的CLK是连到前一级触发器的QB端。如果我们将后一级触发器的CLK是连到前一级触发器的Q端，就构成了4位二进制异步减法计数器，这些具体的设计实验可由读者完成。
　　3)．10进制（任意进制）同步加法计数器简介 & 表为10进制同步加法计数器真值表，根据该表，我们可以取某个中间值(Q3&Q0=1010)来控制输出端清零，例如：在前9个脉冲时，计数器作加法输出；当第10个脉冲到来时控制计数器清零。利用这种方法，我们也可以设计出任意进制的计数器。
　　4)．10进制同步加法计数器的设计在D盘中先建立一个文件名为SYCNT10的文件夹，然后建立一个SYCNT10的新项目，输入以下的源代码并保存为SYC-NT10.V。
　　源代码输入完成后，我们将器件选择为EPM7128SLC84-15。引脚分配需要参考MCU＆CPLDDEMO试验板的电路原理，这里的引脚分配见表loo器件编译通过后，可进行仿真，仿真终止时间(EndTime)设为100&s，时钟信号(CLK)半周期设为2&s，复位信号(CLRB)前5&s为低电平，之后为高电平。下图为10进制同步加法计数器在QuartusII集成开发软件中的仿真波形。接下来进行*．pof至*.jed的文件转换，最后将*.jed文件下载到ATF1508AS芯片中。
　　在MCU&CPLDDEMO试验板上，按动GCLK2键，可以看到，LEDO&LED3de输出状态从O变化到9，然后回到0。输出状态符合10进制同步加法计数器真值表（下表）。
&CLK脉冲次数&
10精致同步加法计数器真值表
& & 引脚号
& & 输入或输出
& & 板上丝印符
& & Output
& & Output
& & Output
& & Output
10进制同步加法计数器引脚分配表
本网站试开通微、小企业商家广告业务；维修点推荐项目。收费实惠有效果！欢迎在QQ或邮箱联系！
试试再找找您想看的资料
资料搜索：
查看相关资料 & & &
　　　同意评论声明
　　　发表
尊重网上道德，遵守中华人民共和国的各项有关法律法规
承担一切因您的行为而直接或间接导致的民事或刑事法律责任
本站管理人员有权保留或删除其管辖留言中的任意内容
本站有权在网站内转载或引用您的评论
参与本评论即表明您已经阅读并接受上述条款
copyright & &广电电器(中国梧州) -all right reserved& 若您有什么意见或建议请mail: & &
地址： 电话：(86)774-2826670&《时序逻辑电路》练习题及答案_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
《时序逻辑电路》练习题及答案
上传于||文档简介
&&《​时​序​逻​辑​电​路​》​练​习​题​及​答​案
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩17页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢数字电子技术试题及答案(题库)2
数字电子技术试题及答案(题库)2
　　1数字电子技术基础试题（一）　　一、填空题 : （每空1分，共10分）　　1． (30.25) 10 = ( ) 2 = ( ) 16 。　　2 . 逻辑函数　　L = + A+ B+ C +D = 。　　3 . 三态门输出的三种状态分别为： 、 和 。　　4 . 主从型JK触发器的特性方程　　= 。　　5 . 用4个触发器可以存储 位二进制数。　　6 . 存储容量为4K×8位的RAM存储器，其地址线为 条、数据线为 条。　　二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。　　图 1　　2.下列几种TTL电路中，输出端可实现线与功能的电路是（ ）。　　A、或非门 B、与非门　　1　　C、异或门 D、OC门　　3.对CMOS与非门电路，其多余输入端正确的处理方法是（ ）。　　A、通过大电阻接地（>1.5KΩ） B、悬空　　C、通过小电阻接地（<1KΩ） D、通过电阻接V CC4.图2所示电路为由555定时器构成的（ ）。　　A、施密特触发器 B、多谐振荡器　　C、单稳态触发器 D、T触发器　　5.请判断以下哪个电路不是时序逻辑电路（ ）。图2A、计数器 B、寄存器　　C、译码器 D、触发器　　6．下列几种A/D转换器中，转换速度最快的是（ ）。 图2A、并行A/D转换器 B、计数型A/D转换器　　C、逐次渐进型A/D转换器 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（ ）。　　图3　　A、施密特触发器 B、反相器　　C、单稳态触发器 D、JK触发器　　2　　8．要将方波脉冲的周期扩展10倍，可采用（ ）。　　A、10级施密特触发器 B、10位二进制计数器　　C、十进制计数器 D、10位D/A转换器　　9、已知逻辑函数　　与其相等的函数为（ ）。　　A、 B、　　C、　　D、　　10、一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。　　A、4 B、6 C、8 D、16　　三、逻辑函数化简 （每题5分，共10分）　　1、用代数法化简为最简与或式　　Y= A　　+　　2、用卡诺图法化简为最简或与式　　Y=　　+ C　　+A D，约束条件：A C + A CD+AB=0　　四、分析下列电路。 （每题6分，共12分）　　1、写出如图4所示电路的真值表及最简逻辑表达式。　　3　　图 4　　2、写出如图5所示电路的最简逻辑表达式。　　图 5　　4　　五、判断如图 6所示电路的逻辑功能。若已知 u B =-20V，设二极管为理想二极管，试根据 u A 输入波形，画出 u 0 的输出波形 （8分） &t图 6　　六、用如图 7所示的8选1数据选择器CT74LS151实现下列函数。（8分） &Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)5　　图 7　　七、用 4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图。（CT74LS161如图8所示，其LD端为同步置数端，CR为异步复位端）。（10分）图 8　　八、电路如图 9所示，试写出电路的激励方程，状态转移方程，求出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。 &（设 Q 0 、Q 1 的初态为0。） （12分）6　　数字电子技术基础试题（一）参考答案　　一、填空题 :　　1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 &2 . 1。　　3 . 高电平、低电平和高阻态。　　4 . 。　　5 . 四。　　6 . 12、 8　　二、选择题：　　1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C　　三、逻辑函数化简　　1、Y=A+B　　2、用卡诺图圈0的方法可得：Y=（　　+D）（A+ ）（　　+ ）　　7　　四、 1、　　为0。 &该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出2、 B =1， Y = A ，　　B =0 Y 呈高阻态。　　五、 u 0 = u A u B ,输出波形 u 0 如图 10所示:　　图 10　　六、如图 11所示：　　D　　8　　图11　　七、接线如图 12所示：　　图 12　　全状态转换图如图 13 所示：　　（ a ）　　9　　（ b ）　　图 13　　八、　　，　　，　　波形如图 14所示：　　数字电子技术基础试题（二）　　一、填空题 : (每空1分，共10分)　　1．八进制数 (34.2 ) 8 的等值二进制数为（ ） 2 ； &十进制数 98 的 8421BCD 码为（ ） 8421BCD 。　　10　　2 . TTL 与非门的多余输入端悬空时，相当于输入 电平。　　3 .图15所示电路 中 的最简逻辑表达式为 。　　图　　15　　4. 一个 JK 触发器有 个稳态，它可存储 位二进制数。　　5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。　　6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 &表 1A　　1　　1 &B &0 &1 &0 &1 &F 1 &F 2 &F 3 &1 &1 &0 &0 &1 &1 &0 &1 &1 &1 &0 &1F 1 ；F 2 ；F 3 。　　二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 )1、 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ）A、m 1 与m 3 B、m 4 与m 6　　11　　C、m 5 与m 13 D、m 2 与m 8　　2、 L=AB+C 的对偶式为：（ ）　　A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ；3、半加器和的输出端与输入端的逻辑关系是 （ ）A、 与非 B、或非 C、 与或非 D、异或　　4、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1A 0 =101 时，输出：　　为（ ）。　　A .
C. D. 、属于组合逻辑电路的部件是（ ）。　　A、编码器 B、寄存器 C、触发器 D、计数器　　6．存储容量为8K×8位的ROM存储器，其地址线为（ ）条。　　A、8 B、12 C、13 D、14　　7、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为时，输出电压为（ ）V。　　A、1.28 B、1.54 C、1.45 D、1.56　　8、T触发器中，当T=1时，触发器实现（ ）功能。　　A、置1 B、置0 C、计数 D、保持　　9、指出下列电路中能够把串行数据变成并行数据的电路应该是（ ）。　　A、JK触发器 B、3/8线译码器　　C、移位寄存器 D、十进制计数器　　12　　10、只能按地址读出信息，而不能写入信息的存储器为（ ）。　　A、 RAM B、ROM C、 PROM D、EPROM　　三、将下列函数化简为最简与或表达式（本题 10分）1. （代数法）　　2、 F 2 （ A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)（卡诺图法）四、分析如图 16所示电路，写出其真值表和最简表达式。（10分）五、试设计一个码检验电路，当输入的四位二进制数 A、B、C、D为8421BCD码时，输出Y为1，否则Y为0。（要求写出设计步骤并画电路图） （10分）13　　六、分析如图17所示电路的功能，　　写出驱动方程、状态方程，写出状态表或状态转换图，说明电路的类型，并判别是同步还是异步电路？ （10分）七、试说明如图 18所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和ΔU T ，并画出其输出波形。 （10分）图 18　　八、如图19所示的十进制集成计数器；　　的为低电平有效的异步复位端，试将计数器用复位法接成八进制计数器，画出电路的全状态转换图。（ 10分）14　　图　　19　　数字电子技术基础试题（二）参考答案　　一、填空题 :　　? &11100.01 , 　　? &高　　? &AB　　? &两 ， 一　　? &多谐振荡器　　? &同或 ， 与非门 ， 或门　　二、选择题：　　1． D 2. B 3. D 4. B 5. A　　6. C 7. C 8. C 9. C 10. B　　三、　　1. 2.　　15　　四、　　1.　　2. , , ,　　五、　　六、同步六进制计数器，状态转换图见图 20。　　图 20　　七、　　, , ，波形如图 21 所示　　16　　图　　21　　八、 八进制计数器电路如图 22所示。　　数字电子技术试题（三）及答案.　　一．选择题（18分）　　1．以下式子中不正确的是（ &）　　a．1?A＝A　　b．A＋A=A　　c．A?B?A?B　　d．1＋A＝1　　2．已知Y?AB?B?AB下列结果中正确的是（ &） & &a．Y＝Ab．Y＝B　　c．Y＝A＋B　　d．Y?A?B　　3．TTL反相器输入为低电平时其静态输入电流为（ &） & &a．－3mAb．＋5mA　　c．－1mA　　17　　d．－7mA　　4．下列说法不正确的是（ &）　　a．集电极开路的门称为OC门　　b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c．OC门输出端直接连接可以实现正逻辑的线或运算d利用三态门电路可实现双向传输　　5．以下错误的是（ &）　　a．数字比较器可以比较数字大小　　b．实现两个一位二进制数相加的电路叫全加器c．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d．编码器可分为普通全加器和优先编码器　　6．下列描述不正确的是（ &）　　a．触发器具有两种状态，当Q=1时触发器处于1态b．时序电路必然存在状态循环　　c．异步时序电路的响应速度要比同步时序电路的响应速度慢d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3 Q2 Q1为“011”，请问时钟作用下，触发器下一状态为（ &）a．“110” &b．“100” &c．“010” &d．“000”　　8、下列描述不正确的是（ &）　　a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b．寄存器只能存储小量数据，存储器可存储大量数据。　　c．主从JK触发器主触发器具有一次翻转性　　d．上面描述至少有一个不正确　　9．下列描述不正确的是（ ）　　a．EEPROM具有数据长期保存的功能且比EPROM使用方便b．集成二十进制计数器和集成二进制计数器均可方便扩展。　　c．将移位寄存器首尾相连可构成环形计数器　　d．上面描述至少有一个不正确　　18　　二．判断题（10分）　　1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（ &）2．三态门输出为高阻时，其输出线上电压为高电平（ &）3．超前进位加法器比串行进位加法器速度慢（ &）4．译码器哪个输出信号有效取决于译码器的地址输入信号（ &）5．五进制计数器的有效状态为五个（ & ）　　6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ &）7． 当时序逻辑电路存在无效循环时该电路不能自启动（）8． RS触发器、JK触发器均具有状态翻转功能（ &）9． D/A的含义是模数转换（ &）　　10．构成一个7进制计数器需要3个触发器（ &）三．计算题（5分） +5V　　如图所示电路在Vi＝0.3V和Vi＝　　三极管分别工作于什么区（放大区、截 0　　四．分析题（24分）　　V　　1．分析如图所示电路的逻辑功能，　　出真值表，指出电路能完成什么逻辑功　　2．分析下面的电路并回答问题　　5V时输出电压V0分别为多少，止区、饱和区）。 写出Y1、Y2的逻辑函数式，列能。 19（1） 写出电路激励方程、状态方程、输出方程（2） 画出电路的有效状态图　　（3） 当X=1时，该电路具有什么逻辑功能　　五．应用题（43分）　　1．用卡诺图化简以下逻辑函数　　①Y?ABC?ABD?ACD?C?D?ABC?ACD ②Y?CD?A?B??ABC?A?CD，给定约束条件为AB＋CD＝02．有一水箱，由大、小两台水泵ML和MS供水，如图所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用74LS138加上适当的逻辑门电路控制两台水泵的运行。　　74LS138的逻辑功能表　　20　　4．分析右面的电路并回答问题　　（1）该电路为单稳态触发器还是无稳（2）当R=1k、C=20uF时，请计算器而言计算脉宽，对无稳态触发器而言计算（1）假定161当前　　状态Q3 Q2 Q1Q0为“0101”“D0 D1 D2 D3”为“全1”，LD=0，请画出在两个CP↑作用下的状态转换关系？　　（2）请用复位法设态触发器？　　电路的相关参数（对单稳态触发周期）。　　A卷答案　　21　　一．选择题（18分）　　1． c & &2． c & &3． c & &4． &c & 5．b　　6． A & &7． B & &8． A & &9． &B　　二．判断题（10分）　　1．（ √ &）2．（ × ）3．（ × ）4．（ √ &）5．（ √ &）6．（ √ ）7．（ √ ）8．（ × ）9．（ × ）10．（ √ ）　　三．计算题　　解：（1）Vi?0.3V时，三极管截止，工作在截止区，Vo?5V；（2）Vi?5V时，三极管导通，工作在饱和区，Vo?Vce(max)?0V四、分析题　　1．①Y?A?D　　②Y?B?AD?AC　　2、　　（1）Qn+11=XQ2 &Q n+12=Q1Q2 & &Y=XQ1Q2　　（2）　　（3）当X=1时，该电路为三进制计数器　　五：应用题　　1． 解：（1）由图可以写出表达式：　　Y1?A?B?C　　Y2?AB?AC?BC　　（2）真值表如下：　　22　　(3)判断逻辑功能：Y2Y1表示输入‘1’的个数。　　2． 解：（1）输入A、B、C按题中设定，并设输出ML＝1时，开小水泵　　ML＝0时，关小水泵　　MS＝1时，开大水泵　　MS＝1时，关大水泵；　　（2）根据题意列出真值表：　　（3）由真值表化简整理得到：　　ML?B?ABC?ABC?ABC?ABC　　ML?m2?m3?m6?m7?m2?m3?m6?m7　　MS?A?BC?ABC?ABC?ABC?ABC?ABC　　MS?m1?m4?m5?m6?m7?m1?m4?m5?m6?m7　　（4）令A=A,B=B,C=C，画出电路图：　　（1）“” “1111”　　23　　（2）“0110”时复位　　A、（ & & & & & B、（C、（ & & & & & &D、（）22．函数F?AB?AB的对偶式为（ & & &）。　　A、（A?B)?(A?B) & & & &B、A?B?A?B；　　C、A?B?A?B & & & & & &D、(A?B)(A?B)　　3．有符号位二进制数的原码为（11101），则对应的十进制为（A、-29 & & & &B、+29 & & & &C、-13 & & & &D、+134．逻辑函数Y?AC?ABD?BCD(E?F)的最简的与或式（A、AC+BD； &B、AC?ABD & C、AC+B & & D、A+BD5．逻辑函数的F=AB?AB?BC的标准与或式为（ & & &）。　　A、?(2,3,4,5,7) & & & & & & B、?(1,2,3,4,6)4、（1）单稳态 & （2）20mS &数字电子技术基础试题（四） 一、选择题（每题2分，共26分） &1．将代码(1转换为二进制数（ & & &）。 & &）。 。　　24 & & & ）　　C、?(0,1,2,3,5) & & & & & & &D、?(3,4,5,6,7)6．逻辑函数Y（A，B，C）=?(0,2,4,5)的最简与或非式为（ & & &）。　　A、AC?AB & & & & & & & B、AB?AC　　C、AC?AB & & & & & & & & D、AB?AC?BC　　7．逻辑函数Y（A，B，C，D）=?(1,2,4,5,6,9)其约束条件为AB+AC=0则最简与或式为（A、BC?CD?CD & & & & & &B、BC?CD?ACD ；　　C、ACD?CD?CD & & & & &D、AB?BD?AC　　8．下图为TTL逻辑门，其输出Y为（ & & &）。　　A、0 & & & &B、 1 & & &C、A?B & & D、A?B　　9．下图为OD门组成的线与电路其输出Y为（ & & &）。　　A、1 & & & &B、0 & & & C、B & & & &D、A?B10．下图中触发器的次态方程Qn+1为（ & & &）。　　。　　25 & & & &）　　A、A & & & &B、0 & & & C、Qn & & & &D、Qn11．RS触发器要求状态由0 → 1其输入信号为（ & & &）。　　A、RS=01 & & & B、RS=×1 & & & C、RS=×0 & & & &D、RS=1012．电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT为（ & & &）。　　A、4V & & & & B、6V & & & & &C、8V & & & & & D、12V13．为了将三角波换为同频率的矩形波，应选用（ & & &）。　　A、施密特触发器 & & & & & &B、单稳态触发器C、多谐振器 & & & & & & & &D、计数器　　二、判断题（每题1分，共10分）　　（ & &）1．OC门的输出端可并联使用。　　（ & &）2．当TTL门输出电流IOH=0.4mA, IOL=16mA,IIH=40μA,IIL=1mA时N=16。　　（ & &）3．N进制计数器可以实现N分频。　　（ & &）4．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。　　（ & &）5．单稳态触发器暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度。 （ & &）6．在逻辑电路中三极管即可工作在放大，饱和、截止状态。　　（ & &）7．逻辑函数Y=AB?AC?BD满足一定条件时存在两处竞争冒险。　　（ & &）8．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。　　（ & &）9．二进制数（101110）B转换成8421BCD码为（）8421。　　（ & &）10．逻辑函数Y（ABC）=?m(0,2,4)时即：Y（ABC）=?m(1,3,5,6,7)。　　三、分析题（共20分）　　1．试分析同步时序逻辑电路，要求写出各触发器的驱动方程、状态方程，画出完整的状态转换图（按Q3Q2Q1排列）。（6分）26　　2．分析下图由74160构成的计数器为几进制计数器，画出有效状态转换图。（4分）3．分析逻辑电路，要求写出输出逻辑式、列出真值表、说明其逻辑功能。（6分）4．分析如下74LS153数据选择器构成电路的输出逻辑函数式。（4分）F　　A A1 Y　　B A0 D0 &D1 & D2 &D 3 &27　　四、设计题（共26分）　　1．用74LS160及少量的与非门组成能显示00~48的计数器（使用 & &完成）。（8分） RD2．试用图示3线－8线译码器74LS138和必要的门电路产生如下多输出逻辑函数。要求：　　（1）写出表达式的转换过程（6分）；（2）在给定的逻辑符号图上完成最终电路图。（6分） EP &D0 &D1 &D2 &D3 &74160 & ET &C LDEP &D0 &D1 &D2 &D3 &74160 & ET &C &LDRDCP Q 0 &Q1 &Q2 &Q3 &RDCP Q 0 &Q1 &Q2 &Q3?Y1?AC?BC??Y2?ABC?ABC?BC　　??Y3?BC?ABC　　3．使用74LS161和74LS152设计一个序列信号发生器，产生的8位序列信号为（时间顺序自左向右）。（6分）28　　五、画图题（共18分）　　1．用555定时器及电阻R1、R2和电容C构成一个多谐振荡器电路。画出电路，并写出脉冲周期T的计算公式。（8分）GND & &VTR & DISCVO & &TH & Rd & &V555　　2．图（a）中CP的波形如图（b）所示。要求：　　（1）写出触发器次态Qn+1的最简函数表达式和Y1、Y2的输出方程。（4分）（2）在图（b）中画出Q、Y1和Y2的波形（设Q n=0）（6分）图（a）　　图（b） 29　　数字电子技术基础试题答案（A卷）　　一、选择题（26分每题2分）　　1、 2、 &3、 4、 5、 6、 7、 8、 9、 10、 11、12、 13、二、判断题（10分每小题1分）　　1、√2、× 3、√ 4、×5、√ &6、×7、√ 8、× 9、×√10、×三、分析题（22分）　　1． （8分）　　①驱动方程（3分） & & & & & & & & & & & &②状态方程（3分）J1?Q2J2?Q1J3?Q2　　K1?Q Q1?Q2Q1?　　Q3Q1　　3K2?Q1K3?Q2Q2?Q1Q2?Q1Q2?Q1　　③状态转换图（2分） Q3?Q2Q3?Q2Q3?Q2　　2、(4分)　　为五进制计数器（2分）　　状态转换图（2分）　　3、（6分）　　30　　①逻辑式：（2分）Y1?AB;Y2?AB?AB;Y3?AB ②真值表：（2分）③逻辑功能：（2分）　　数值比较器　　4、（4分）　　F?AB?AB?A　　四、设计题（24分）　　1、（6分）　　2、（12分）　　①转换过程（6分） & & & & & ②连接图（6分）Y1? m3?m5?m7　　Y 2?m1?m3?m4?m7　　Y　　3?m0?m4?m5　　31　　3、（6分）　　六、画图题（18分）　　1、（8分） ①（2分）T?T1?T2?(R1?2R2)Cln2 ②（6分）图2、（10分）　　Qn?1?Q　　①次态、Y1 、Y2方程（4分）Y1?QCP　　Y2?QCP　　②波形（6分）　　32　　33
热门新闻资讯
推荐新闻资讯
最新新闻资讯