有哪位大神有种子会verilog语言的大神，帮帮忙，在线等……急

来源：蜘蛛抓取(WebSpider) 时间：2016-05-30 07:49 标签： 哪位大神有血恋
急求一份VHDL，verilog的英文文献，最好带有中文翻译，在线等，谢谢_百度知道
急求一份VHDL，verilog的英文文献，最好带有中文翻译，在线等，谢谢
我有更好的答案
Standard Verilog-VHDL
Interoperabili ty
Victor Be r man
Cadence Design Systems, Inc.
1.0 Abstract
During the last few years HDLs have become the driver
behind the move to top down design in the electronic
design industry. Two HDLs, VHDL and Verilog HDL have
become the dominant de facto industry standard HDLs.
Since the industry has made a hugh investment in both
HDLs and there is every indication that each will retain
significant market share for the foreseeable future, it is
critical that there exist a standard methodology for
interoperability between the two languages. This paper
describes the relevant issues for interoperability and suggests
solutio...
其他类似问题
为您推荐：
英文文献的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁求助：有没有Verilog高手帮我讲一下下面这个代码？在线等_bilibili吧_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0成为超级会员，使用一键签到本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
求助：有没有Verilog高手帮我讲一下下面这个代码？在线等收藏
基于FPGA的数字秒表设计要求：（1）使用4对（8个）数码管，分别显示小时、分钟、秒、10ms（2）计时误差每天小于2秒，自留时钟信号测试引脚（3）计时逻辑合理，不允许使用乘除法及取余运算（4）可以通过三个按键实现调节时间。这是这个的大概，不过我不清楚具体每一个module是什么意思。
跪了。。想到作业还没做呢今天就要交了
艹，我突然想到后天要上机考jframe这种因为觉得过时所以我一点都没学的东西
汇编语言~~lz学的是什么~~~
膝盖瞬间软了
登录百度帐号推荐应用
为兴趣而生，贴吧更懂你。或第2节-verilog基础一_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
第2节-verilog基础一
上传于||暂无简介
大小：1.06MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢Verilog语言这种写法是什么意思？懂的求解，在线等_百度知道
Verilog语言这种写法是什么意思？懂的求解，在线等
没见过这种写法。一个module里面又有一个DE2_115_SOPC DE2_115_SOPC_inst().avs_s1_export_DACLRC_to_the_audio(AUD_DACLRCK )
）;input…….avs_s1_export_DACLRC_to_the_audio(AUD_DACLRCK ) 这句是什么意思老师教的时候没讲过这种写法module DE2_115_SD_Card_Audio_Player(……），别看漏了) ，求教;output……;DE2_115_SOPC DE2_115_SOPC_inst(
还有就是(这里有个点; ……………………endmodule先声明这不是完整的程序
提问者采纳
你去看DE2_115_SOPC这个module里会有avs_s1_export_DACLRC_to_the_audio这个端口.avs_s1_export_DACLRC_to_the_audio(AUD_DACLRCK )是端口连接的声明这个是模块例化的语法，然后你在这个module块里例化了（也可以理解为引用），DE2_115_SOPC是你另外一个module块，AUD_DACLRCK就是在例化时连接到这个端口的。。就是说
ADU_DACLRCK连接到avs_s1_export_DACLRC_to_the_audio这个I/O口有什么效果？我看了下，AUD_DACLRCK 是定义的inout，拜托解释下，我自己猜错效果的话可能要走很大的弯路，求教
连接信号的定义其实于你例化module管教的定义是相关的。inout是你这个信号在这个模块里的类型，相对应的管脚也是inout类型。然后比如要例化的module的管脚是input类型的，那你外面连的管脚类型可以是reg或者wire。而如果是output，则必须是wire。最后，刚开始学的话建议你不要去猜，把verilog完整的语法书看一遍就会了，这些书里都会写的，其实verilog的语法是很简单的，没多少东西。
提问者评价
好吧，老师说给我们2周的时间去理代码
其他类似问题
为您推荐：
verilog的相关知识
其他1条回答
这是调用子模块的写法啊
.avs_s1_export_DACLRC_to_the_audio(AUD_DACLRCK)，这个是调用子模块吗？那AUD_DACLRCK是什么意思？是参数传递？
avs_s1_export_DACLRC_to_the_audio是子模块DE2_115_SOPC的IO口AUD_DACLRCK是主模块连接子模块的连线名
ADU_DACLRCK连接到avs_s1_export_DACLRC_to_the_audio这个I/O口有什么效果？我看了下，AUD_DACLRCK 是定义的inout，拜托解释下，我自己猜错效果的话可能要走很大的弯路，求教
inout说明ADU_DACLRCK也是主模块的IO口IO口直接连到了子模块那就是说它的功能是在子模块中实现的
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁急急急！急求c++语言做的人事管理系统，有急用的。求大神们帮帮忙，在线等！_百度知道
急急急！急求c++语言做的人事管理系统，有急用的。求大神们帮帮忙，在线等！
注册功能2员工信息(经理。3数据持久化4数据加密5信息查询6工资管理（与考勤，职员等)要求1具有登录
提问者采纳
这也能用财富？天下哪有这么多免费的午餐
其他类似问题
为您推荐：
人事管理系统的相关知识
其他1条回答
去猪八戒网发布任务吧，没钱谁给你做
你可以做一个吗？
我不擅长C++
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁

我要回帖

更多关于 哪位大神有血恋 的文章

 

随机推荐