可编程控制器语言有哪几种？各程序设计语言的含义和特点？
可编程控制器相关信息语言有哪几种？各程序设计语言的含义和特点？
在可编程控制器中有多种程序设计语言,它们是梯形图语言、布尔助记符语言、功能表图语言、功能模块图语言及结构化语句描述语言等。梯形图语言和布尔助记符语言是基本程序设计语言，它通常由一系列指令组成，用这些指令可以完成大多数简单的控制功能，例如，代替继电器、计数器、计时器完成顺序控制和逻辑控制等，通过扩展或增强指令集，它们也能执行其它的基本操作。功能表图语言和语句描述语言是高级的程序设计语言，它可根据需要去执行更有效的操作，例如，模拟量的控制，数据的操纵，报表的报印和其他基本程序设计语言无法完成的功能。功能模块图语言采用功能模块图的形式，通过软连接的方式完成所要求的控制功能，它不仅在可编程序控制器中得到了广泛的应用，在集散控制系统的编程和组态时也常常被采用，由于它具有连接方便、操作简单、易于掌握等特点，为广大工程设计和应用人员所喜爱。
根据可编程器应用范围，程序设计语言可以组合使用，常用的程序设计语言是：
可编程控制器相关信息语言有哪几种？各程序设计语言的含义和特点？
在可编程控制器中有多种程序设计语言,它们是梯形图语言、布尔助记符语言、功能表图语言、功能模块图语言及结构化语句描述语言等。梯形图语言和布尔助记符语言是基本程序设计语言，它通常由一系列指令组成，用这些指令可以完成大多数简单的控制功能，例如，代替继电器、计数器、计时器完成顺序控制和逻辑控制等，通过扩展或增强指令集，它们也能执行其它的基本操作。功能表图语言和语句描述语言是高级的程序设计语言，它可根据需要去执行更有效的操作，例如，模拟量的控制，数据的操纵，报表的报印和其他基本程序设计语言无法完成的功能。功能模块图语言采用功能模块图的形式，通过软连接的方式完成所要求的控制功能，它不仅在可编程序控制器中得到了广泛的应用，在集散控制系统的编程和组态时也常常被采用，由于它具有连接方便、操作简单、易于掌握等特点，为广大工程设计和应用人员所喜爱。
根据可编程器应用范围，程序设计语言可以组合使用，常用的程序设计语言是：
梯形图程序设计语言
布尔助记符程序设计语言（语句表）
功能表图程序设计语言
功能模块图程序设计语言
结构化语句描述程序设计语言
梯形图与结构化语句描述程序设计语言
布尔助记符与功能表图程序设计语言
布尔助记符与结构化语句描述程序设计语言
１、梯形图（Ladder Diagram）程序设计语言
梯形图程序设计语言是用梯形图的图形符号来描述程序的一种程序设计语言。采用梯形图程序设计语言，程序采用梯形图的形式描述。这种程序设计语言采用因果关系来描述事件发生的条件和结果。每个梯级是一个因果关系。在梯级中，描述事件发生的条件表示在左面，事件发生的结果表示在后面。
梯形图程序设计语言是最常用的一种程序设计语言。它来源于继电器逻辑控制系统的描述。在工业过程控制领域，电气技术人员对继电器逻辑控制技术较为熟悉，因此，由这种逻辑控制技术发展而来的梯形图受到了欢迎，并得到了广泛的应用。
梯形图程序设计语言的特点是：
（１）与电气操作原理图相对应，具有直观性和对应性；
（２）与原有继电器逻辑控制技术相一致，对电气技术人员来说，易于撑握和学习；
（３）与原有的继电器逻辑控制技术的不同点是，梯形图中的能流（Power FLow）不是实际意义的电流，内部的继电器也不是实际存在的继电器，因此，应用时，需与原有继电器逻辑控制技术的有关概念区别对待；
（４）与布尔助记符程序设计语言有一一对应关系，便于相互的转换和程序的检查。
２、布尔助记符（Boolean Mnemonic）程序设计语言
布尔助记符程序设计语言是用布尔助记符来描述程序的一种程序设计语言。布尔助记符程序设计语言与计算机中的汇编语言非常相似，采用布尔助记符来表示操作功能。
布尔助记符程序设计语言具有下列特点：
（１）采用助记符来表示操作功能，具有容易记忆，便于撑握的特点；
（２）在编程器的键盘上采用助记符表示，具有便于操作的特点，可在无计算机的场合进行编程设计；
（３）与梯形图有一一对应关系。其特点与梯形图语言基本类同。
３、功能表图（Sepuential Function Chart）程序设计语言
功能表图程序设计语言是用功能表图来描述程序的一种程序设计语言。它是近年来发展起来的一种程序设计语言。采用功能表图的描述，控制系统被分为若干个子系统，从功能入手，使系统的操作具有明确的含义，便于设计人员和操作人员设计思想的沟通，便于程序的分工设计和检查调试。功能表图程序设计语言的特点是：
（１）以功能为主线，条理清楚，便于对程序操作的理解和沟通；
（２）对大型的程序，可分工设计，采用较为灵活的程序结构，可节省程序设计时间和调试时间；
（３）常用于系统的规模校大，程序关系较复杂的场合；
（４）只有在活动步的命令和操作被执行，对活动步后的转换进行扫描，因此，整个程序的扫描时间较其他程序编制的程序扫描时间要大大缩短。
功能表图来源于佩特利（Petri）网，由于它具有图形表达方式，能较简单和清楚地描述并发系统和复杂系统的所有现象，并能对系统中存有的象死锁、不安全等反常现象进行分析和建模，在模型的基础上能直接编程，所以，得到了文泛的应用。近几年推出的可编程控制器和小型集散控制系统中也已提供了采用功能表图描述语言进行编程的软件。关于佩特利（Petri）网的一些基本概念，我在以后有机会时再介绍给各位，以有助于对功能表图的进一步理解。
４、功能模块图（Function Block）程序设计语言
功能模块图程序设计语言是采用功能模块来表示模块所具有的功能，不同的功能模块有不同的功能。它有若干个输入端和输出端，通过软连接的方式，分别连接到所需的其它端子，完成所需的控制运算或控制功能。功能模块可以分为不同的类型，在同一种类型中，也可能因功能参数的不同而使功能或应用范围有所差别，例如，输入端的数量、输入信号的类型等的不同使它的使用范围不同。由于采用软连接的方式进行功能模块之间及功能模块与外部端子的连接，因此控制方案的更改、信号连接的替换等操作可以很方便实现。功能模块图程序设计语言的特点是：
（１）以功能模块为单位，从控制功能入手，使控制方案的分析和理解变得容易；
（２）功能模块是用图形化的方法描述功能，它的直观性大大方便了设计人员的编程和组态，有较好的易操作性；
（３）对控制规模较大、控制关系较复录的系统，由于控制功能的关系可以较清楚地表达出来，因此，编程和组态时间可以缩短，调试时间也能减少；
（４）由于每种功能模块需要占用一定的程序内存，对功能模块的执行需要一定的执行时间，因此，这种设计语言在大中型可编程控制器和集散控制系统的编程和组态中才被采用。
５、结构化语句（Structured Text）描述程序设计语言
结构化语句描述程序设计语言是用结构化的描述语句来描述程序的一种程序设计语言。它是一种类似于高级语言的程序设计语言。在大中型的可编程序控制器系统中，常采用结构化语句描述程序设计语言来描述控制系统中各个变量的关系。它也被用于集散控制系统的编程和组态。
结构化语句描述程序设计语言采用计算机的描述语句来描述系统中各种变量之间的各种运算关系，完成所需的功能或操作。大多数制造厂商采用的语句描述程序设计语言与ＢＡＳＩＣ语言、ＰＡＳＣＡＬ语言或Ｃ语言等高级语言相类似，但为了应用方便，在语句的表达方法及语句的种类等方面都进行了简化。
结构化程序设计语言具有下列特点：
（１）采用高级语言进行编程，可以完成较复杂的控制运算；
（２）需要有一定的计算机高级程序设计语言的知识和编程技巧，对编程人员的技能要求较高，普通电气人员无法完成。
（３）直观性和易操作性等性能较差；
（４）常被用于采用功能模块等其他语言较难实现的一些控制功能的实施。
部分可编程序控制器的制造厂商为用户提供了简单的结构化程序设计语言，它与助记符程序设计语言相似，对程序的步数有一定的限制，同时，提供了与可编程序控制器间的接口或通信连接程序的编制方式，为用户的应用程序提供了扩展余地。
其他答案（共3个回答）
语言,它们是梯形图语言、布尔助记符语言、功能表图语言、功能模块图语言及结构化语句描述语言等。梯形图语言和布尔助记符语言是基本程序设计语言，它通常由一系列指令组成，用这些指令可以完成大多数简单的控制功能，例如，代替继电器、计数器、计时器完成顺序控制和逻辑控制等，通过扩展或增强指令集，它们也能执行其它的基本操作。功能表图语言和语句描述语言是高级的程序设计语言，它可根据需要去执行更有效的操作，例如，模拟量的控制，数据的操纵，报表的报印和其他基本程序设计语言无法完成的功能。功能模块图语言采用功能模块图的形式，通过软连接的方式完成所要求的控制功能，它不仅在可编程序控制器中得到了广泛的应用，在集散控制系统的编程和组态时也常常被采用，由于它具有连接方便、操作简单、易于掌握等特点，为广大工程设计和应用人员所喜爱。
根据可编程器应用范围，程序设计语言可以组合使用，常用的程序设计语言是：
梯形图程序设计语言
布尔助记符程序设计语言（语句表）
功能表图程序设计语言
功能模块图程序设计...
在可编程控制器中有多种相关信息语言,它们是梯形图语言、布尔助记符语言、功能表图语言、功能模块图语言及结构化语句描述语言等。梯形图语言和布尔助记符语言是基本程序设计语言，它通常由一系列指令组成，用这些指令可以完成大多数简单的控制功能，例如，代替继电器、计数器、计时器完成顺序控制和逻辑控制等，通过扩展或增强指令集，它们也能执行其它的基本操作。功能表图语言和语句描述语言是高级的程序设计语言，它可根据需要去执行更有效的操作，例如，模拟量的控制，数据的操纵，报表的报印和其他基本程序设计语言无法完成的功能。功能模块图语言采用功能模块图的形式，通过软连接的方式完成所要求的控制功能，它不仅在可编程序控制器中得到了广泛的应用，在集散控制系统的编程和组态时也常常被采用，由于它具有连接方便、操作简单、易于掌握等特点，为广大工程设计和应用人员所喜爱。
根据可编程器应用范围，程序设计语言可以组合使用，常用的程序设计语言是：
梯形图程序设计语言
布尔助记符程序设计语言（语句表）
功能表图程序设计语言
功能模块图程序设计语言
结构化语句描述程序设计语言
梯形图与结构化语句描述程序设计语言
布尔助记符与功能表图程序设计语言
布尔助记符与结构化语句描述程序设计语言
１、
梯形图（Ladder Diagram）程序设计语言
梯形图程序设计语言是用梯形图的图形符号来描述程序的一种程序设计语言。采用梯形图程序设计语言，程序采用梯形图的形式描述。这种程序设计语言采用因果关系来描述事件发生的条件和结果。每个梯级是一个因果关系。在梯级中，描述事件发生的条件表示在左面，事件发生的结果表示在后面。
梯形图程序设计语言是最常用的一种程序设计语言。它来源于继电器逻辑控制系统的描述。在工业过程控制领域，电气技术人员对继电器逻辑控制技术较为熟悉，因此，由这种逻辑控制技术发展而来的梯形图受到了欢迎，并得到了广泛的应用。
梯形图程序设计语言的特点是：
（１）与电气操作原理图相对应，具有直观性和对应性；
（２）与原有继电器逻辑控制技术相一致，对电气技术人员来说，易于撑握和学习；
（３）与原有的继电器逻辑控制技术的不同点是，梯形图中的能流（Power FLow）不是实际意义的电流，内部的继电器也不是实际存在的继电器，因此，应用时，需与原有继电器逻辑控制技术的有关概念区别对待；
（４）与布尔助记符程序设计语言有一一对应关系，便于相互的转换和程序的检查。
２、布尔助记符（Boolean Mnemonic）程序设计语言
布尔助记符程序设计语言是用布尔助记符来描述程序的一种程序设计语言。布尔助记符程序设计语言与计算机中的汇编语言非常相似，采用布尔助记符来表示操作功能。
布尔助记符程序设计语言具有下列特点：
（１）采用助记符来表示操作功能，具有容易记忆，便于撑握的特点；
（２）在编程器的键盘上采用助记符表示，具有便于操作的特点，可在无计算机的场合进行编程设计；
（３）与梯形图有一一对应关系。其特点与梯形图语言基本类同
３、功能表图（Sepuential Function Chart）程序设计语言
程序设计语言功能表图程序设计语言是用功能表图来描述程序的一种程序设计语言。它是近年来发展起来的一种程序设计语言。采用功能表图的描述，控制系统被分为若干个子系统，从功能入手，使系统的操作具有明确的含义，便于设计人员和操作人员设计思想的沟通，便于程序的分工设计和检查调试。
　　功能表图程序设计语言的特点是：
（１）以功能为主线，条理清楚，便于对程序操作的理解和沟通；
（２）对大型的程序，可分工设计，采用较为灵活的程序结构，可节省程序设计时间和调试时间；
（３）常用于系统的规模校大，程序关系较复杂的场合；
（４）只有在活动步的命令和操作被执行，对活动步后的转换进行扫描，因此，整个程序的扫描时间较其他程序编制的程序扫描时间要大大缩短。
功能表图来源于佩特利（Petri）网，由于它具有图形表达方式，能较简单和清楚地描述并发系统和复杂系统的所有现象，并能对系统中存有的象死锁、不安全等反常现象进行分析和建模，在模型的基础上能直接编程，所以，得到了文泛的应用。近几年推出的可编程控制器和小型集散控制系统中也已提供了采用功能表图描述语言进行编程的软件。关于佩特利（Petri）网的一些基本概念，我在以后有机会时再介绍给各位，以有助于对功能表图的进一步理解。
４、功能模块图（Function Block）程序设计语言
功能模块图程序设计语言是采用功能模块来表示模块所具有的功能，不同的功能模块有不同的功能。它有若干个输入端和输出端，通过软连接的方式，分别连接到所需的其它端子，完成所需的控制运算或控制功能。功能模块可以分为不同的类型，在同一种类型中，也可能因功能参数的不同而使功能或应用范围有所差别，例如，输入端的数量、输入信号的类型等的不同使它的使用范围不同。由于采用软连接的方式进行功能模块之间及功能模块与外部端子的连接，因此控制方案的更改、信号连接的替换等操作可以很方便实现。功能模块图程序设计语言的特点是：
（１）以功能模块为单位，从控制功能入手，使控制方案的分析和理解变得容易；
（２）功能模块是用图形化的方法描述功能，它的直观性大大方便了设计人员的编程和组态，有较好的易操作性；
（３）对控制规模较大、控制关系较复录的系统，由于控制功能的关系可以较清楚地表达出来，因此，编程和组态时间可以缩短，调试时间也能减少；
（４）由于每种功能模块需要占用一定的程序内存，对功能模块的执行需要一定的执行时间，因此，这种设计语言在大中型可编程控制器和集散控制系统的编程和组态中才被采用。
５、结构化语句（Structured Text）描述程序设计语言
结构化语句描述程序设计语言是用结构化的描述语句来描述程序的一种程序设计语言。它是一种类似于高级语言的程序设计语言。在大中型的可编程序控制器系统中，常采用结构化语句描述程序设计语言来描述控制系统中各个变量的关系。它也被用于集散控制系统的编程和组态。
结构化语句描述程序设计语言采用计算机的描述语句来描述系统中各种变量之间的各种运算关系，完成所需的功能或操作。大多数制造厂商采用的语句描述程序设计语言与ＢＡＳＩＣ语言、ＰＡＳＣＡＬ语言或Ｃ语言等高级语言相类似，但为了应用方便，在语句的表达方法及语句的种类等方面都进行了简化。
结构化程序设计语言具有下列特点：
（１）采用高级语言进行编程，可以完成较复杂的控制运算；
（２）需要有一定的计算机高级程序设计语言的知识和编程技巧，对编程人员的技能要求较高，普通电气人员无法完成。
（３）直观性和易操作性等性能较差；
（４）常被用于采用功能模块等其他语言较难实现的一些控制功能的实施。
部分可编程序控制器的制造厂商为用户提供了简单的结构化程序设计语言，它与助记符程序设计语言相似，对程序的步数有一定的限制，同时，提供了与可编程序控制器间的接口或通信连接程序的编制方式，为用户的应用程序提供了扩展余地。
在可编程控制器中有多种程序设计语言,它们是梯形图语言、布尔助记符语言、功能表图语言、功能模块图语言及结构化语句描述语言等。梯形图语言和布尔助记符语言是基本程序设计语言，它通常由一系列指令组成，用这些指令可以完成大多数简单的控制功能，例如，代替继电器、计数器、计时器完成顺序控制和逻辑控制等，通过扩展或增强指令集，它们也能执行其它的基本操作。功能表图语言和语句描述语言是高级的程序设计语言，它可根据需要去执行更有效的操作，例如，模拟量的控制，数据的操纵，报表的报印和其他基本程序设计语言无法完成的功能。功能模块图语言采用功能模块图的形式，通过软连接的方式完成所要求的控制功能，它不仅在可编程序控制器中得到了广泛的应用，在集散控制系统的编程和组态时也常常被采用，由于它具有连接方便、操作简单、易于掌握等特点，为广大工程设计和应用人员所喜爱。
根据可编程器应用范围，程序设计语言可以组合使用，常用的程序设计语言是：
梯形图程序设计语言
布尔助记符程序设计语言（语句表）
功能表图程序设计语言
功能模块图程序设计语言
结构化语句描述程序设计语言
梯形图与结构化语句描述程序设计语言
布尔助记符与功能表图程序设计语言
布尔助记符与结构化语句描述程序设计语言
梯形图（Ladder Diagram）程序设计语言
梯形图程序设计语言是用梯形图的图形符号来描述程序的一种程序设计语言。采用梯形图程序设计语言，程序采用梯形图的形式描述。这种程序设计语言采用因果关系来描述事件发生的条件和结果。每个梯级是一个因果关系。在梯级中，描述事件发生的条件表示在左面，事件发生的结果表示在后面。
梯形图程序设计语言是最常用的一种程序设计语言。它来源于继电器逻辑控制系统的描述。在工业过程控制领域，电气技术人员对继电器逻辑控制技术较为熟悉，因此，由这种逻辑控制技术发展而来的梯形图受到了欢迎，并得到了广泛的应用。
梯形图程序设计语言的特点是：
（１）与电气操作原理图相对应，具有直观性和对应性；
（２）与原有继电器逻辑控制技术相一致，对电气技术人员来说，易于撑握和学习；
（３）与原有的继电器逻辑控制技术的不同点是，梯形图中的能流（Power FLow）不是实际意义的电流，内部的继电器也不是实际存在的继电器，因此，应用时，需与原有继电器逻辑控制技术的有关概念区别对待；
（４）与布尔助记符程序设计语言有一一对应关系，便于相互的转换和程序的检查。
２、布尔助记符（Boolean Mnemonic）程序设计语言
布尔助记符程序设计语言是用布尔助记符来描述程序的一种程序设计语言。布尔助记符程序设计语言与计算机中的汇编语言非常相似，采用布尔助记符来表示操作功能。
布尔助记符程序设计语言具有下列特点：
（１）采用助记符来表示操作功能，具有容易记忆，便于撑握的特点；
（２）在编程器的键盘上采用助记符表示，具有便于操作的特点，可在无计算机的场合进行编程设计；
（３）与梯形图有一一对应关系。其特点与梯形图语言基本类同
３、功能表图（Sepuential Function Chart）程序设计语言
程序设计语言功能表图程序设计语言是用功能表图来描述程序的一种程序设计语言。它是近年来发展起来的一种程序设计语言。采用功能表图的描述，控制系统被分为若干个子系统，从功能入手，使系统的操作具有明确的含义，便于设计人员和操作人员设计思想的沟通，便于程序的分工设计和检查调试。
　　功能表图程序设计语言的特点是：
（１）以功能为主线，条理清楚，便于对程序操作的理解和沟通；
（２）对大型的程序，可分工设计，采用较为灵活的程序结构，可节省程序设计时间和调试时间；
（３）常用于系统的规模校大，程序关系较复杂的场合；
（４）只有在活动步的命令和操作被执行，对活动步后的转换进行扫描，因此，整个程序的扫描时间较其他程序编制的程序扫描时间要大大缩短。
功能表图来源于佩特利（Petri）网，由于它具有图形表达方式，能较简单和清楚地描述并发系统和复杂系统的所有现象，并能对系统中存有的象死锁、不安全等反常现象进行分析和建模，在模型的基础上能直接编程，所以，得到了文泛的应用。近几年推出的可编程控制器和小型集散控制系统中也已提供了采用功能表图描述语言进行编程的软件。关于佩特利（Petri）网的一些基本概念，我在以后有机会时再介绍给各位，以有助于对功能表图的进一步理解。
４、功能模块图（Function Block）程序设计语言
功能模块图程序设计语言是采用功能模块来表示模块所具有的功能，不同的功能模块有不同的功能。它有若干个输入端和输出端，通过软连接的方式，分别连接到所需的其它端子，完成所需的控制运算或控制功能。功能模块可以分为不同的类型，在同一种类型中，也可能因功能参数的不同而使功能或应用范围有所差别，例如，输入端的数量、输入信号的类型等的不同使它的使用范围不同。由于采用软连接的方式进行功能模块之间及功能模块与外部端子的连接，因此控制方案的更改、信号连接的替换等操作可以很方便实现。功能模块图程序设计语言的特点是：
（１）以功能模块为单位，从控制功能入手，使控制方案的分析和理解变得容易；
（２）功能模块是用图形化的方法描述功能，它的直观性大大方便了设计人员的编程和组态，有较好的易操作性；
（３）对控制规模较大、控制关系较复录的系统，由于控制功能的关系可以较清楚地表达出来，因此，编程和组态时间可以缩短，调试时间也能减少；
（４）由于每种功能模块需要占用一定的程序内存，对功能模块的执行需要一定的执行时间，因此，这种设计语言在大中型可编程控制器和集散控制系统的编程和组态中才被采用。
５、结构化语句（Structured Text）描述程序设计语言
结构化语句描述程序设计语言是用结构化的描述语句来描述程序的一种程序设计语言。它是一种类似于高级语言的程序设计语言。在大中型的可编程序控制器系统中，常采用结构化语句描述程序设计语言来描述控制系统中各个变量的关系。它也被用于集散控制系统的编程和组态。
结构化语句描述程序设计语言采用计算机的描述语句来描述系统中各种变量之间的各种运算关系，完成所需的功能或操作。大多数制造厂商采用的语句描述程序设计语言与ＢＡＳＩＣ语言、ＰＡＳＣＡＬ语言或Ｃ语言等高级语言相类似，但为了应用方便，在语句的表达方法及语句的种类等方面都进行了简化。
结构化程序设计语言具有下列特点：
（１）采用高级语言进行编程，可以完成较复杂的控制运算；
（２）需要有一定的计算机高级程序设计语言的知识和编程技巧，对编程人员的技能要求较高，普通电气人员无法完成。
（３）直观性和易操作性等性能较差；
（４）常被用于采用功能模块等其他语言较难实现的一些控制功能的实施。
部分可编程序控制器的制造厂商为用户提供了简单的结构化程序设计语言，它与助记符程序设计语言相似，对程序的步数有一定的限制，同时，提供了与可编程序控制器间的接口或通信连接程序的编制方式，为用户的应用程序提供了扩展余地。
可编程控制器的工作原理：
可编程控制器有两种基本的工作状态，即运行（RUN）状态与停止（STOP）状态，其中运行状态是执行应用程序的状态，停止状态一般用于程序的...
比如会出现程序问题后者受干扰的问题，这些问题的解决使得仪器更加精确。
地基承载力特征值:指由载荷试验测定的地基土压力变形曲线线性变形内规定的变形所对应的压力(如若，您对我的答复满意，请点击左下角“好评”，谢谢您的采纳。）
答: 汇量科技啊，从2013年就开始做移动数字营销平台现在都做到亚洲最大了，就是给广告主、应用开发者提供高效的用户获取及流量变现综合解决方案，其他也有做移动网游海外发...
答: sina共享里面如果没有的话，估计大家都没有了～
答: 有"青蓝工程"的材料吗和教育有关的
答: 非煤矿山每年需要的教育培训及学时是河北省的非煤矿山，我现在知道的有：入厂新职工三级教育培训；在职安全教育培训；法律法规意识培训；应急救援教育培训；全员安全生产教...
大家还关注
确定举报此问题
举报原因(必选)：
广告或垃圾信息
激进时政或意识形态话题
不雅词句或人身攻击
侵犯他人隐私
其它违法和不良信息
报告，这不是个问题
报告原因(必选)：
这不是个问题
这个问题分类似乎错了
这个不是我熟悉的地区高速可编程时钟芯片ICS8430的应用_元器件_中国百科网
高速可编程时钟芯片ICS8430的应用
    
&&&& 摘& 要: 为了解决高速数字系统中存在的时钟精度、稳定度不高的问题， 提出了用ICSI公司的通用时钟芯片ICS8430作为时钟源的方法。首先比较了常用高速时钟的产生方法， 接着详细介绍了ICS8430的结构与功能， 并用VHDL语言编写了并行模式和串行模式下的控制程序。串行控制程序采用存储波形移位的方法， 具有一定的通用性。最后给出了该芯片的典型布局。所有设计已经在工程实践中得到应用， 取得了良好效果。
　　1& 引& 言
　　在高速数字系统中， 时钟的精度往往对系统性能有重要影响。实际设计电路时常见的时钟设计方式包括以下几种， 它们各自有其优缺点:
　　( 1) 直接由单片机/FPGA /DSP 等数字器件产生。这种方式中， 时钟实际是由这些数字器件外接的晶振经过器件内部的倍频电路或者锁相环电路产生， 由于数字器件对时钟抖动并不敏感， 故其内部产生的时钟精度并不高， 通常的抖动都有几百ps至数ns， 这种时钟抖动往往会极大制约系统信噪比的提高。
　　( 2)由锁相环系统产生。锁相环系统自身是一个反馈系统， 故在产生高频信号上有自身的优势: 频率漂移小， 频谱纯度高。锁相环的时钟精度是由一系列器件: PLL、VCO、环路滤波器等共同决定的， 只有整体设计全部达到要求， 锁相环才能实现高精度的时钟输出。这就对电路设计提出了很高要求， 也增加了调试和维护的难度。
　　( 3)由专用时钟芯片产生。专用时钟芯片通常是把锁相环， VCO， 环路滤波等电路集中在一个芯片内， 通过简单的数字控制信号就可以产生各种不同频率的时钟信号， 既有数字电路的控制简单， 调试方便的特性， 又有锁相环电路高精度， 低抖动的优点。
　　接下来将详细介绍一种高速可编程时钟芯片 ICS8430， 分别对其性能、功能和使用进行了阐述， 并给出了示例。
　　2& ICS8430的性能
　　ICS8430是一种通用的、双差分LVPECL 电平输出的高速可编程时钟。采用3. 3V 供电， 内部VCO工作在250MH z到500MHz。当使用16MHz晶振作为输入时， 最小时钟步进可达1MH z。ICS8430还具有以下特点: ! 在单芯片中集成整个锁相环系统和时钟扇出系统， 外围器件只要一个晶振; ? 可以选择使用测试时钟或晶振作为输入; # 两路差分3. 3VLVPECL时钟扇出; ?输出频率范围20. 83MH z至500MH z可调; % 内部VCO 和外部时钟输出参数可以通过并行和串行两种模式进行配置; &RSM 周期抖动: 6ps(最大值) ， 周期间抖动: 30ps(最大值) ;? 锁相环最大锁定时间: 1m s。
　　3& ICS8430的引脚与功能描述
　　3. 1& ICS8430的引脚功能
　　3. 1. 1& ICS8430的引脚图
　　ICS8430采用32 脚LQFP封装， 引脚图如图1所示。
图1& ICS8430引脚图。
　　3. 1. 2& ICS8430的引脚说明
　　 M0: M8: M 除法器值输入。输入数据在nP_LOAD由低到高变化时锁存。LVCMOS /LVTTL 接口电平。
　　 N0: N2: 输出除法器的值。LVCMOS /LVTTL接口电平。
　　 TEST: Test输出， 由串行操作模式激活， 并行操作模式下输出为低， LVCMOS接口电平。
　　 FOUT1 /nFOUT1: 差分时钟输出， 3. 3VLVPECL接口电平。
　　 FOUT0 /nFOUT0: 差分时钟输出， 3. 3VLVPECL接口电平。
　　MR: 主复位， 高电平有效， 当逻辑高电平时，内部的除法器复位， 从而导致FOUTx 变低及nFOUTx变高; 当逻辑低电平时， 内部除法器和输出除法器开启。MR 的置位不会影响加载后的M 和N， T 的值。LVCMOS和LVTTL接口电平。
　　 S _CLOCK: 串行数据时钟， 串行输入数据在时钟的上升沿输入移位寄存器。LVCMOS /LVTTL接口电平。
　　 S _DATA: 移位寄存器输入。数据在S _C lOCK 的上升沿被采样， LVCMOS /LVTTL 接口电平。
　　 S_LOAD: 控制把移位寄存器内的数据传送到内部除法器中， LVCMOS /LVTTL接口电平。
　　 XTAL_SEL: 选择PLL的参考时钟源， 从外部晶振输入或是从TEST_CLK 脚输入。高电平选择从晶振输入， 低电平选择从TEST _CLK 输入。LVCMOS /LVTTL接口电平。
　　 TEST_CLK: 测试时钟输入， LVCMOS /LVTTL接口电平。
　　 XTAL_ IN /XTAL _OUT: 晶振接口， XTAL _ IN为晶振输入， XTAL_OUT为晶振输出。
　　 nP_LOAD: 并行加载输入。决定当数据加在M8: M0脚上时载入M 除法器， 当数据加在N2: N0脚上时载入N 除法器。LVCMOS /LVTTL接口电平。
　　 VCO_SEL: 决定时钟合成器工作在PLL模式还是BYPASS模式。LVCMOS /LVTTL接口电平。
　　3. 2& ICS8430的功能描述
　　3. 2. 1& ICS8430的内部框图
　　ICS8430的内部结构如图2所示。
图2& ICS8430的内部框图。
　　3. 2. 2& ICS8430的功能描述
　　ICS8430- 61内部集成了一个完整的PLL， 因此不需要添加任何外围器件来进行环路滤波， 只需要一个晶振作为内部振荡器的输入。振荡器的输出在到达鉴相器前进行了16分频。如果采用16MH z的晶振， 则得到的参考频率为1MHz。锁相环( PLL)内部的压控振荡器( VOC ) 的频率范围为250MH z到500MHz。M 分频器的输出也送给鉴相器。
　　通过调整VCO 的电压， 使得VCO 的输出为参考频率的M倍。注意对于过大或过小的M， PLL可能无法锁定。VCO 的输出再经过N 分频后输出到LVPECL输出缓冲器。输出的占空比为50% 。
　　VCO 的输出和晶振频率、M 除法器间的关系为:
　　输出频率表示如下:
　　其中， M的取值为对应的二进制值， N 值的对应关系如表1所示。
表1& N 除法器与N0到N2的对应关系
　　4& ICS8430的输入操作模式
　　ICS8430的可编程特性支持两种输入模式来设置M和N 除法器。分别为并行模式和串行模式。
　　4. 1& 控制模式功能表
　　串行与并行控制模式功能表如图2所示。
表2 串行、并行模式功能表
　　在并行模式中， nP_LOAD 初始值为低电平， 在引脚M0到M8， N0到N2上的数据直接加到M 除法器和N 除法器上。在nP _LOAD 的上升沿， 数据被锁存， M 除法器的值保持到nP_LOAD 的下一个低电平或者直到有串行事件发生。时序见图3。因此， M 除法器和N 除法器可以通过硬件连接来设定默认值， 在芯片上电后自动加载。在并行操作模式下， TEST 的输出为低电平。
图3& 并行操作时序。
　　以M = 300， N = 3为例给出VHDL程序如下:
　　process( clk, reset)
　　beg in
　　if reset= '0 'then - - 主复位
　　m r< = '0';
　　x ta l_se l< = '1';
　　vco_se l< = '1';
　　test_closk< = '0';
　　S_LOAD< = '0';
　　S_DATA < = '0';
　　S_CLOCK < = '0';
　　M < = " "; - - M = 300
　　N < = " 011"; - - N = 3
　　elsif clk e'vent and clk= 1' 'then
　　if init_counter= 100 then - - 初始化时钟
　　nP_LOAD< = '1 '; - - 装载脉冲
　　elsif in it_counter= 200 then
　　nP_LOAD< = '0';
　　elsif in it_counter= 300 then
　　nP_LOAD< = '1';
　　4. 3& 串行控制模式的VHDL实现
　　nP_LOAD为高电平、S_LOAD 为低电平的时候进行串行操作。时钟芯片内移位寄存器的值为在S_CLOCK 的上升沿对S _DATA 的采样值。在S _LOAD 的上升沿， 移位寄存器中的内容送到M 和N除法器中， 在S_LOAD 的下降沿进行锁存。如果S_LOAD 一直保持高电平， 在S_CLOCK 的上升沿， S _DATA 的数据将直接送到M 和N 除法器中。串行模式可以用来加载M、N 除法器和测试位T1和T0。
　　内部寄存器T1和T0决定TEST 引脚的输出状态，关系见表3。可以通过不同的设置对芯片的工作情况进行检测。串行工作时序如图4所示。
表3& T1和T0不同取值下TEST 引脚的输出状态
图4& 串行接口时序
　　以N = 3， M = 300为例， 采用存储波形移位方式， 串行控制模式的VHDL程序如下:
　　process( clk, rst) - - 给出复位mr和装载使能
　　en脉冲
　　beg in
　　if rst= 0' ' then - - 主复位
　　m r< = ‘0’；
　　en< = ‘0’；
　　elsif clk‘ event and clk=&’ 1‘ then
　　if init_counter= 1 then - - 初始化时钟
　　m r< = ‘1’；- - 芯片复位信号
　　elsif in it_con ter= 2 then
　　m r< = ‘0’；
　　elsif in it_con ter> 4 and in it_conter< 41 then
　　en< = 1'; ' - - 串行加载使能信号
　　en< = ‘0’；
　　process( clk, rst) - - sclock_reg sdata _reg sload_reg 时序
　　beg in
　　if rst= '0 'then
　　sc lock_reg< = x " "; - - 采用存储波形移位方式
　　sdata_reg< = x "003 f0cf00"; - - N= 3M = 300
　　fou t= 125M
　　sload_reg< = x " e";
　　els if clk event and c lk= '1 'then
　　if en= 1' 'then
　　sc lock _ reg ( 35 down to 0 ) < = sc lock _ reg ( 34downto 0)& ‘0’； - - 移位输出
　　sdata_reg ( 35 downto 0) < = sdata_reg( 34 downto 0)& ‘0’；
　　sload_reg( 35 dow nto 0) < = sload_reg( 34 down-to 0)& '0';
　　S_LOAD< = sload_reg( 35); - - 输出信号
　　S_DATA < = sdata_reg( 35);
　　S_CLOCK < = sclock_reg( 35) ;
　　5& 应用布局
　　如图5所示， 推荐了一种典型的应用布局， 可以作为实际应用的参考设计。需要注意电源的隔离与LVPECL电平的输出连接方式。所有的控制管脚内部都有上拉或下拉电阻， 不用时可以悬空， 也可以外接1K& 的保护电阻。时钟输出应遵守高速布线规则， 否则将对性能有较大影响。
　图5& 应用布局。
　　6& 结束语
　　ICS8430外围电路简单、各种性能都有很好的表现。输出始终精度高， 抖动小。芯片面积小， 可以节省较大空间， 在测量仪器、射频采样等中高端的各种需要高速时钟的场合值得推荐使用。&&
Copyright by ；All rights reserved.