《微机原理与嵌入式系统基础--练习&答案》
您的位置： →
《微机原理与嵌入式系统基础--练习&答案》
练习题1、 简述冯诺依曼体系结构计算机的要点和工作过程。答：冯诺依曼体系结构计算机的要点：计算机中的信息（程序和数据）以二进制方式表示。程序预存储，机器自动执行。计算机由运算器、控制器、存储器、输入设备和输出设备五大部分组成。 计算机通过执行预存储在存储器中的程序来完成预定的运算。程序由计算机的指令序列构成，计算机在处理器的控制下，首先从存储器读取一条待执行的指令到处理器中，接下来分析这条指令，而后发出该指令对应的电平脉码序列，即执行该指令。并以此递归运行程序。2、 简述计算机各组成部分的功能。答：? 中央处理单元（CPU）：主要由运算器、控制器构成。其中运算器主要用于完成诸如加、减、乘、除等算术运算和左右移位、与、或、非等逻辑运算；控制器主要用于完成机器指令的解析和执行，控制运算器进行相应的运算，控制数据在计算机各组成部分之间传送，控制计算机各组成部分有条不紊地协调工作等。? 存储器（Memory）是计算机系统中用来存储程序和数据的信息记忆部件。? 输入/输出设备：信息进出计算机的数据通道。 3、 何谓总线？计算机中有哪几类总线？简述其用途。答：计算机的总线（Bus）就是连接计算机硬件各部件，用于计算机硬件各部件之间信息传输的公共通道。按照其传送信号的用途属性，总线可细分为：地址总线（Address Bus）、数据总线（Data Bus）和控制总线（Control Bus）三类。? 地址总线（A_Bus）：专用于在CPU、存储器和I/O端口间传送地址信息的信号线。此类信号线传送的信息总是从CPU到存储器或I/O端口，它是单向信号线。? 数据总线（D_Bus）：专用于在CPU、存储器和I/O端口间传送数据信息的信号线。此类信号线传送的信息可以是从CPU到存储器或I/O端口（“写”操作），也可能是从存储器或I/O端口到CPU（“读”操作），它是双向信号线。? 控制总线（C_Bus）：专用于CPU与其它部件之间传送控制信息和状态信息的信号线。此类信号线的构成比较复杂，传送的控制、状态信息可以是从CPU到其它部件，也可能是从其它部件到CPU。此类总线中的某些具体的线是单向的（或从CPU到其它部件，或反之），但作为总线来说，它是双向信号线。 4、 简述计算机?真值?和?机器数?的概念。答：各个信息在计算机中的二进制表示形式称之为“机器数”，机器数所代表的值含义称为该机器数的“真值”。“真值”可以是数值，也可以是字符，甚至是语音或图象等。 5、 什么是处理器的主频？什么是处理器的字长？答：CPU主频也叫时钟频率，单位是MHz（或GHz），用来表示处理器的工作频率。CPU字长是指运算器的位宽，单位是比特（bit），用于表示CPU一次运算可处理的二进制数据的位度。 6、 简述计算机接口在计算机系统中的作用。答：“输入/输出接口”是用于外设与计算机之间桥接和匹配的专用部件，通常以集成电路或板卡的形 式存在。应用于计算机主机与外界的信息交互。 7、 将下列十进制数分别转换为十六进制数和二进制数：⑴ 123.85 ； ⑵ 93.125 ； ⑶ 23.625 ； ⑷ 65535答：123.85 = 0x7B.D99 = b93.125 = 0x5D.2 = b23.625 = 0x17.A = b65535 = 0xFFFF =11 1111b 8、 将下列二进制数分别转换为十六进制数和十进制数：⑴ b ； ⑵ b ； ⑶ b ； ⑷ 101 01b答：b = 0xCD.8 = 205.5b = 0x8D.4 = 141.25b = 0x1A.6 = 26.375101 01b = 0x5971 = 22897 9、 完成下列二进制数的运算：答：⑴ b +
= b⑷ b C b
= b 10、 完成下列十六进制数的运算：答：⑴ 0x39 + 0x56
0x80⑵ 0x7B C 0x3C
0x3F⑶ 0x5D.A1 + 15.75
0x48.2C⑷ 0x83.02 C 1E.B3
0x64.4E 11、 分别假设字长n=8，n=16，计算下列十进制数的补码： 12、 假设字长n=16，写出下列补码的真值：答：⑴ 10 1001 = 0x0429 = 1065⑵ 10 1001 = 0x8429 = -31703⑶ 11 1111
= 0xffff = -1⑷ 11 1111
= 0x7FFF = 32767 13、 假设运算器的长度n=16，完成下列补码运算，观察运算器内的结果值，观察CF、DF和OF位的情况；再分别用真值运算验证，说明补码结果原因，OF位于与补码运算溢出的关系。 答：14、 什么是ASCII编码？写出引号内各字符的ASCII编码“I Am a Student!”。答：ASCII编码----美国标准信息交换标准码( American Standard Code for Information Interchange, ASCII )，统一规定了常用符号的二进制数表示方式。计算机中常用ASCII编码表示字符信息。I Am a Student! 的 ASCII编码-----略。 15、 什么是嵌入式系统？有何特点？答：嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。其特点是：它是嵌入到目标对象中的、软硬件定制的专用计算机系统。 16、 举例在你的身边常见到的嵌入式系统产品，谈一谈你对“嵌入式系统”的初步理解。答：略。 17、 简述嵌入式操作系统的特点。答：微内核、高可靠性、可裁减定制、满足实时性。 18、 简述你对嵌入式操作系统的基本认识，嵌入式操作系统在嵌入式系统开发中的必要性。答：略。
第2章 练习题1、 何谓计算机体系结构？答：计算机体系结构是对计算机较高层次的抽象，是摆脱具体电路的实现而主要着眼于计算机系统的逻辑特征、原理特征、结构特征和功能特征的抽象。 2、 什么是处理器的指令？什么是处理器的指令系统？答：计算机中的“指令”就是CPU执行某种操作的命令，它也是以二进制编码方式存在，每一条指令都对应着CPU要完成的特定操作。一台计算机中所有机器指令的集合称为该CPU的“指令系统”。 3、 什么是RISC？什么是CISC？简述他们的特点与差别。答：RISC是Reduced Instruction Set Computer，精简指令集计算机的缩写。它的特点是指令系统精炼，处理器电路逻辑相对简单，且能够以更快的速度执行操作。对于负载的功能需要编程实现。CISC是Complex Instruction Set Computer，复杂指令集计算机的缩写。它的特点是指令系统中含有大量的类似于高级程序设计语言结构的复合功能指令。指令系统庞大，处理器硬件电路的复杂度。 4、 ARM7处理器是几级流水线？在ARM7处理器中，“PC指向的是下一条要执行的指令”，这句话对吗？为什么？答：ARM7处理器是三级流水线。在ARM7处理器中，“PC指向的是下一条要执行的指令”，这句话不对，因为流水线的存在，指令码即使取送到处理器中也未必被执行；应该说“PC指向的是下一条要取指的指令”。 5、 ARM处理器的工作状态分为哪二种？ARM处理器又是怎么定义和标志的？答：ARM处理器的工作状态分为“ARM状态”和“Thumbe”状态。在“ARM状态”下，处理器执行32位的指令码，在“Thumbe状态”下，处理器执行16位的指令码。“ARM状态”和“Thumbe”状态下，处理器都是32位的处理器。ARM处理器中的CPSR寄存器的T_bit（CPSR[5]）为1时，ARM处理器的当前状态为“ARM状态”；ARM处理器中的CPSR寄存器的T_bit（CPSR[5]）为0时，ARM处理器的当前状态为“Thumbe状态”。 6、 ARM7TDMI支持哪几种指令集，各有什么特点？答：ARM7处理器分别在“ARM状态”下执行ARM指令集指令码，在“Thumbe状态”下执行Thumbe指令集指令码。? ARM指令集指令丰富、功能强大，Thumbe指令集指令精简、功能紧凑；? ARM指令集指令码长都是32位，Thumbe指令集指令码长都是16位；? ARM指令集、Thumbe指令集支持的都是32位运算指令。 7、 ARM7处理器有哪些工作模式？不同工作模式下CPSR寄存器的模式位如何设定？列表说明。 答：ARM7处理器有用户模式（usr）、系统模式（sys）、管理模式（svc）、终止模式（abt）、未定义指令模式（und）、中断模式（irq）和快速中断模式（fiq）共7种模式。ARM处理器使用CPSR寄存器的CPSR [5:0]
8、 描述ARM7处理器的内部寄存器结构，并分别说明R13、R14、R15寄存器的作用。 答：ARM7处理器的内部寄存器 其中：R13被处理器用作处理器堆栈指针SP；ARM处理器中共有6个R13，分别隶属于对应的处理器模式。如此，处理器可以同时开辟6个处理器堆栈，分别服务于对应的处理器模式。R14被处理器用作连接寄存器LR；LR寄存器用于备份PC，即用于记录程序的断点或调用点。ARM处理器中共有6个R14，分别隶属于对应的处理器模式。R15被处理器用作指令计数器PC。ARM处理器中只有一个PC，PC指向的是下一条要取指的指令。
9、 什么是堆栈？堆栈有几种类型，简述各类型堆栈的进/出栈过程。答：堆栈（Stack）是一种具有“后进先出”（LIFO---Last In First Out）特殊访问属性的存储结构。按照入栈时SP的变化方向和SP指向单元是否含有堆栈数据，堆栈共有满递增、空递增、满递减和空递减四种方式。? 满递增堆栈入出栈操作：略！ ? 空递增堆栈入出栈操作：入栈操作过程：@SP←XX
；将入栈数据写入到堆栈指针SP所指单元SP←SP+1
；递增调整堆栈指针SP 出栈操作过程：SP←SP-1
；调整堆栈指针SPXX←@SP
；将堆栈指针SP所指单元中的数据弹出 ? 满递减堆栈入出栈操作：入栈操作过程：SP←SP-1
；调整堆栈指针SP@SP←XX
；将入栈数据写入到堆栈指针SP所指单元 出栈操作过程：XX←@SP
；将堆栈指针SP所指单元中的数据弹出SP←SP+1
；调整堆栈指针SP ? 空递减堆栈入出栈操作：略！ 10、 什么是“字对齐”和“半字对齐”数据存储？答：“半字”数据必须存放在存储器紧邻的两个字节单元，并且首字节地址必须能被2整除，这样存储的16bit数据称为‘半字对齐’存储数据，16bit数据这样的存储方式称为‘半字对齐’存储。“字”数据必须存放在存储器紧邻的4个字节单元，并且首字节地址必须能被4整除，这样存储的32bit数据称为‘字对齐’存储数据，32bit数据这样的存储方式称为‘字对齐’存储。 11、 简述程序计数器（PC）在处理器工作中的作用。答：CPU总是按照PC的指向对指令序列进行取指、译码和执行，也就是说，最终是PC决定了程序运行流向。在计算机运行中，处理器依据当前的情况和程序指令自动地修改PC，以实现程序预存储，计算机自动执行。 12、 简述ARM处理器中的返回连接寄存器（LR）在处理器工作中的作用。答：在ARM处理器中使用R14实现对断点和调用点的记录，即使用R14用作返回链接寄存器（Link Register，LR）。在硬件上CPU自动完成相应返回点的记录。需要时，可依据LR寄存器中的值追溯返回点。 13、 分别简述ARM处理器中的CPSR、SPSR在处理器工作中的作用。答：ARM处理器中只有一个CPSR寄存器，被各模式共用，它记录了处理器当前的状态、模式、中断屏蔽状态以及处理器的运算状态标志。ARM处理器中含有5个存储程序状态寄存器SPSR（Saved Program Status Register），他们分别为SPSR_svc、SPSR_abt、SPSR_und、SPSR_irq、SPSR_fiq，分别隶属于ARM处理器的5种异常模式。当处理器因某种异常发生而进入到对应的异常模式时，相应模式的SPSR 将自动地备份CPSR的原值，将来可使用此SPSR中保存的备份值恢复CPSR。 14、 结合CPSR的结构，说明其中的M[4:0]的作用和T位的作用。 8答：M[4:0]位用于标志处理器的当前模式；T位用于标志处理器的当前状态。 15、 结合CPSR的结构，说明其中的I位和F位的作用。 8答：I位用于标志处理器对于IRQ异常的屏蔽状态；I=1时，表示处理器屏蔽了IRQ异常，I=0时，表示处理器可以响应IRQ异常。F位用于标志处理器对于FIQ异常的屏蔽状态；F=1时，表示处理器屏蔽了FIQ异常，F=0时，表示处理器可以响应FIQ异常。 16、 简述ARM7TDMI内部有哪些寄存器及特点。答：ARM微处理器内共有37个32位的程序可访问寄存器物理资源，其中31个通用寄存器，6个状态寄存器。 R0~R7：是7个模式共用的数据寄存器；
R8~R12：FIQ模式具有私有的R8~R12，其他6种模式共用一套R8~R12；R13、R14：用户模式和系统模式公用一套R13、R14，其他5种模式各自具有私有的R13、R14。 R15：7个模式共用R15，用作为程序计数器寄存器PC；CPSR：7个模式共用CPSR，用作为当前程序状态寄存器；SPSR：5种异常模式各自具有私有的SPSR。 17、 什么是ARM处理器的异常？ARM处理器中有哪几种异常？答：在ARM中，异常是一些事件，这些事件能导致正常的程序执行流程被暂时地停止，而进入到该事件对应的处理器异常模式并对该事件进行处理，这个过程称作异常响应。ARM中定义了复位、未定义指令、SWI（软中断）、预取指终止、预取数终止、irq以及fiq等７种异常。 18、 分别简述ARM7的IRQ、FIQ异常处理过程，说明其异常向量地址。答：发生FIQ异常时，CPU自动转移到0xC地址单元取指执行，同时处理器会自动转换到快中断模式。发生IRQ异常时，CPU自动转移到0x地址单元取指执行，同时处理器会自动转换到IRQ中断模式。IRQ、FIQ异常向量地址分别是：0x、0xCIRQ异常处理过程：? 备份PC、CPSR的值到LR_irq、SPSR_irq；? CPSR的I位置‘1’， F位无影响，禁止IRQ异常；? CPSR的M[4:0]赋值‘0b10010’，处理器转入到ARM状态的irq模式；? PC（R15）← 0x；FIQ异常处理过程：? 备份PC、CPSR的值到LR_fiq、SPSR_fiq；? CPSR的I位和F位置‘1’，禁止IRQ、FIQ异常；? CPSR的M[4:0]赋值‘0b10001’，处理器转入到ARM状态的fiq模式；? PC（R15）← 0xC； 19、 ARM7处理器对哪些异常可以屏蔽控制？如何屏蔽或允许控制？答：ARM7处理器对IRQ、FIQ异常可以屏蔽控制；对CPSR寄存器的I_bit和F_bit置‘1’或清‘0’ 可以分别屏蔽或允许响应IRQ、FIQ异常。 20、 说明CPSR中T位的作用，ARM7处理器如何切换状态？答：T ---- 处理器状态控制位；‘1’--- Thumb状态，‘0’--- ARM状态。ARM7处理器必须通过 BX 指令进行状态切换。 21、 存储器和IO端口统一编址和独立编址各有什么特点？ARM7处理器采用哪种编址方式？答：统一编址方式---存储器单元资源和IO端口资源统一编址在一个地址空间。特点：按地址空间位置约定各分类资源，访问IO端口如同访问存储器单元，无需专用的IO访问指令。芯片上没有专用于IO访问的引脚。独立编址方式---存储器资源和IO端口资源分别编址在两个地址空间，存储器地址空间和IO地址空 间。特点：按资源分类的地址空间清晰，使用不同的指令访问存储器和IO端口，处理器指令系统中既有存储器访问指令，又有专用的IO访问指令。芯片上有专用于IO访问的引脚。ARM7处理器的存储结构采用冯?诺依曼存储体系结构，程序存储器、数据存储器和I/O统一编址（即使用同一个地址空间），指令和数据共用一条32位的数据总线。 22、 大端存储模式和小端存储模式的含义是什么？画出数据0x分别以大端存储模式和小端存储模式存储在0x4000单元的具体存储格式。答：高位数据存储在高地址字节，这种组织数据的存储方式称为‘小端模式’；另一种则反之，高位数据存储在低地址字节，这种组织数据的存储方式称为‘大端模式’；数据0x 数据0x以大端存储模式存储在0x4000单元的具体存储格式： 第3章 练习题1、 ARM7TDMI支持哪几种指令集，各有什么特点？2、 ARM指令的寻址方式有几种？并指出下列指令中源操作数的寻址方式。⑴ ADD
R0, R1, R2
R0, [R2]⑶ MVN
R0, #0x0F2
R0, {R1-R5}⑸ STR
R2, [R4, #0x02]
R1, [R2, R3]⑺ MOV
R1, R1, ROR #2
R1, [R3], #0x043、 ARM指令的基本格式？4、 指出下列指令是否正确，若不正确请说明原因。⑴ MOV
R1, #0x10F⑶ LDMIA
R11, {R2-R8}
R0, R2, #4!⑸ LDR
PC, CPSR⑺ LDMFD
R0!, {R2, R5-R8}
R3, [R3], R75、 何谓ARM指令的条件码？默认的条件码是什么？举例说明ARM指令的条件码对指令执行的影响。6、 解释“满堆栈”、“空堆栈”、“递增堆栈”和“递减堆栈”? ARM指令系统中是如何支持的？7、 请说明MOV指令与LDR加载指令的区别和用途。8、 什么是?文字池?？它在ARM汇编程序中用和用途？
9、 解释B指令、BL指令与BX指令的功能差别？简述它们的应用场合。10、 ARMC语言功能描述：程序片断1 CMP
ADDLS11、 使用ARM汇编指令的条件执行功能，翻译下面C代码语句。 ⑴ if(x = = y)
a = b + else
a = b C ⑵ if(x = = y) && ( a = = b) c = c * 2;12、 下列代码段是实现开IRQ中断和关IRQ中断功能，试补齐空白处内容。⑴ ______
R0，CPSR ⑵ ______
R1，CPSRORR
R1, ________ BIC
R1，R0，_____________
CPSR_c, R1 ______
CPSR_c, R1 13、 若ARM CPU中各寄存器及存储单元参数如下图所示，试写出指令执行后，各寄存器及存储单元中内容为多少。⑴ STMIA R13!,{R0-R3}
⑵LDMDB R13, { R0-R3}
存储地址0x008004执行前R30xxxxx0x08020数据存储地址数据0x22222执行后R3R2R1R0R13执行前R30xxxxx0000800C0x99999执行后R3R2R1R0R13STMIAR13!,{R0-R3} LDMDBR13,{ R0-R3} 14、 使用ARM指令实现2个128bit数的减法的功能段（第一个数由高到低放在寄存器R3~R0，第二个数由高到低放在寄存器R7~R4，结果差由高到低放在寄存器R11~R8中。）
第4章 练习题1、 什么是计算机语言？2、 相对于高级语言，汇编语言有何特点？3、 如何在汇编程序中显示声明文字池？什么情况下需要显示声明文字池？一般应在程序的什么位置显示声明文字池？为什么？4、 简述汇编程序设计的一般流程。5、 实现汇编程序分支的关键语句有哪几条？分别用于什么场合？6、 循环控制有哪几种方法？各有什么应用特点？7、 汇编子程序传递参数有哪几种方式？8、 用汇编语言编写程序将R0寄存器中的字数据分成4组，每组8位，然后分别存放到R1、R2、R3和R4中。9、 用汇编语言编写程序统计任意字符串包含的字符个数。（约定：字符串以0为结束标志）N?110、 用汇编语言编写程序计算：11、 用汇编语言编写程序实现：已知BUF1中有N1个按从小到大顺序排列的互不相等的字符号数，BUF2中有N2个从小到大顺序排列的互不相等的字符号数。试编写程序将BUF1和BUF2中的数合并到BUF3中，使得BUF3中的数互不相等且按从小到大顺序排列。12、 用汇编语言编写程序实现：将字节变量BVAR中的压缩型BCD数转换为二进制数，并存入原变量中。 Sum??2?N100
第5章 练习题1．简述SRAM芯片与DRAM芯片的共同点与不同点。2．简述ROM芯片的常见分类，各种ROM芯片的特点及其适用场合。3．某微机系统中ROM区的首地址是9000H，末地址是FFFFH，其ROM区域的存储容量是多少？4．设有一个具有20位地址线和32位字长的存储器，问：（1）该存储器能存储多少个字节信息？（2）如果该存储器由256K×8位SRAM芯片组成，需要用多少片？需要多少位地址来作芯片选择？5．若CPU访问由256K×1位的DRAM芯片构成的512K×8位的存储器子系统，问CPU需要使用多少根地址线？那些地址线用作片内寻址？那些地址线用作片选控制？6．某计算机由2164芯片（64K?1位）组成64K?8位的内存系统，当CPU将内存中的某一个存储单元值读出后，该存储单元的内容变成什么？该内存系统的刷新控制电路，需要在一个刷新周期内，刷新多少行？7． 某微机系统中，使用了1片EPROM 2732，它与CPU的连接关系如图5.38所示，试计算该芯片在系统中的地址空间范围，以及可访问多少个存储单元。 图5.388．在某计算机系统中扩展32K字节的RAM，起始地址为8000H，设地址总线为20位，数据总线为8位。选用6264芯片，画出扩展的存储器的电路连接图。9．用16K×8位DRAM芯片构成64K×32位的存储器，试画出该存储器的电路连接图。10．由8088 CPU组成一个小型计算机系统，有ROM 32KB，地址范围为00000H～07FFFH；有RAM 8KB，地址范围为08000H～09FFFH；如果ROM选用2764（8K×8位），RAM选用8K×1位的SRAM芯片，试画出扩展的存储器的电路连接图。
第6章 练习题1、 CPU与外设交换数据的传送方式有哪几种？各有何特点？答：无条件数据访问方式、状态查询数据访问方式、中断方式数据访问和DMA方式数据访问传输等几种方式。? 无条件数据访问方式特点：处理器在进行访问时不必关心其状态，这些设备永远处于‘准备好’状态，可随时访问。采用无条件传送方式的接口电路很简单。? 状态查询数据访问方式特点：它是对‘条件外设’的一种控制方式；处理器在进行访问时，需要关心其状态，只有状态许可时方可对外设进行访问。对于慢速外设，严重影响CPU的效率；编程较为简单。? 中断方式数据访问特点：它是对‘条件外设’的一种控制方式；当外设需要与CPU进行信息交换时，由外设主动向CPU发出数据传送请求信号，CPU在等待此请求信号时可以运行其他的程序代码，提高了CPU的效率。需要编写中断服务程序。? DMA方式数据访问传输等几种方式特点：在高速外设和存储器之间桥接建立一条直接数据传输的临时通道，控制并完成数据块在内存与高速外设之间高速直接地传输。具有更高的数据吞吐率，解放CPU可以并行地处理其他程序代码。 2、 一般I/O接口电路的作用有哪些？答：I/O接口电路主要用于下列问题：1）输出数据的锁存缓冲，协调主机与外设之间数据传输的速度差异。2）输入数据的三态隔离，确保非I/O传送期间处理器总线不被外设占用。3）信号形式匹配，将诸如光电、压力、温度等多种形式的物理信号统一转换成处理器可直接处理的数字电路信号或反之。4）信号格式转换，将主机系统中的并行数据转换成外设协议数据格式或反之。5）产生和提供联络、控制等信号，保证处理器与外设之间数据传输的有效和可靠。 3、 接口电路中的寄存器分为哪几类？应用软件编程人员如何使用它们来驱动外设接口电路？答：接口电路中的寄存器分为状态寄存器、数据寄存器和控制寄存器三类。编程人员读取、分析状态寄存器中的数据情况，即可知道设备的当前状态，依据具体情况读/写数据寄存器来完成数据的交互，向控制寄存器写入控制字实现对外设的实际控制。 4、 嵌入式系统常用的外设有哪些？这些外设一般以哪种方式存在？答：通用并行输入输出接口（GPIO）、定时计数器（Timer）、通用异步收发器（UART）和中断控制器等。这些外设对于编程开发者而言外设都可以抽象成为一组端口寄存器，即状态寄存器、数据寄存器和控制寄存器三类，CPU通过对各个端口寄存器的访问实现对外设的数据传输和控制。 5、 ARM系统中实现中断接入的部件是什么？它有何功能？答：向量中断控制器（VIC）。通过对VIC编程可对ARM器件的各个中断源进行中断屏蔽控制、中断优先级控制、中断分类控制、中断向量传递、状态查询等。 6、 什么是中断源？常采用中断方式和CPU交互的外设部件有哪些？中断处理过程是什么？答：计算机技术中将任何能够引起计算机中断的事件统称为‘中断源’。常采用中断方式和CPU交互的外设部件有外中断（EINT）、定时计数器（Timer）、UART、SPI、RTC等。中断处理过程主要含有：中断请求，中断响应，断点保护，中断处理，中断返回5个步骤。
7、 ARM7的中断类型有哪些？哪种方式最快？当有多个中断源同时向CPU发出中断申请时，CPU依据什么来进行响应中断？答：IRQ中断和FIQ中断。FIQ中断方式最快。当有多个中断源同时向CPU发出中断申请时，CPU依据内部约定好的优先级从高到低地优先响应高优先级中断。FIQ中断的优先级最高，对于向量IRQ中断按照VIC中的优先级安排优先响应slot0槽位中的中断，slot2、slot3、….、slot15优先级依次降低。8、 中断嵌套的深度需要考虑哪些因素？答：仅受到处理器各模式堆栈的空间深度的限制。
第7章 练习题1. ARM芯片主要厂家有哪些？从网上查阅了解各厂家生产的芯片的特色和应用领域。2. 一般ARM芯片内部集成了哪些资源？3. 简述LPC2000系列芯片的存储空间分配。4. 下图是LPC2000内部的时钟发生系统图，试对该图进行简单的描述说明。LPC2000内部的时钟发生系统图5. 简述LPC2000系列芯片内部定时器的预分频功能，匹配功能，捕获功能，并举一个应用例子。6. 简述LPC2000系列芯片内部向量中断控制器（VIC）的功能特点，如果定时器作为一个中断源，需要对VIC进行哪些配置？7. 简述LPC2000系列芯片内部定时器的功能特点。8. 简述LPC2000系列芯片的引脚设置寄存器PINSEL0、PINSEL1、PINSEL2的具体功能。9. 编写一个通用的UART驱动程序。要求：（1） 使用中断方式接收、发送数据；（2） 要充分利用UART的硬件接收、发送FIFO；（3） 编写的程序代码要求简洁、高效、可靠；
《微机原理与嵌入式系统基础--练习&答案》相关文章
《》由(在点网)整理提供，版权归原作者、原出处所有。
Copyright &
All Rights Reserved.您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
汇编原理复习题答案.doc11页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
文档加载中...广告还剩秒
需要金币：90 &&
汇编原理复习题答案
你可能关注的文档：
··········
··········
一、判断题
1. 用同一种寻址方式均可写入信息到ROM或RAM中
【答案】错
2. CPU在访问存储器时，在每个机器周期中，检测READY引脚，若测到的信号是有效的，就会在该机器周期中插入等待周期。
【答案】对
3. CPU在访问存储器时，在每个机器周期中，检测“READY”引脚，若测到无效，就进入下一个机器周期重新访问。（ ）
【答案】错
4. 采用全译码方式的存储器，其任一单元都有唯一的确定地址。
【答案】对
5. 刷新电路的作用是要写入新的信息。
【答案】错
6. 4K×1位和1K×4位的RAM芯片存储容量相同，它们可互换使用。
【答案】错
7. DRAM必须定时刷新，否则所存信息就会丢失。
【答案】对
8. SRAM电源撤除，信息不会丢失。 【答案】错
访问一个字节单元和访问一个字单元,只需要一个总线周期
【答案】错
10. 存储系统中的高速缓冲存储器通常容量较小，则每位价格比主存要低。
【答案】错
二、单项选择题
CPU 中，在T1 状态，CPU 往总线上发 （
数据 B . 地址 C. 状态 D.
2. 8086当CPU 执行 IN AL,DX指令时，该信号线为（ 2
A. 高 B. 低 C. ECL
3. 用1024×1位RAM芯片设计一个128KB的存储器系统，问需要有 片芯片组成。
A.1024 B.2048 C.128 D.256
4. 若用存贮芯片 32K×1 构成
的1M存贮器系统要用
A.8 片 B.16 片 C.32 片 D.64 片
CPU 中，一个最基本的总线读写周期由（ 1 ）时钟周期 T 状态 组成。
A.1 个 B. 2 个 C. 4 个 D. 6 个
6. 若32K×4位SRAM芯片具有4条数据线,则它具有的地址线条数为：______。
A、13 B、14
C、15 D、16
7. 8086CPU 通过（ 1 ）控制线来区分
正在加载中，请稍后...