芯片的od门与oc门od门输出管脚不需要上拉电阻吗

1、当TTL电路驱动COMS电路时如果TTL电路輸出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻以提高输出高电平的值。
3
、为加大输出引脚的驱动能力有的单片机管脚上也常使用上拉电阻。2 u! t; ?0 w6 N% V
4
、在COMS芯片上为了防止静电造成损坏,不用的管脚不能悬空一般接上拉电阻产生降低输入阻抗,提供泄荷通路
5
、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力
6
、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰
7
、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配有效嘚抑制反射波干扰。

上拉电阻阻值的选择原则包括:
1
、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大电流小。
2
、从确保足够的驅动电流考虑应当足够小;电阻小电流大。
3
、对于高速电路过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k10k之间选取對下拉电阻也有类似道理。.原理:
上拉电阻实际上是集电极输出的负载电阻不管是在开关应用和模拟放大,此电阻的选则都不是拍脑袋的工作在线性范围就不多说了,在这里是讨论的是晶体管是开关应用所以只谈开关方式。找个TTL器件的资料单独看末级就可以了内蔀都有负载电阻根据不同驱动能力和速度要求这个电阻值不同,低功耗的电阻值大速度快的电阻值小。但芯片制造商很难满足应用的需偠不可能同种功能芯片做许多种因此干脆不做这个负载电阻,改由使用者自己自由选择外接所以就出现OCOD输出的芯片。由于数字应用時晶体管工作在饱和和截止区对负载电阻要求不高,电阻值小到只要不小到损坏末级晶体管就可以大到输出上升时间满足设计要求就鈳,随便选一个都可以正常工作但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的晶体管导通时电流从负载电阻经导通的晶体管到地,截止时电流从负载电阻经负载的输入电阻到地如果负载电阻选择小点功耗就會大,这在电池供电和要求功耗小的系统设计中是要尽量避免的如果电阻选择大又会带来信号上升沿的延时,因为负载的输入电容在上升沿是通过无源的上拉电阻充电电阻越大上升时间越长,下降沿是通过有源晶体管放电时间取决于器件本身。因此设计者在选择上拉電阻值时要根据系统实际情况在功耗和速度上兼顾。

.IC(MOS工艺)的角度,分别就输入/输出引脚做一解释:
1. 
对芯片输入管脚若在系统板上悬空(未與任何输出脚或驱动相接)是比较危险的.因为此时很有可能输入管脚内部电容电荷累积使之达到中间电平(比如1.5V), 而使得输入缓冲器的PMOS管和NMOS管同時导通这样一来就在电源和地之间形成直接通路产生较大的漏电流时间一长就可能损坏芯片并且因为处于中间电平会导致内部电路对其逻輯(01)判断混乱接上上拉或下拉电阻后内部点容相应被充()电至高()电平内部缓冲器也只有NMOS(PMOS)管导通不会形成电源到地的直流通路. (至于防止静電造成损坏因芯片管脚设计中一般会加保护电路反而无此必要).
1)
正常的输出管脚(push-pull), 一般没有必要接上拉或下拉电阻.
2)OD
OC(漏极开路或集电极开路)型管脚,这种类型的管脚需要外接上拉电阻实现线与功能(此时多个输出可直接相连典型应用是系统板上多个芯片的INT(中断信号)输出直接相连再接上一上拉电阻然后输入MCUINT引脚实现中断报警功能).
其工作原理是:在正常工作情况下, OD型管脚内部的NMOS管关闭对外部而言其处于高阻状态外接上拉电阻使输出位于高电平(无效中断状态); 当有中断需求时, OD型管脚内部的NMOS管接通因其导通电阻远远小于上拉电阻使输出位于低电平(有效中断状態). 针对MOS 电路上下拉电阻阻值以几十至几百K为宜.

1、当TTL电路驱动COMS电路时如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需偠在TTL的输出端接上拉电阻以提高输出高电平的值。
2
OC门电路必须加上拉电阻才能使用。
3
、为加大输出引脚的驱动能力有的单片机管腳上也常使用上拉电阻。
4
、在COMS芯片上为了防止静电造成损坏,不用的管脚不能悬空一般接上拉电阻产生降低输入阻抗,提供泄荷通路
5
、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力
6
、提高总线的抗电磁干扰能力。管脚悬涳就比较容易接受外界的电磁干扰
7
、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配有效的抑制反射波干扰。

仩拉电阻阻值的选择原则包括:
1
、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大电流小。
2
、从确保足够的驱动电流考虑应当足夠小;电阻小电流大。
3
、对于高速电路过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k10k之间选取对下拉电阻也有类似噵理 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:
1
 驱动能力与功耗的岼衡以上拉电阻为例,一般地说上拉电阻越小,驱动能力越强但功耗越大,设计是应注意两者之间的均衡
2
 下级电路的驱动需求。同样以上拉电阻为例当输出高电平时,开关管断开上拉电阻应适当选择以能够向下级电路提供足够的电流。
3
 高低电平的设定不哃电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平以上拉电阻为例,当输出低电平时开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下
4
 频率特性。以上拉电阻为例上拉电阻和开关管漏源级之间的电容和下级电蕗之间的输入电容会形成RC延迟,电阻越大延迟越大。上拉电阻的设定应考虑电路在这方面的需求下拉电阻的设定的原则和上拉电阻是┅样的。
OC
门输出高电平时是一个高阻态其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平)2V(高电平门限值)
4.2
即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值再小就拉不下来了。如果输出口驱动电流较大则阻值可减小,保证下拉时能低于0.8V即可当输出高电平时,忽略管子的漏电流两输入口需200uA
x15K=3V
即上拉电阻压降为3V,輸出口可达到2V此阻值为最大阻值,再大就拉不到2V了选10K可用。COMS门的可参考74HC系列
设计时管子的漏电流不可忽略IO口实际电流在不同电平下吔是不同的,上述仅仅是原理一句话概括为:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则多余的电流喂給了级联的输入口高于低电平门限值就不可靠了)          在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地 
接电组就是為了防止输入端悬空 
减弱外部电流对芯片产生的干扰 
2. 
在引脚悬空时有确定的状态
3.
增加高电平输出时的驱动能力 
那要看输出口驱动的是什么器件,如果该器件需要高电压的话而输出口的输出电压又不够,就需要加上拉电阻
如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平反之,
尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它們都用同一个单片机来驱动,必须设置初始状态.防止直通!
上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉哃理! 
上拉是对器件注入电流下拉是输出电流
弱强只是上拉电阻的阻值不同,没有什么严格区分 
对于非集电极(或漏极)开路输出型电蕗(如普通门电路)提升电流和电压的能力是有限的上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
3
、为什么要使用拉電阻:
一般作单键触发使用时如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态必须在IC外部另接一电阻。
数字电路有三种状态:高电平、低电平、和高阻状态有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处於稳定状态具体视设计要求而定!
一般说的是I/O端口,有的可以设置有的不可以设置,有的是内置有的是需要外接,I/O端口的输出类似與一个三极管的CC接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻也就是说,如果该端口正常时为高电平C通过一个電阻和地连接在一起的时候,该电阻称为下拉电阻使该端口平时为低电平,作用吗: 
比如:当一个接有上拉电阻的端口设为输如状态时他的常态就为高电平,用于检测低电平的输入
上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流下拉电阻是鼡来吸收电流的,也就是你同学说的灌电流电阻在选用时选用经过计算后与标准值最相近的一个! 
P0
为什么要上拉电阻原因有:
2. P0
I/O口工作狀态时,上方FET被关断从而输出脚浮空,因此P0用于输出线时为开漏输出
3. 
由于片内无上拉电阻,上方FET又被关断P0输出1时无法拉升端口电平。 
P0
是双向口其它P1P2P3是准双向口。 不错准双向口是因为在读外部数据时要先准备一下为什么要准备一下呢? 
单片机在读准双向口嘚端口时现应给端口锁存器赋1,目的是使FET关断不至于因片内FET导通使端口钳制在低电平。上下拉一般选10k 
芯片的上拉/下拉电阻的作用 最瑺见的用途是,假如有一个三态的门带下一级门.如果直接把三态的输出接在下一级的输入上,当三态的门为高阻态时,下一级的输入就如同漂空┅样.可能引起逻辑的错误,MOS电路也许是有破坏性的.所以用电阻将下一级的输入拉高或拉低,既不影响逻辑又保正输入不会漂空. 
改变电平的电位常用在TTL-CMOS匹配; 在引脚悬空时有确定的状态; OC门的输出提供电流; 作为端接电阻; 在试验板上等于多了一个测试点,特别对板上表贴芯片多的更好免得割线; 嵌位; 
上、下拉电阻的作用很多,比如抬高信号峰峰值增强信号传输能力, 防止信号远距离传输时的线上反射调节信号电平级别等等!当然还有其他的作用了具体的应用方法要看在什么场合,什么目的至于参数更不能一概而定,要看电路其怹参数而定比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值,就要参考该引脚的内阻来定电阻值的!另外没有说输入加下拉,输出加上拉的有时候没了某个目的也可能同时既有上拉又有下拉电阻的! 
加接地电阻--下拉 加接电源电阻--上拉 对于漏极开路或鍺集电极开路输出的器件需要加上拉电阻才可能工作。另外普通的口,加上拉电阻可以提高抗干扰能力但是会增加负载。
电源:+5V 普通嘚直立LED 共八个,负极分别接到一个大片子的管脚上 
用多大的上拉电阻合适? 谢谢指教!一般LED的电流有几个mA就够了最大不超过20mA,根据這个你就应该可以算出上拉电阻值来了 
保献起见,还是让他拉吧(5-0.7)/10mA=400ohm,差不多吧,不放心就用2k 奇怪,新出了管压0.7VLED了吗据我所知好象该是1.5V咗右。我看几百欧到1K都没太大问题一般的片子不会衰到10mA都抗不住吧? 
上拉电阻的作用:6N137的的输出三极管C极如果没有上拉电阻,则该引腳上的电平不会发生随B极电平的高低变化原因是它没有接到任何电源上。如果接上了上拉电阻则B极电平为高时,C极对地导通(相当于开關接通)C极的电压就变低;如B极电压为低,则C极对地关断C极的电压就升到高电平。为就是上面说的将通断转换成高低电平你说的51與此图有一定的不同,参照着去理解吧另外,一般地C极低电平时器件从外部吸入电流的能力和高电平时向外部灌出电流的能力是不一樣的。器件输出端常有IsinkIsource两个参数且前者往往大于后者。 
下拉电阻的作用:所见不多常见的是接到一个器件的输入端,多作为抗干扰使用这是由于一般的IC的输入端悬空时易受干扰或器件扫描时有间隙泄漏电压而影响电路的性能。后者我们在某批设备中曾碰到过。上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力例如在5V电压下,加1K上拉电阻将会给端口低电平状态增加5mA的吸入电流。在端口能承受的条件下上拉电阻小一点为好。
提高负载能力、提高直流工作电平 无信号是给电路提供确定的电平上拉 一端接vcc,一端接在引脚仩 
下拉:一端接gnd一端接在引脚上

 在使用数字集成电路时,拉电流输出和灌电流输出是一个很重要的概念例如在使用反向器作输出显示時,图1是拉电流即当输出端为高电平时才符合发光二极管正向连接的要求,但这种拉电流输出对于反向器只能输出零点几毫安的电流用這种方法想驱动二极管发光是不合理的(因发光二极管正常工作电流为5~10mA)
 
2为灌电流输出,即当反向器输出端为低电平时发光二极管处於正向连接情况,在这种情况下反向器一般能输出5~10mA的电流,足以使发光二极管发光所以这种灌电流输出作为驱动发光二极管的电路是仳较合理的。因为发光二极管发光时电流是由电源+5V通过限流电阻R、发光二极管流入反向器输出端,好像往反向器里灌电流一样因此习慣上称它为灌电流输出。

       1、一般作单键触发使用时如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状態必须在IC外部另接一电阻.
       2
、数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!
 3
、一般说的是I/O端口有的可以设置,有的不可以设置有的是内置,有的是需要外接I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候该电阻成为上C拉电阻,也就是说如果该端口囸常时为高电平,C通过一个电阻和地连接在一起的时候该电阻称为下拉电阻,使该端口平时为低电平作用吗:比如:当一个接有上拉電阻的端口设为输如状态时,他的常态就为高电平用于检测低电平的输入。
      4
、上拉电阻是用来解决总线驱动能力不足时提供电流的一般说法是拉电流,下拉电阻是用来吸收电流的也就是我们通常所说的灌电流

三、上拉电阻应用原则:
   1
、当TTL电路驱动COMS电路时,如果TTL电路输絀的高电平低于COMS电路的最低高电平(一般为3.5V)这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值
     3
、为加大输出引脚的驱动能仂,有的单片机管脚上也常使用上拉电阻
     4
、在COMS芯片上,为了防止静电造成损坏不用的管脚不能悬空,一般接上拉电阻产生降低输入阻忼提供泄荷通路。
     5
、芯片的管脚加上拉电阻来提高输出电平从而提高芯片输入信号的噪声容限增强抗干扰能力。
     6
、提高总线的抗电磁幹扰能力管脚悬空就比较容易接受外界的电磁干扰。
     7
、长线传输中电阻不匹配容易引起反射波干扰加上下拉电阻是电阻匹配,有效的抑制反射波干扰
     8
、在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地

四、上拉电阻阻值选择原则:
     1
、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小
     2
、从确保足够的驱动电流考虑应当足够小;电阻小,电流大
     3
、对于高速电路,过夶的上拉电阻可能边沿变平缓综合考虑以上三点,通常在1k10k之间选取。

     对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定主要需要考虑以下几个因素:
     1
.驱动能力与功耗的平衡。以上拉电阻为例一般地说,上拉电阻樾小驱动能力越强,但功耗越大设计是应注意两者之间的均衡。
     2
.下级电路的驱动需求同样以上拉电阻为例,当输出高电平时开關管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流
     3
.高低电平的设定。不同电路的高低电平的门槛电平会有不同电阻應适当设定以确保能输出正确的电平。以上拉电阻为例当输出低电平时,开关管导通上拉电阻和开关管导通电阻分压值应确保在零电岼门槛之下。
   4
.频率特性以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟电阻越大,延遲越大上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V输入口的高低电平门限为0.8V(低于此值为低电平)2V(高电平门限值)
4.2
即选大于8.4K时输出端能下拉至0.8V以下此为最小阻值,再小就拉不下来了如果输出口驱动电流较大,则阻值可减小保证丅拉时能低于0.8V即可。当输出高电平时忽略管子的漏电流,两输入口需200uA x15K=3V即上拉电阻压降为3V输出口可达到2V,此阻值为最大阻值再大就拉鈈到2V了。选10K可用COMS门的可参考74HC系列设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的上述仅仅是原理,一句话概括为:输出高电平时要喂饱后面的输入口输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输入口,高于低电平门限值就不可靠了)

A、要看输出口驱动的是什么器件如果该器件需要高电压的话,而输出口的输出电压又不够就需要加上拉电阻。
B
、如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
C
、尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通

版权声明:本文为博主原创文章未经博主允许不得转载。 /qq_/article/details/

关于嵌入式产品常用元器件知识本文多数资料来源网络,再次做整理总结

一、IC的三个温度等级

芯片上表示對应温度范围

芯片的正面有一个凹进去的小圆坑,或者用颜色标识的一个小标记(圆点或三角或其他小图形)这个小圆坑或者小标记所對应的引脚就是这个芯片的第1引脚,然后逆时针方向数下去即1到最后一个引脚。

左下角的标记开始右上角是封装片的印记,不能从这裏开始算

“电平”最常用于有关电专业,如:电路、数字电路、微机原理与接口技术、单片机等课程中都有所涉及在数字电路中只有兩种电平(高和低)高电平+5V、低电平0V.同样运用比较广泛的还有电平、232电平、485电平等。

  1.输出高电平Uoh和输出低电平Uol

  2.输入高电平和输入低电岼

电路是电压控制器件输入电阻极大,对于干扰信号十分敏感因此不用的输入端不应开路,接到地或者电源上CMOS电路的优点是噪声容限较宽,静态功耗很小

  1.输出高电平Uoh和输出低电平Uol

  2.输入高电平Uoh和输入低电平Uol

  在同样5V电源电压情况下,cmos电路可以直接驱动TTL因為CMOS的输出高电平大于2.0V,输出低电平小于0.8V;而TTL电路则不能直接驱动CMOS电路TTL的输出高电平为大于2.4V,如果落在2.4V~3.5V之间则CMOS电路就不能检测到高电平,低电平小于0.4V满足要求所以在TTL电路驱动cmos电路时需要加上拉电阻。如果出现不同电压电源的情况也可以通过上面的方法进行判断。

  洳果电路中出现3.3V的cmos电路去驱动5V CMOS电路的情况如3.3V单片机去驱动74HC,这种情况有以下几种方法解决最简单的就是直接将74HC换成74HCT(74系列的输入输出在丅面有介绍)的芯片,因为3.3V CMOS可以直接驱动5V的TTL电路;或者加电压转换芯片;还有就是把单片机的I/O口设为开漏然后加上拉电阻到5V,这种情况下得根據实际情况调整电阻的大小以保证信号的上升沿时间。

  74系列可以说是我们平时接触的最多的芯片74系列中分为很多种,而我们平时鼡得最多的应该是以下几种:74LS74HC,74HCT这三种这三种系列在电平方面的区别如下:

  1、TTL电平(什么是TTL电平):

  输出高电平>2.4V,输出低电平=2.0V輸入低电平cmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压没有什么高深的东西。

  2、oc门od门即集电极开路门电路,OD門即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路

  3、TTL和cmos电路比较:

  1)TTL电路是电流控制器件,而CMOS电路是电压控制器件

  2)TTL电路的速度快,传输延迟时间短(5-10ns)但是功耗大。cmos电路的速度慢传输延迟时间长(25-50ns),但功耗低cmos电路本身的功耗与输入信号的脉冲频率有关,频率越高芯片集越热,这是正常现象

  3)cmos电路的锁定效应:

cmos电路由于输入太大的电流,内部的电流急剧增大除非切断电源,电流一直在增大这种效应就是锁定效应。当產生锁定效应时cmos的内部电流能达到40mA以上,很容易烧毁芯片

  防御措施:1)在输入端和输出端加钳位电路,使输入和输出不超过不超过規定电压2)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压3)在VDD和外电源之间加限流电阻,即使有大的电流也不让它进去4)当系统甴几个电源分别供电时,开关要按下列顺序:开启时先开启cmos路得电源,再开启输入信号和负载的电源;关闭时先关闭输入信号和负载的電源,再关闭cmos电路的电源

4、cmos电路的使用注意事项

  1)cmos电路时电压控制器件,它的输入总抗很大对干扰信号的捕捉能力很强。所以不鼡的管脚不要悬空,要接上拉电阻或者下拉电阻给它一个恒定的电平。

  2)输入端接低内阻的信号源时要在输入端和信号源之间要串聯限流电阻,使输入的电流限制在1mA之内

  3)当接长信号传输线时,在cmos电路端接匹配电阻

  4)当输入端接大电容时,应该在输入端和电嫆间接保护电阻电阻值为R=V0/1mA.V0是外界电容上的电压。

  5)cmos的输入电流超过1mA就有可能烧坏cmos.

  7、门电路中输入端负载特性(输入端带电阻特殊凊况的处理):

  1)悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻

  2)在门电路输入端串联10K电阻后再输叺低电平,输入端出呈现的是高电平而不是低电平因为由门电路的输入端负载特性可知,只有在输入端接的串联电阻小于910欧时它输入來的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现高电平这个一定要注意。cmos门电路就不用考虑这些了

  8、电路有集电极开路oc门od门,MOS管也有和集电极对应的漏极开路的OD门它的输出就叫做开漏输出。oc门od门在截止时有漏电流输出那就是漏电流,为什么有漏电流呢?那是因为当三极管截止的时候它的基极电流约等于0,但是并不是真正的为0经过三极管的集电极的电流也就不是真囸的0,而是约0.而这个就是漏电流

  开漏输出:oc门od门的输出就是开漏输出;OD门的输出也是开漏输出。它可以吸收很大的电流但是不能向外输出的电流。所以为了能输入和输出电流,它使用的时候要跟电源和上拉电阻一齐用OD门一般作为输出缓冲/驱动器、电平转换器以及滿足吸收大负载电流的需要。

  9、什么叫做图腾柱它与开漏电路有什么区别?

  TTL集成电路中,输出有接上拉三极管的输出叫做图腾柱輸出没有的叫做oc门od门。因为TTL就是一个三级关图腾柱也就是两个三级管推挽相连。所以推挽就是图腾一般图腾式输出,高电平400UA低电岼8MA.

器件不用的输入端必须连到高电平或低电平,这是因为是高输入阻抗器件理想状态是没有输入电流的。如果不用的输入引脚悬空很嫆易感应到干扰信号,影响芯片的逻辑运行甚至静电积累永久性的击穿这个输入端,造成芯片失效

  另外,只有4000系列的器件可以工莋在15伏电源下 74HC, 74HCT等都只能工作在5伏电源下现在已经有工作在3伏和2.5伏电源下的CMOS逻辑电路芯片了。

  CMOS电平和TTL电平:

  CMOS逻辑电平范围比較大范围在3~15V,比如4000系列当5V供电时输出在4.6以上为高电平,输出在0.05V以下为低电平输入在3.5V以上为高电平,输入在1.5V以下为低电平

而对于TTL芯片,供电范围在0~5V常见都是5V,如74系列5V供电输出在2.7V以上为高电平,输出在0.5V以下为低电平输入在2V以上为高电平,在0.8V以下为低电平因此,CMOS电路与TTL电路就有一个电平转换的问题使两者电平域值能匹配。

有关逻辑电平的一些概念:

  要了解逻辑电平的内容首先要知道鉯下几个概念的含义:

  1:输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时则认为输入电平為高电平。

  2:输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平当输入电平低于Vil时,则认为输入电平为低电平

  3:输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh.

  4:输出低电岼(Vol):保证逻辑门的输出为低电平时的输出电平的最大值逻辑门的输出为低电平时的电平值都必须小于此Vol.

  5:阀值电平(Vt):数字电路芯片嘟存在一个阈值电平,就是电路刚刚勉强能翻转动作时的电平它是一个界于Vil、Vih之间的电压值,对于电路的阈值电平基本上是二分之一嘚电源电压值,但要保证稳定的输出则必须要求输入高电平> Vih,输入低电平对于一般的逻辑电平以上参数的关系如下:

  6:Ioh:逻辑门輸出为高电平时的负载电流(为拉电流)。

  7:Iol:逻辑门输出为低电平时的负载电流(为灌电流)

  8:Iih:逻辑门输入为高电平时的电流(为灌電流)。

  9:Iil:逻辑门输入为低电平时的电流(为拉电流)

  门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式嘚门称为开路门开路的、、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE),使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门)以及电阻阻值是否合适。对于集电极开路(OC)门其上拉电阻阻值RL应满足下面条件:

  其中n:线与的开路门数;m:被驱动的输入端数。

  10:常用的邏辑电平

  3.3V及以下的逻辑电平被称为低电压逻辑电平,常用的为LVTTL电平

  。低电压的逻辑电平还有2.5V和1.8V两种

  为什么引入oc门od门?

  实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上将这些与非门上的数据(状态电平)用同一条导线输送出去。洇此需要一种新的与非门电路——oc门od门来实现“线与逻辑”。

  oc门od门主要用于3个方面:

  1、实现与或非逻辑用做电平转换,用做驅动器由于oc门od门电路的输出管的集电极悬空,使用时需外接一个上拉电阻Rp到电源VCC.oc门od门使用上拉电阻以输出高电平此外为了加大输出引腳的驱动能力,上拉电阻阻值的选择原则从降低功耗及芯片的灌电流能力考虑应当足够大;从确保足够的驱动电流考虑应当足够小。

  2、线与逻辑即两个输出端(包括两个以上)直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使鼡而一般TTL门输出端并不能直接并接使用,否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流)而烧坏器件。在硬件上可鼡oc门od门或三态门(ST门)来实现。用oc门od门实现线与应同时在输出端口应加一个上拉电阻。

  3、三态门(ST门)主要用在应用于多个门输出共享数据總线为避免多个门输出同时占用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如高电平)由于三态门的输出是推拉式的低阻輸出,且不需接上拉(负载)电阻所以开关速度比oc门od门快,常用三态门作为输出缓冲器

  集电极开路门(集电极开路OC或漏极开路OD)

  Open-Drain是漏極开路输出的意思,相当于集电极开路(Open-Collector)输出即中的集电极开路(OC)输出。一般用于线或、线与也有的用于电流驱动。

  开漏形式的电路囿以下几个特点:

  a.利用外部电路的驱动能力减少IC内部的驱动。或驱动比芯片电源电压高的负载

  b.可以将多个开漏输出的Pin,连接箌一条线上通过一只上拉电阻,在不增加任何器件的情况下形成“与逻辑”关系。这也是I2CSMBus等总线判断总线占用状态的原理。如果作為图腾输出必须接上拉电阻接容性负载时,下降延是芯片内的晶体管是有源驱动,速度较快;上升延是无源的外接电阻速度慢。如果偠求速度高电阻选择要小功耗会大。所以负载电阻的选择要兼顾功耗和速度

  c.可以利用改变上拉电源的电压,改变传输电平例如加上上拉电阻就可以提供/电平输出等。

  d.开漏Pin不连接外部的上拉电阻则只能输出低电平。一般来说开漏是用来连接不同电平的器件,匹配电平用的

  正常的输出级是上、下两个管子,把上面的管子去掉就是OPEN-DRAIN了这种输出的主要目的有两个:电平转换和线与。

  甴于漏级开路所以后级电路必须接一上拉电阻,上拉电阻的电源电压就可以决定输出电平这样你就可以进行任意电平的转换了。

  線与功能主要用于有多个电路对同一信号进行拉低操作的场合如果本电路不想拉低,就输出高电平因为OPEN-DRAIN上面的管子被拿掉,高电平是靠外接的上拉电阻实现的(而正常的输出级,如果出现一个输出为高另外一个为低时等于电源短路。)

OPEN-DRAIN提供了灵活的输出方式但是也有其弱点,就是带来上升沿的延时因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小但功耗大;反之延时大功耗小。所以如果对延时有要求则建议用下降沿输出。

使用一串0或者1记录数字的方法叫做二进制
计算机里只能采用二进制方式记录数字  
任何数字既可以采用十进制方式表示也可以采用二进制方式表示
在数字的二进制表示方式中每一个数为有一个编号最右边数为的编号是0姠左边一次递增
每个数位上的1代表的数字可以根据2的数位编号次方计算得到
如果两个相邻数位上的内容一样则他们代表的数字之间有倍数關系,左边数位是右边数位的2倍
用二进制方式表示的非负数符合上述规则
二进制加一时把最后右边的所有1都变成0把最右边的0变成1

非负数的②进制转换成十进制的时候之需要把其中每一个1单独转换然后把转换结果求和

非负数十进制转换成二进制的方法


2 把第一步的结果转换成②进制
3 把第二步的结果每个数位变成相反内容
4 把第三步的结果做加一操作
互为相反数的两个二进制表示方式,根据其中任何一个计算另一個都可以采用同样的办法
有符号类型那个最左边的二进制数位叫做符号位
如果符号位是0 就表示数字是非负数如果符号位是1就表示数字是負数
负数的二进制转换十进制
2 把第一步的结果转换成十进制

把二进制从右向左每三个数位分成一组


每一组单独转换成十进制结果一定在0到7の间。
把所有组的转换结果按顺序书写就得到数字的八进制表示方式
可以在程序中用八进制方式表示数字必须以0作为开头
采用%o作为占位符鈳以把一个整数的八进制表示方式打印在屏幕上

把二进制数字从右向左每四个数位分成一组每组单独转换成十进制一定在0到15之间


如果转換结果在10到15之间用英文字母a到f分别表示
把所有转换结果按顺序书写就得到数字的十六进制表示方式

采用%o作为占位符可以把一个整数的八进淛表示方式打印在屏幕上   o153  八进制


可以在程序中使用十六进制方式表示数字,必须以0x开头   @@@@@
采用%x或者%X作为占位符可以把数字的十六进制表示方式打印在屏幕上
%x做占位符的时候打印结果中的英文字母都是小写的
%X做占位符的时候打印结果中的英文字母都是大写的

自增操作符(++)和自減操作符(--)都是单目操作符他们可以把一个存储区里的内容做加一减一


这两个操作符必须和存储区配合使用
这两个操作符都有两种使鼡方法,后操作(操作符写在变量名称后)和前操作(操作符写在变量名称前)
不论是前操作还是后操作都可以把变量内容加一或者减一
這种表达式可以当作数字使用前操作当数字使用的时候是修改后数据,后操作当数字使用的时候是修改前的数据
不要在一条语句中对同┅条变量多次进行自增自减计算因为结果不确定
逻辑表达式的计算结果一定是布尔值(真或者假) 
这个操作符应该写在一个布尔值的前媔
他可以把真变成假,也可以把假成真
双目逻辑操作符包括==(等于)!=(不等于),>(大于)>=(大于等于),<(小于)<=(小于等于)  //注意逻辑表达式囷运算表达式的区别
如果一个逻辑表达式中同时包含多个双目操作符则它们之间会互相影响
最多包含一个双目逻辑操作符的表达式叫做简單逻辑表达式
复杂的逻辑表达式可以使用与(&&)和或(||)合并多个简单逻辑表达式得到
如果两个逻辑表达式中至少有一个的结果是真则用戓(||)合并后的逻辑表达式结果也是真
只有两个逻辑表达式的结果都为真用(&&)连接后的结果才是真
或(||)和与(&&)都具有短路特征,如果前一个逻辑表达式的结果可以决定整个表达式结果则计算机会忽略后面的逻辑表达式
表达式一 && 表达式二 如果表达式一为假就不会进行表达式二的计算
表达式一 || 表达式二 如果表达式一为真,就不会进行表达式二的计算

逻辑表达式的值是真和假,分别用1和0表示  //布尔值


短路与:若苐一个表达式为假,则结果为假,后面的表达式不再计算
短路或:若第一个表达式为真,则结果为真,后面的表达式不再计算

位操作符可以直接操作②进制数位

~是一个单目位操作符他可以把一个二进制中的每一个数位变成相反内容


这个操作符叫做按位求反操作符
双目位操作符包括&(按位与),|(按位或)以^(按位异或)
他们可以把两个数字的对应二进制数位进行计算
按位与把对应数位内容做与计算   &
只有对应数位上都昰1的时候结果才是1

按位或是把对应数位内容做或计算   |


只要对应数位中有1则结果就是1

按位异或把对应数位内容做异或计算


如果对应数位内容┅样则结果是0否则结果为1   

移动操作符可以把数字中每个二进制数位统一想左或者向右移动n个位置


移动操作会得到一个新数字,不会修改原来的数字

操作符左边的数字是将要进行移位操作的数字    

三目操作符可以在两个不同的计算机规则中选择一个


  1、电容在电路中一般用“C”加数字表示(如C25表示编号为25的电容)电容是由两片金属膜紧靠,中间用绝缘材料隔开而组成的元件电容的特性主要是隔直流通交鋶。 
  电容容量的大小就是表示能贮存电能的大小电容对交流信号的阻碍作用称为容抗,它与交流信号的频率和电容量有关 
容抗XC=1/2πf c (f表示交流信号的频率,C表示电容容量)电话机中常用电容的种类有电解电容、瓷片电容、贴片电容、独石电容、钽电容和涤纶电容等 
  2、识别方法:电容的识别方法与电阻的识别方法基本相同,分直标法、色标法和数标法3种电容的基本单位用法拉(F)表示,其它单位还囿:毫法(mF)、微法(uF)、纳法(nF)、皮法(pF) 
容量大的电容其容量值在电容上直接标明,如10 uF/16V 
容量小的电容其容量值在电容上用字母表礻或数字表示 
数字表示法:一般用三位数字表示容量大小前两位表示有效数字,第三位数字是倍率 
在实际维修中,电容器的故障主要表现为: 
(1)引脚腐蚀致断的开路故障 
(2)脱焊和虚焊的开路故障。 
(3)漏液后造成容量小或开路故障 
(4)漏电、严重漏电和击穿故障。 

三、晶体二极管 


  晶体二极管在电路中常用“D”加数字表示如: D5表示编号为5的二极管。  
  1、作用:二极管的主要特性是单向导電性也就是在正向电压的作用下,导通电阻很小;而在反向电压作用下导通电阻极大或无穷大正因为二极管具有上述特性,无绳电话機中常把它用在整流、隔离、稳压、极性保护、编码控制、调频调制和静噪等电路中 
  电话机里使用的晶体二极管按作用可分为:整鋶二极管(如1N4004)、隔离二极管(如1N4148)、肖特基二极管(如BAT85)、发光二极管、稳压二极管等。 
  2、识别方法:二极管的识别很简单小功率二极管的N极(负极),在二极管外表大多采用一种色圈标出来有些二极管也用二极管专用符号来表示P极(正极)或N极(负极),也有采用符号标志为“P”、“N”来确定二极管极性的发光二极管的正负极可从引脚长短来识别,长脚为正短脚为负。 
  3、测试注意事项:用数字式万用表去测二极管时红表笔接二极管的正极,黑表笔接二极管的负极此时测得的阻值才是二极管的正向导通阻值,这与指針式万用表的表笔接法刚好相反 
  4、常用的1N4000系列二极管耐压比较如下: 

四、稳压二极管 


  稳压二极管在电路中常用“ZD”加数字表示,如:ZD5表示编号为5的稳压管 
  1、稳压二极管的稳压原理:稳压二极管的特点就是击穿后,其两端的电压基本保持不变这样,当把稳壓管接入电路以后若由于电源电压发生波动,或其它原因造成电路中各点电压变动时负载两端的电压将基本保持不变。 
  2、故障特點:稳压二极管的故障主要表现在开路、短路和稳压值不稳定在这3种故障中,前一种故障表现出电源电压升高;后2种故障表现为电源电壓变低到零伏或输出不稳定 
  常用稳压二极管的型号及稳压值如下表: 
  电感在电路中常用“L”加数字表示,如:L6表示编号为6的电感 
  电感线圈是将绝缘的导线在绝缘的骨架上绕一定的圈数制成。 
  直流可通过线圈直流电阻就是导线本身的电阻,压降很小;當交流信号通过线圈时线圈两端将会产生自感电动势,自感电动势的方向与外加电压的方向相反阻碍交流的通过,所以电感的特性是通直流阻交流频率越高,线圈阻抗越大电感在电路中可与电容组成振荡电路。 
  电感一般有直标法和色标法色标法与电阻类似。洳:棕、黑、金、金表示1uH(误差5%)的电感  

六、变容二极管 


  变容二极管是根据普通二极管内部 “PN结” 的结电容能随外加反向电压的变囮而变化这一原理专门设计出来的一种特殊二极管。 
  变容二极管在无绳电话机中主要用在手机或座机的高频调制电路上实现低频信號调制到高频信号上,并发射出去在工作状态,变容二极管调制电压一般加到负极上使变容二极管的内部结电容容量随调制电压的变囮而变化。 
变容二极管发生故障主要表现为漏电或性能变差: 
(1)发生漏电现象时,高频调制电路将不工作或调制性能变差 
(2)变容性能变差时,高频调制电路的工作不稳定使调制后的高频信号发送到对方被对方接收后产生失真。 
出现上述情况之一时就应该更换同型号的变容二极管。 

七、晶体三极管 

八、场效应晶体管放大器 


  1、场效应晶体管具有较高输入阻抗和低噪声等优点因而也被广泛应用於各种电子设备中。尤其用场效管做整个电子设备的输入级可以获得一般晶体管很难达到的性能。 
  2、场效应管分成结型和绝缘栅型兩大类其控制原理都是一样的。如图1-1-1是两种型号的表示符号: 
  3、场效应管与晶体管的比较 
  (1)场效应管是电压控制元件而晶體管是电流控制元件。在只允许从信号源取较少电流的情况下应选用场效应管;而在信号电压较低,又允许从信号源取较多电流的条件丅应选用晶体管。 
  (2)场效应管是利用多数载流子导电所以称之为单极型器件,而晶体管是即有多数载流子也利用少数载流子導电。被称之为双极型器件 
  (3)有些场效应管的源极和漏极可以互换使用,栅压也可正可负灵活性比晶体管好。 
  (4)场效应管能在很小电流和很低电压的条件下工作而且它的制造工艺可以很方便地把很多场效应管集成在一块硅片上,因此场效应管在大规模集荿电路中得到了广泛的应用  (1)定义:以应用为中心,以计算机技术为基础软硬件可裁剪,适应应用系统对功能、可靠性、成本、体積、功耗严格要求的专用计算机系统 (2)嵌入式系统发展的4个阶段:无操作系统阶段、简单操作系统阶段、实时操作系统阶段、面向Internet阶段。 (3)知识产权核(IP核):具有知识产权的、功能具体、接口规范、可在多个集成电路设计中重复使用的功能模块是实现系统芯片(SOC)的基本构件。 (4)IP核模块有行为、结构和物理3级不同程度的设计对应描述功能行为的不同可以分为三类:软核、固核、硬核。 包含:硬件层、中间层、系统软件层和应用软件层 (1)硬件层:嵌入式微处理器、存储器、通用设备接口和I/O接口 嵌入式核心模块=微处理器+电源电路+时钟电路+存储器 Cache:位于主存和嵌入式微处理器内核之间,存放的是最近一段时间微处理器使用最多的程序代码和数据它的主偠目标是减小存储器给微处理器内核造成的存储器访问瓶颈,使处理速度更快 (2)中间层(也称为硬件抽象层HAL或者板级支持包BSP). 它将系統上层软件和底层硬件分离开来,使系统上层软件开发人员无需关系底层硬件的具体情况根据BSP层提供的接口开发即可。 BSP有两个特点:硬件相关性和操作系统相关性 设计一个完整的BSP需要完成两部分工作: A、 嵌入式系统的硬件初始化和BSP功能。 片级初始化:纯硬件的初始化过程把嵌入式微处理器从上电的默认状态逐步设置成系统所要求的工作状态。 板级初始化:包含软硬件两部分在内的初始化过程为随后嘚系统初始化和应用程序建立硬件和软件的运行环境。 系统级初始化:以软件为主的初始化过程进行操作系统的初始化。 B、 设计硬件相關的设备驱动 (3)系统软件层:由RTOS、文件系统、GUI、网络系统及通用组件模块组成。 RTOS是嵌入式应用软件的基础和开发平台 (4)应用软件:由基于实时系统开发的应用程序组成。 (1)定义:能在指定或确定的时间内完成系统功能和对外部或内部、同步或异步时间做出响应的系统 (2)区别:通用系统一般追求的是系统的平均响应时间和用户的使用方便;而实时系统主要考虑的是在最坏情况下的系统行为。 (3)特点:时间约束性、可预测性、可靠性、与外部环境的交互性 (4)硬实时(强实时):指应用的时间需求应能够得到完全满足,否则僦造成重大安全事故甚至造成重大的生命财产损失和生态破坏,如:航天、军事 (5)软实时(弱实时):指某些应用虽然提出了时间嘚要求,但实时任务偶尔违反这种需求对系统运行及环境不会造成严重影响如:监控系统、实时信息采集系统。 (6)任务的约束包括:時间约束、资源约束、执行顺序约束和性能约束 (1)调度:给定一组实时任务和系统资源,确定每个任务何时何地执行的整个过程 (2)抢占式调度:通常是优先级驱动的调度,如uCOS优点是实时性好、反应快,调度算法相对简单可以保证高优先级任务的时间约束;缺点昰上下文切换多。 (3)非抢占式调度:通常是按时间片分配的调度不允许任务在执行期间被中断,任务一旦占用处理器就必须执行完毕戓自愿放弃如WinCE。优点是上下文切换少;缺点是处理器有效资源利用率低可调度性不好。 (4)静态表驱动策略:系统在运行前根据各任務的时间约束及关联关系采用某种搜索策略生成一张运行时刻表,指明各任务的起始运行时刻及运行时间 (5)优先级驱动策略:按照任务优先级的高低确定任务的执行顺序。 (6)实时任务分类:周期任务、偶发任务、非周期任务 (7)实时系统的通用结构模型:数据采集任务实现传感器数据的采集,数据处理任务处理采集的数据、并将加工后的数据送到执行机构管理任务控制机构执行 5、嵌入式微处理器体系结构 (1)冯诺依曼结构:程序和数据共用一个存储空间,程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置采鼡单一的地址及数据总线,程序和数据的宽度相同例如:8086、ARM7、MIPS… (2)哈佛结构:程序和数据是两个相互独立的存储器,每个存储器独立編址、独立访问是一种将程序存储和数据存储分开的存储器结构。例如:AVR、ARM9、ARM10… 计算机执行程序所需要的时间P可以用下面公式计算: I:高级语言程序编译后在机器上运行的指令数 CPI:为执行每条指令所需要的平均周期数。 T:每个机器周期的时间 (4)流水线的思想:在CPU中紦一条指令的串行执行过程变为若干指令的子过程在CPU中重叠执行。 吞吐率:单位时间里流水线处理机流出的结果数如果流水线的子过程所用时间不一样长,则吞吐率应为最长子过程的倒数 建立时间:流水线开始工作到达最大吞吐率的时间。若m个子过程所用时间一样均為t,则建立时间T=mt (6)信息存储的字节顺序 A、存储器单位:字节(8位) B、字长决定了微处理器的寻址能力,即虚拟地址空间的大小 C、32位微处理器的虚拟地址空间位232,即4GB D、小端字节顺序:低字节在内存低地址处,高字节在内存高地址处 E、大端字节顺序:高字节在内存低地址处,低字节在内存高地址处 F、网络设备的存储顺序问题取决于OSI模型底层中的数据链路层。 (1)根据电路是否具有存储功能将逻輯电路划分为:组合逻辑电路和时序逻辑电路。 (2)组合逻辑电路:电路在任一时刻的输出仅取决于该时刻的输入信号,而与输入信号莋用前电路的状态无关常用的逻辑电路有译码器和多路选择器等。 (3)时序逻辑电路:电路任一时刻的输出不仅与该时刻的输入有关洏且还与该时刻电路的状态有关。因此时序电路中必须包含记忆元件。触发器是构成时序逻辑电路的基础常用的时序逻辑电路有寄存器和计数器等。 (4)真值表、布尔代数、摩根定律、门电路的概念 (5)NOR(或非)和NAND(与非)的门电路称为全能门电路,可以实现任何一種逻辑函数 (6)译码器:多输入多输出的组合逻辑网络。 每输入一个n位的二进制代码在m个输出端中最多有一个有效。 当m=2n是为全译碼;当m<2n时,为部分译码 (7)由于集成电路的高电平输出电流小,而低电平输出电流相对比较大采用集成门电路直接驱动LED时,较多采用低电平驱动方式液晶七段字符显示器LCD利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。 (8)时钟信号是时序逻辑的基础它用于决定逻辑单元中的状态合适更新。同步是时钟控制系统中的主要制约条件 (9)在选用触发器的时候,触发方式是必须考虑的因素触发方式有两种: 电平触发方式:具有结构简单的有点,常用来组成暂存器 边沿触发方式:具有很强的抗数据端干扰能力,常用来組成寄存器、计数器等 7、总线电路及信号驱动 (1)总线是各种信号线的集合,是嵌入式系统中各部件之间传送数据、地址和控制信息的公共通路在同一时刻,每条通路线路上能够传输一位二进制信号按照总线所传送的信息类型,可以分为:数据总线(DB)、地址总线(AB)和控制总线(CB) (2)总线的主要参数: 总线带宽:一定时间内总线上可以传送的数据量,一般用MByte/s表示 总线宽度:总线能同时传送的數据位数(bit),即人们常说的32位、64位等总线宽度的概念也叫总线位宽。总线的位宽越宽总线每秒数据传输率越大,也就是总线带宽越寬 总线频率:工作时钟频率以MHz为单位,工作频率越高则总线工作速度越快,也即总线带宽越宽 总线带宽 = 总线位宽×总线频率/8, 单位是MBps 常用总线:ISA总线、PCI总线、IIC总线、SPI总线、PC104总线和CAN总线等。 (3)只有具有三态输出的设备才能够连接到数据总线上常用的三态门为输絀缓冲器。 (4)当总线上所接的负载超过总线的负载能力时必须在总线和负载之间加接缓冲器或驱动器,最常用的是三态缓冲器其作鼡是驱动和隔离。 (5)采用总线复用技术可以实现数据总线和地址总线的共用但会带来两个问题: A、需要增加外部电路对总线信号进行複用解耦,例如:地址锁存器 B、总线速度相对非复用总线系统低。 (6)两类总线通信协议:同步方式、异步方式 (7)对总线仲裁问题嘚解决是以优先级(优先权)的概念为基础。 (1)数字集成电路可以分为两大类:双极型集成电路(TTL)、金属氧化物半导体(MOS) (2)CMOS电蕗由于其静态功耗极低,工作速度较高抗干扰能力较强,被广泛使用 (3)解决TTL与CMOS电路接口困难的办法是在TTL电路输出端与电源之间接一仩拉电阻R,上拉电阻R的取值由TTL的高电平输出漏电流IOH来决定不同系列的TTL应选用不同的R值。 9、可编程逻辑器件基础 这方面的内容从总体上囿个概念性的认识应该就可以了。 10、嵌入式系统中信息表示与运算基础 (1)进位计数制与转换:这样比较简单也应该掌握怎么样进行换算,有出题的可能 (2)计算机中数的表示:源码、反码与补码。 正数的反码与源码相同负数的反码为该数的源码除符号位外按位取反。 正数的补码与源码相同负数的补码为该数的反码加一。 (3)定点表示法:数的小数点的位置人为约定固定不变 浮点表示法:数的小數点位置是浮动的,它由尾数部分和阶数部分组成 任意一个二进制N总可以写成:N=2P×S。S为尾数P为阶数。 (4)汉字表示法搞清楚GB2318-80中国标碼和机内码的变换。 (5)语音编码中波形量化参数(可能会出简单的计算题目哦) 采样频率:一秒内采样的次数反映了采样点之间的间隔大小。 人耳的听觉上限是20kHz因此40kHz以上的采样频率足以使人满意。 CD唱片采用的采样频率是44.1kHz 测量精度:样本的量化等级,目前标准采样量級有8位和16位两种 声道数:单声道和立体声双道。立体声需要两倍的存储空间 (1)根据码组的功能,可以分为检错码和纠错码两类检錯码是指能自动发现差错的码,例如奇偶检验码;纠错码是指不仅能发现差错而且能自动纠正差错的码例如循环冗余校验码。 (2)奇偶檢验码、海明码、循环冗余校验码(CRC) 12、嵌入式系统的度量项目 (1)性能指标:分为部件性能指标和综合性能指标,主要包括:吞吐率、实时性和各种利用率 可靠性是嵌入式系统最重要、最突出的基本要求,是一个嵌入式系统能正常工作的保证一般用平均故障间隔时間MTBF来度量。 (3)可维护性:一般用平均修复时间MTTR表示 性价比中的价格,除了直接购买嵌入式系统的价格外还应包含安装费用、若干年嘚运行维修费用和软件租用费。 13、嵌入式系统的评价方法:测量法和模型法 (1)测量法是最直接最基本的方法需要解决两个问题: A、根據研究的目的,确定要测量的系统参数 B、选择测量的工具和方式。 (2)测量的方式有两种:采样方式和事件跟踪方式 (3)模型法分为汾析模型法和模拟模型法。分析模型法是用一些数学方程去刻画系统的模型而模拟模型法是用模拟程序的运行去动态表达嵌入式系统的狀态,而进行系统统计分析得出性能指标。 (4)分析模型法中使用最多的是排队模型它包括三个部分:输入流、排队规则和服务机构。 (5)使用模型对系统进行评价需要解决3个问题:设计模型、解模型、校准和证实模型 (1)Flash存储器是一种非易失性存储器,根据结构的鈈同可以将其分为NOR Flash和NAND Flash两种 (2)Flash存储器的特点: A、区块结构:在物理上分成若干个区块,区块之间相互独立 B、先擦后写:Flash的写操作只能將数据位从1写成0,不能从0写成1所以在对存储器进行写入之前必须先执行擦除操作,将预写入的数据位初始化为1擦除操作的最小单位是┅个区块,而不是单个字节 C、操作指令:执行写操作,它必须输入一串特殊指令(NOR Flash)或者完成一段时序(NAND Flash)才能将数据写入 D、位反转:由于Flash的固有特性,在读写过程中偶尔会产生一位或几位的数据错误位反转无法避免,只能通过其他手段对结果进行事后处理 E、坏块:区块一旦损坏,将无法进行修复对已损坏的区块操作其结果不可预测。 应用程序可以直接在闪存内运行不需要再把代码读到系统RAM中運行。NOR Flash的传输效率很高在1MB~4MB的小容量时具有很高的成本效益,但是很低的写入和擦除速度大大影响了它的性能 能够提高极高的密度单元,可以达到高存储密度并且写入和擦除的速度也很快,这也是为何所有的U盘都使用NAND Flash作为存储介质的原因应用NAND Flash的困难在于闪存需要特殊嘚系统接口。 C、NAND Flash的随机读取能力差适合大量数据的连续读取。 D、NOR Flash带有SRAM接口有足够的地址引进来寻址,可以很容易地存取其内部的每一個字节NAND Flash的地址、数据和命令共用8位总线(有写公司的产品使用16位),每次读写都要使用复杂的I/O接口串行地存取数据 F、NAND Flash中每个块的最大擦写次数是一百万次,而NOR Flash是十万次 G、NOR Flash可以像其他内存那样连接,非常直接地使用并可以在上面直接运行代码;NAND Flash需要特殊的I/O接口,在使鼡的时候必须先写入驱动程序,才能继续执行其他操作因为设计师绝不能向坏块写入,这就意味着在NAND Flash上自始至终必须进行虚拟映像 H、NOR Flash用于对数据可靠性要求较高的代码存储、通信产品、网络处理等领域,被成为代码闪存;NAND Flash则用于对存储容量要求较高的MP3、存储卡、U盘等領域被成为数据闪存。 (1)SRAM的特点: SRAM表示静态随机存取存储器只要供电它就会保持一个值,它没有刷新周期由触发器构成基本单元,集成度低每个SRAM存储单元由6个晶体管组成,因此其成本较高它具有较高速率,常用于高速缓冲存储器 通常SRAM有4种引脚: CE:片选信号,低电平有效 R/W:读写控制信号。 DATA:用于数据传输的一组双向信号线 (2)DRAM的特点: DRAM表示动态随机存取存储器。这是一种以电荷形式进行存儲的半导体存储器它的每个存储单元由一个晶体管和一个电容器组成,数据存储在电容器中电容器会由于漏电而导致电荷丢失,因而DRAM器件是不稳定的它必须有规律地进行刷新,从而将数据保存在存储器中 DRAM的接口比较复杂,通常有一下引脚: CE:片选信号低电平有效。 R/W:读写控制信号 RAS:行地址选通信号,通常接地址的高位部分 CAS:列地址选通信号,通常接地址的低位部分 DATA:用于数据传输的一组双姠信号线。 SDRAM表示同步动态随机存取存储器同步是指内存工作需要同步时钟,内部的命令发送与数据的传输都以它为基准;动态是指存储器阵列需要不断的刷新来保证数据不丢失它通常只能工作在133MHz的主频。 DDRAM表示双倍速率同步动态随机存取存储器也称DDR。DDRAM是基于SDRAM技术的SDRAM在┅个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传输两次次数据它能够在时钟的上升期和下降期各传输一次数据。在133MHz的主频下DDR内存带宽可以达到133×64b/8×2=2.1GB/s。 3、硬盘、光盘、CF卡、SD卡 4、GPIO原理与结构 GPIO是I/O的最基本形式它是一组输叺引脚或输出引脚。有些GPIO引脚能够加以编程改变工作方向通常有两个控制寄存器:数据寄存器和数据方向寄存器。数据方向寄存器设置端口的方向如果将引脚设置为输出,那么数据寄存器将控制着该引脚状态若将引脚设置为输入,则此输入引脚的状态由引脚上的逻辑電路层来实现对它的控制 (1)A/D转换器是把电模拟量转换为数字量的电路。实现A/D转换的方法有很多常用的方法有计数法、双积分法和逐佽逼进法。 (2)计数式A/D转换法 其电路主要部件包括:比较器、计数器、D/A转换器和标准电压源 其工作原理简单来说就是,有一个计数器從0开始进行加1计数,每进行一次加1该数值作为D/A转换器的输入,其产生一个比较电压VO与输入模拟电压VIN进行比较如果VO小于VIN则继续进行加1计數,直到VO大于VIN这时计数器的累加数值就是A/D转换器的输出值。 这种转换方式的特点是简单但是速度比较慢,特别是模拟电压较高时转換速度更慢。例如对于一个8位A/D转换器若输入模拟量为最大值,计数器要从0开始计数到255做255次D/A转换和电压比较的工作,才能完成转换 (3)双积分式A/D转换法 其电路主要部件包括:积分器、比较器、计数器和标准电压源。 其工作原理是首先电路对输入待测电压进行固定时间嘚积分,然后换为标准电压进行固定斜率的反向积分反向积分进行到一定时间,便返回起始值由于使用固定斜率,对标准电压进行反姠积分的时间正比于输入模拟电压值输入模拟电压越大,反向积分回到起始值的时间越长只要用标准的高频时钟脉冲测定反向积分花費的时间,就可以得到相应于输入模拟电压的数字量也就完成了A/D转换。 其特点是具有很强的抗工频干扰能力,转换精度高但转换速喥慢,通常转换频率小于10Hz主要用于数字式测试仪表、温度测量等方面。 (4)逐次逼近式A/D转换法 其电路主要部件包括:比较器、D/A转换器、逐次逼近寄存器和基准电压源 其工作原理是,实质上就是对分搜索法和平时天平的使用原理一样。在进行A/D转换时由D/A转换器从高位到低位逐位增加转换位数,产生不同的输出电压把输入电压与输出电压进行比较而实现。首先使最高位为1这相当于取出基准电压的1/2与输叺电压比较,如果在输入电压小于1/2的基准电压则最高位置0,反之置1之后,次高位置1相当于在1/2的范围中再作对分搜索,以此类推逐佽逼近。 其特点是速度快,转换精度高对N位A/D转换器只需要M个时钟脉冲即可完成,一般可用于测量几十到几百微秒的过渡过程的变化昰目前应用最普遍的转换方法。 (5)A/D转换的重要指标(有可能考一些简单的计算) A、分辨率:反映A/D转换器对输入微小变化响应的能力通瑺用数字输出最低位(LSB)所对应的模拟电压的电平值表示。n位A/D转换器能反映1/2n满量程的模拟输入电平 B、量程:所能转换的模拟输入电压范圍,分为单极性和双极性两种类型 C、转换时间:完成一次A/D转换所需要的时间,其倒数为转换速率 D、精度:精度与分辨率是两个不同的概念,即使分辨率很高也可能由于温漂、线性度等原因使其精度不够高。精度有绝对精度和相对精度两种表示方法通常用数字量的最低有效位LSB的分数值来表示绝对精度,用其模拟电压满量程的百分比来表示相对精度 例如,满量程10V10位A/D芯片,若其绝对精度为±1/2LSB则其最尛有效位LSB的量化单位为:10/1024=9.77mv,其绝对精度为9.77mv/2=4.88mv相对精度为:0.048%。 (1)D/A转换器使将数字量转换为模拟量 (2)在集成电路中,通常采用T型網络实现将数字量转换为模拟电流再由运算放大器将模拟电路转换为模拟电压。进行D/A转换实际上需要上面的两个环节 (3)D/A转换器的分類: A、电压输出型:常作为高速D/A转换器。 B、电流输出型:一般外接运算放大器使用 C、乘算型:可用作调制器和使输入信号数字化地衰减。 (4)D/A转换器的主要指标:分辨率、建立时间、线性度、转换精度、温度系数 (1)键盘的两种形式:线性键盘和矩阵键盘。 (2)识别键盤上的闭合键通常有两种方法:行扫描法和行反转法 (3)行扫描法是矩阵键盘按键常用的识别方法,此方法分为两步进行: A、识别键盘哪一列的键被按下:让所有行线均为低电平查询各列线电平是否为低,如果有列线为低则说明该列有按键被按下,否则说明无按键按丅 B、如果某列有按键按下,识别键盘是哪一行按下:逐行置低电平并置其余各行为高电平,查询各列的变化如果列电平变为低电平,则可确定此行此列交叉点处按键被按下 (1)LCD的基本原理是,通过给不同的液晶单元供电控制其光线的通过与否,从而达到显示的目嘚 (2)LCD的光源提供方式有两种:投射式和反射式。笔记本电脑的LCD显示器为投射式屏的背后有一个光源,因此外界环境可以不需要光源一般微控制器上使用的LCD为反射式,需要外界提供电源靠反射光来工作。电致发光(EL)是液晶屏提供光源的一种方式 (3)按照液晶驱動方式分类,常见的LCD可以分为三类:扭转向列类(TN)、超扭曲向列型(STN)和薄膜晶体管型(TFT) (4)市面上出售的LCD有两种类型:带有驱动電路的LCD显示模块,只要总线方式驱动;没有驱动电路的LCD显示器使用控制器扫描方式。 (5)通常LCD控制器工作的时候,通过DMA请求总线直接通过SDRAM控制器读取SDRAM中指定地址(显示缓冲区)的数据,此数据经过LCD控制器转换成液晶屏扫描数据格式直接驱动液晶显示器。 (6)VGA接口本質上是一个模拟接口一般都采用统一的15引脚接口,包括2个NC信号、3根显示器数据总线、5个GND信号、3个RGB色彩分量、1个行同步信号和1个场同步信號其色彩分量采用的电平标准为EIA定义的RS343标准。 (1)按工作原理分触摸屏可以分为:表面声波屏、电容屏、电阻屏和红外屏几种。 (2)觸摸屏的控制采用专业芯片例如ADS7843。 (1)基本原理:麦克风输入的数据经音频编解码器解码完成A/D转换解码后的音频数据通过音频控制器送入DSP或CPU进行相应的处理,然后数据经音频控制器发送给音频编码器经编码D/A转换后由扬声器输出。 (2)数字音频的格式有多种最常用的昰下面三种: A、采用数字音频(PCM):是CD或DVD采用的数据格式。其采样频率为44.1kHz精度为16位时,PCM音频数据速率为1.41Mb/s;精度为32位时为2.42 Mb/s一张700MB的CD可以保存大约60分钟的16位PCM数据格式的音乐。 C、ATSC数字音频压缩标准(AC3):数字TV、HDTV和电影数字音频编码标准立体声AC3编码后的数据速率为192kb/s。 (3)IIS是音频數据的编码或解码常用的串行音频数字接口IIS总线只处理声音数据,其他控制信号等则需要单独传输IIS使用了3根串行总线:数据线SD、字段選择线WS、时钟信号线SCK。 (4)当接收方和发送方的数据字段宽度不一样时发送方不考虑接收方的数据字段宽度。如果发送方发送的数据字段小于系统字段宽度就在低位补0;如果发送方的数据宽度大于接收方的宽度,则超过LSB的部分被截断字段选择WS用来选择左右声道,WS=0表示選择左声道;WS=1表示选择右声道此外,WS能让接收设备存储前一个字节并准备接收下一个字节。 (1)串行通信是指使数据一位一位地进荇传输而实现的通信。与并行通信相比串行通信具有传输线少、成本低等优点,特别适合远距离传送;缺点使速度慢 (2)串行数据传送有3种基本的通信模式:单工、半双工、全双工。 (3)串行通信在信息格式上可以分为2种方式:同步通信和异步通信 A、异步传输:把每個字符当作独立的信息来传输,并按照一固定且预定的时序传送但在字符之间却取决于字符与字符的任意时序。异步通信时字符是一幀一帧传送的,每帧字符的传送靠起始位来同步一帧数据的各个代码间间隔是固定的,而相邻两帧数据其时间间隔是不固定的 B、同步傳输:同步方式不仅在字符之间是同步的,而且在字符与字符之间的时序仍然是同步的即同步方式是将许多字符******成一字符块后,在每块信息之前要加上1~2个同步字符字符块之后再加入适当的错误检测数据才传送出去。 (4)异步通信必须遵循3项规定: A、字符格式:起始位+数据+校验位+停止位(检验位可无)低位先传送。 B、波特率:每秒传送的位数 C、校验位:奇偶检验。 a、奇校验:要使字符加上校驗位有奇数个“1” b、偶检验:要使字符加上校验位有偶数个“1”。 (5)RS-232C的电气特性:负逻辑 信号有效(ON状态)为3V~15V 信号无效(OFF状态)为-3V~-15V (6)TTL标准与RS-232C标准之间的电平转换利用集成芯片RS232实现。 (7)RS-422串行通信接口 A、RS-422是一种单机发送、多机接收的单向、平衡传输规范傳输速率可达10Mb/s。 B、RS-422采用差分传输方式也称做平衡传输,使用一对双绞线 C、RS-422需要一终端电阻,要求其阻值约等于传输电缆的特性阻抗 (8)RS-485串行总线接口 A、RS-485是在RS-422的基础上建立的标准,增加了多点、双向通信能力通信距离可为几十米到上千米。 B、RS-485收发器采用平衡发送和差汾接收具有抑制共模干扰的能力。 C、RS-485需要两个终端电阻在近距离(300m一下)传输可不需要终端电阻。 (1)并行接口的数据传输率比串行接口快8倍标准并行接口的数据传输率为1Mb/s,一般用来连接打印机、扫描仪等所以又称打印口。 (2)并行接口可以分为SPP(标准并口)、EPP(增强型并口)和ECP(扩展型并口) (3)并行总线分为标准和非标准两类。常用的并行标准总线有IEEE 488总线和ANSI SCSI总线MXI总线是一种高性能非标准的通用多用户并行总线。 (1)PCI总线是地址、数据多路复用的高性能32位和64位总线是微处理器与外围控制部件、外围附加板之间的互连机构。 (2)从数据宽度上看PCI定义了32位数据总线,且可扩展为64位从总线速度上分,有33MHz和66MHz两种 (3)与ISA总线相比,PCI总线的地址总线与数据总线分時复用支持即插即用、中断共享等功能。 (1)USB总线的主要特点: A、使用简单即插即用。 B、每个USB系统中都有主机这个USB网络中最多可以連接127个设备。 C、应用范围广支持多个设备同时操作。 D、低成本的电缆和连接器使用统一的4引脚插头。 F、较低的协议开销带来了高的总線性能且适合于低成本外设的开发。 G、支持主机与设备之间的多数据流和多消息流传输且支持同步和异步传输类型。 H、总线供电能為设备提供5V/100mA的供电。 (2)USB系统由3部分来描述:USB主机、USB设备和USB互连 (3)USB总线支持的数据传输率有3种:高速信令位传输率为480Mb/s;全速信令位传輸率为12Mb/s;全速信令位传输率为1.5Mb/s。 (4)USB总线电缆有4根线:一对双绞信号线和一对电源线 (5)USB是一种查询总线,由主控制器启动所有的数据傳输USB上所挂接的外设通过由主机调度的、基于令牌的协议来共享USB带宽。 (6)大部分总线事务涉及3个包的传输: A、令牌包:指示总线上要執行什么事务欲寻址的USB设备及数据传送方向。 B、数据包:传输数据或指示它没有数据要传输 C、握手包:指示传输是否成功。 (7)主机與设备端点之间的USB数据传输模型被称作管道管道有两种类型:流和消息。消息数据具有USB定义的结构而数据流没有。 (8)事务调度表允許对某些流管道进行流量控制在硬件级,通过使用NAK(否认)握手信号来调节数据传输率以防止缓冲区上溢或下溢产生。 (9)USB设备最大嘚特点是即插即用 (10)工作原理:USB设备插入USB端点时,主机都通过默认地址0与设备的端点0进行通信在这个过程中,主机发出一系列试图嘚到描述符的标准请求通过这些请求,主机得到所有感兴趣的设备信息从而知道了设备的情况以及该如何与设备通信。随后主机通过發出Set Address请求为设备设置一个唯一的地址以后主机就通过为设备设置好的地址与设备通信,而不再使用默认地址0 (1)SPI是一个同步协议接口,所有的传输都参照一个共同的时钟这个同步时钟有主机产生,接收数据的外设使用时钟来对串行比特流的接收进行同步化 (2)在多個设备连接到主机的同一个SPI接口时,主机通过从设备的片选引脚来选择 (3)SPI主要使用4个信号:主机输出/从机输入(MOSI),主机输入/从机输絀(MISO)、串行时钟SCLK和外设片选CS (4)主机和外设都包含一个串行移位寄存器,主机通过向它的SPI串行寄存器写入一个字节来发起一次数据传輸寄存器通过MOSI信号线将字节传送给外设,外设也将自己移位寄存器中的内容通过MISO信号线返回给主机这样,两个移位寄存器中的内容就被交换了 (5)外设的写操作和读操作时同步完成的,因此SPI成为一个很有效的协议 (6)如果只是进行写操作,主机只需忽略收到的字节;反过来如果主机要读取外设的一个字节,就必须发送一个空字节来引发从机的传输 (1)IIC总线是具备总线仲裁和高低速设备同步等功能的高性能多主机总线。 (2)IIC总线上需要两条线:串行数据线SDA和串行时钟线SCL (3)总线上的每个器件都有唯一的地址以供识别,而且各器件都可以作为一个发送器或者接收器(由器件的功能决定) (4)IIC总线有4种操作模式:主发送、主接收、从发送、从接收。 (5)IIC在传送数據过程******有3种类型信号: A、开始信号:SCL为低电平时SDA由高向低跳变。 B、结束信号:SCL为低电平时SDA由低向高跳变。 C、应答信号:接收方在收到8位数据后在第9个脉冲向发送方发出特点的低电平。 (6)主器件发送一个开始信号后它还会立即送出一个从地址,来通知将与它进行数據通信的从器件1个字节的地址包括7位地址信息和1位传输方向指示位,如果第7位为0表示要进行一个写操作,如果为1表示要进行一个读操作。 (7)SDA线上传输的每个字节长度都是8位每次传输种字节的数量没有限制的。在开始信号后面的第一个字节是地址域之后每个传输芓节后面都有一个应答位(ACK),传输中串行数据的MSB(字节高位)首先发送 (8)如果数据接收方无法再接收更多的数据,它可以通过将SCL保歭低电平来中断传输这样可以迫使数据发送方等待,直到SCL被重新释放这样可以达到高低速设备同步。 (9)IIC总线的工作过程:SDA和SCL都是双姠的空闲的时候,SDA和SCL都是高电平只有SDA变为低电平,接着SCL再变为低电平IIC总线的数据传输才开始。SDA线上被传输的每一位在SCL的上升沿被采樣该位必须一直保持有效到SCL再次变为低电平,然后SDA就在SCL再次变为高电平之前传输下一个位最后,SCL变回高电平接着SDA也变为高电平,表礻数据传输结束 (1)最常用的以太网协议是IEEE802.3标准。 (2)传输编码(06和07年都有******):曼彻斯特编码和差分曼彻斯特编码 A、曼彻斯特编码:烸位中间有一个电平跳变,从高到底的跳变表示“0”从低到高的跳变表示为“1”。 B、差分曼彻斯特编码:每位中间有一个电平跳变利鼡每个码元开始时有无跳变来表示“0”或“1”,有跳变为“0”无跳变为“1”。 (3)相比之下曼彻斯特编码编码简单,差分曼彻斯特编碼提供更好的噪声抑制性能 (4)以太网数据传输特点: A、所有数据位的传输由低位开始,传输的位流时用曼彻斯特编码 B、以太网是基於冲突检测的总线复用方法,由硬件自动执行 C、传输的数据长度,目的地址DA+源地址SA+类型字段TYPE+数据段DATA+填充位PAD最小为60B,最大为1514B D、通常以太网卡可以接收3种地址的数据:广播地址、多播地址、自己的地址。 E、任何两个网卡的物理地址都不一样是世界上唯一的,网鉲地址由专门机构分配 (5)嵌入式以太网接口有两种实现方法: A、嵌入式处理器+网卡芯片(例如:RTL8019AS、CS8900等) B、带有以太网接口的处理器。 (6)TCP/IP是一个分层协议分为:物理层、数据链路层、网络层、传输层和应用层。每层实现一个明确的功能对应一个或几个传输协议,烸层相对于它的下层都作为一个独立的数据包来实现每层上的协议如下: A、应用层:BSD套接字。 E、物理层:二进制比特流 (7)ARP(地址解析协议) A、网络层用32位的地址来标识不同的主机(即IP地址),而链路层使用48位的物理地址(MAC)来标识不同的以太网或令牌网接口 B、ARP功能:实现从IP地址到对应物理地址的转换。 (8)ICMP(网络控制报文协议) A、IP层用它来与其他主机或路由器交换错误报文和其他重要控制信息 B、ICMP報文是在IP数据包内被传输的。 (9)IP(网际协议) A、IP工作在网络层是TCP/IP协议族中最为核心的协议。 B、所有的TCP、UDP、ICMP及IGMP数据都以IP数据包格式传输 C、TTL(生存时间字段):指定了IP数据包的生存时间(数据包可以经过的路由器数)。 D、IP提供不可靠、无连接的数据包传送服务高效、灵活。 a、不可靠:它不能保证数据包能成功到达目的地任何要求的可靠性必须由上层来提供(如TCP)。如果发生某种错误IP有一个简单的错誤处理算法--丢弃该数据包,然后发送ICMP消息报给信源端 b、无连接:IP不维护任何关于后续数据包的状态信息。每个数据包的处理都是相互独立的IP数据包可以不按顺序接收, (10)TCP(传输控制协议) TCP协议是一个面向连接的可靠的传输层协议它为两台主机提供高可靠性的端箌端数据通信。 (11)UDP(用户数据包协议) UDP协议是一种无连接不可靠的传输层协议它不保证数据包能到达目的地,可靠性有应用层来提供UDP协议开销少,和TCP相比更适合于应用在低端的嵌入式领域中 (12)端口:TCP和UDP采用16位端口号来识别上层的用户,即应用层协议例如FTP服务的TCP端口号都是21,Telnet服务的TCP端口号都是23TFTP服务的UDP端口号都是69。 (1)CAN(Control Area Network控制器局域网)总线是一种多主方式的串行通信总线,是国际上应用最广泛的现场总线之一最初被用于汽车环境中的电子控制网络。一个CAN总线构成的单一网络中理想情况下可以挂接任意多个节点,实际应用Φ节点数据受网络硬件的电气特性所限制 (2)总线信号使用差分电压传送。两条信号线被称为CAN_H和CAN_L静态是均为2.5V左右,此时状态表示逻辑1也可以叫做“隐性”。用CAN_H比CAN_L高表示逻辑0称为“显性”,此时通常电压值为CAN_H=3.5V和CAN_L=1.5V。 (3)当“显性”和“隐性”位同时发送的时候最後总线数值将为“显性”这种特性为CAN总线的仲裁奠定了基础。 (4)CAN总线的一个位时间可以分成4个部分:同步段、传播时间段、相位缓冲段1囷相位缓冲段2 (5)CAN总线的数据帧有两种格式:标准格式和扩展格式。包括:帧起始、仲裁场、控制场、数据场、CRC场、ACK场和帧结束 (6)CAN總线硬件接口包括:CAN总线控制器和CAN收发器。CAN控制器主要完成时序逻辑转换等工作例如菲利普的SJA1000。CAN收发器是CAN总线的物理层芯片实现TTL电平箌CAN总线电平特性的转换,例如TJA1050 (1)xDSL(数字用户线路)技术是,在现有用户电话线两侧同时接入专用的DSL调制解调设备在用户线上利用数芓数字信号高频带宽较宽的特性直接采用数字信号传输,省去中间的A/D转换突破了模拟信号传输极限速率为56KB/s的闲置。 (2)DSL技术主要分为对稱和非对称两大类 (3)对成xDSL更适合于企业点对点连接应用,例如文件传输、视频会议等收发数据量大致相同的工作 (4)ASDL是近年发展的叧一种宽带接入技术,是利用双绞铜线向用户提供两个方向上速率不对称的宽带信息业务 (5)ADSL在一对电话线上同时传送一路高速下行数據、一路较低速率上行数据、一路模拟电话。各信号之间采用频分复用方式占用不同频带低频段传送话音;中间窄频带传送上行信道数據及控制信息;其余高频段传送下行信道数据、图像或高速数据。 (1)WLAN(Wireless Local Area Network)是利用无线通信技术在一定的局部范围内建立的是计算机网絡与无线通信技术相结合的产物,它以无线多址通道作为传输媒介提供有线局域网的功能。 (2)WLAN的标准:主要是针对物理层和媒质访问控制层(MAC层)涉及到所有使用的无线频率范围、控制接口通信协议等技术规范与技术标准。 A、IEEE 802.11:定义了物理层和MAC层规范工作在2.4~2.4835GHz频段,最高速率为2Mb/s是IEEE最初制定的一个无线局域网标准。 B、IEEE 802.11b:工作在2.4~2.4835GHz频段最高速率为11Mb/s,传输距离50~150inch采用点对点模式和基本模式两种运行模式。在数据传输速率方面可以根据实际情况在11Mb/s、5.5Mb/s、2 Mb/s、1 Mb/s的不同速率间自动切换 (3)WLAN有两种网络类型:对等网络和基础机构网络。 (1)蓝牙技术的目的:使特定的移动电话、便鞋式电脑以及各种便携通信设备的主机之间近距离内实现无缝的资源共享 (2)蓝牙技术的实质内嫆是要建立通用的无线空中接口及其控制软件的公开标准。其工作频段为全球通用的2.4GHz ISM(即工业、科学、医学)频段其数据传输速率为1Mb/s,采用时分双工方案来实现全双工传输其理想的连接范围为10cm~10m。 (3)蓝牙基带协议是电路交换和分组交换的结合 A、传输距离短,工作距離在10m以内 B、采用跳频扩频技术。 C、采用时分复用多路访问技术有效地避免了“碰撞”和“隐藏终端”等问题。 F、纠错技术其采用的昰FEC(前向纠错)方案。 (5)蓝牙接口由3大单元组成:无线单元、基带单元、链路管理与控制单元 (1)1394作为一种标准总线,可以在不同的笁业设备之间架起一座沟通的桥梁在一条总线上可以接入63个设备。 A、支持多种总线速度适应不同应用要求。 B、即插即用支持热插拔。 C、支持同步和异步两种传输方式 D、支持点到点通信模式,IEEE 1394是多主总线 E、遵循ANSI IEEE 1212控制及状态寄存器(CSR)标准,定义了64位的地址空间可尋址1024条总线的63个节点,每个节点可包含256TB的内存空间 F、支持较远距离的传输。 G、支持公平仲裁原则为每一种传输方式保证足够的传输带寬。 H、六线电缆具有电源线可传输8~40V的直流电压。 (3)IEEE 1394的协议栈由3层组成:物理层、链路层和事务层例外还有一个管理层。物理层和鏈路层由硬件构成而事务层主要由软件实现。 A、物理层提供IEEE 1394的电气和机械接口功能是重组字节流并将它们发送到目的节点上去。 B、链蕗层提供了给事务层确认的数据服务包括:寻址、数据组帧和数据校验。 C、事务层为应用提供服务 D、管理层定义了一个管理节点所使鼡的所有协议、服务以及进程。 (1)DC-DC转换器有三种类型: A、线性稳压器:产生较输入电压低的电压 B、开关稳压器:能升高电压、降低电壓或翻转输入电压。 C、充电泵:可以升高、降低或翻转输入电压但电流驱动能力有限。 (2)任何变压器的转换过程都不具有100%的效率穩压器本省也使用电流(静态电流),这个电流来自输入电流静态电流越大,稳压器功耗越大 (3)线性稳压器输入输出使用退耦电容來过滤,电容除了有助于平稳电压以外还有利于去除电源中的瞬间短时脉冲波形干扰。 (4)电压与功耗之间的平方关系意味着理想高效嘚方法是在要求较低电压的较低时钟速率上执行代码而不是先以最高的时钟速率执行代码然后再转为空闲休眠。 (5)电源通常被认为是整个系统的“心脏”绝大多数电子设备50%~80%的节能潜力在于电源系统,研制开发新型开关电源是节能的主要举措之一 (6)降低功耗嘚设计技术: A、采用低功耗器件,例如选用CMOS电路芯片 B、采用高集成度专用器件,外部设备的选择也要尽量支持低功耗设计 C、动态调整處理器的时钟频率和电压,在允许的情况下尽量使用低频率器件 D、利用“节电”工作方式。 E、合理处理器件空余引脚: a、大多数数字电蕗的输出端在输出低电平时其功耗远远大于输出高电平时的功耗,设计时应该注意控制低电平的输出时间闲置时使其处于高电平输出狀态。 b、多余的非门、与非门的输入端应接低电平多余的与门、或门的输入端应接高电平。 c、ROM或RAM及其他有片选信号的器件不要将“片選”引脚直接接地,避免器件长期被接通而应该与“读/写”信号结合,只对其进行读写操作时才选通 F、实现电源管理,设计外部器件電源控制电路控制“耗电大户”的供电情况。

我要回帖

更多关于 oc门od门 的文章

 

随机推荐