基于FPGA和USB 2．0的高速CCD声光信号采集系统
基于FPGA和USB 2．0的高速CCD声光信号采集系统
摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA&C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V电源，TSMC 0．18&m CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。关键词：Butte
0 引 言&&& 在现代通信和雷达领域中，宽带、高增益、实时并行处理是现代接收机的重要标志。因而，这种具有高速并行处理能力和特有的大带宽性能的声光处理系统具有巨大的潜在优势。以声光器件为基础的接收机除了具有宽带、高增益、实时并行处理等特点外，还具有容量大，体积小，功耗低等优点。因而，采用声光信号处理技术解决带宽、高增益和实时并行处理问题具有重要意义，声光信号的采集系统的设计是整个声光系统关键之一。这里设计了一个基于FPGA和USB 2．0的高速CCD声光信号采集系统，为声光信号采集提供了硬件平台。1 系统概述&&& 声光信号采集系统框图如图1所示。系统主要由CCD声光信号采集模块、A／D转换模块、FPGA驱动和控制模块及USB接口传输模块四部分组成。&&& 系统上电后，USB设备按照上位机的命令完成对。FPGA数据采集参数的初始化设置及采集控制。RL2048P在驱动时序的严格控制下工作，采集的模拟信号经专用CCD信号处理芯片AD9822的相关双采样及模／数转换后，缓存在EP2C35内部配置的FIFO中，然后判断当FIFO中的数据达到2 048 B时，向USB控制器CY7C68013A中异步写数据，由于USB设置自动IN模式，可以直接把FIFO中数据传输到PC上位机硬盘文件中，因而可完成CCD声光信号的采集、传输及存储。2 系统各模块设计&&& 系统各模块设计为：&&& FPGA驱动及控制模块 系统采用Altera公司的CycloneⅡ系列。EP2C35F672C6芯片，具有高性价比及丰富的逻辑资源，可满足系统的要求。有4个PLL，33 216个LE，48 KB存储器资源，可以配置成各种模式的ROM，RAM及。FIFO，35个18×18的专用乘法器。FPGA的主要功能是产生RL2048P驱动时序，控制AD9822采样及对其寄存器实现串行编程，内部配置FIFO缓存数据以及与USB接口通信，并传输数据到上位机中。&&& CCD声光信号采集模块 选用PerkinElmer公司的RL2048P线阵CCD。该芯片主要用于高速信号采集，2 048个有效像元，具有高灵敏度、大动态范围、宽光谱范围等特点，最高工作频率为40 MHz，该系统设计为10 MHz。EP2C35的时序驱动输出是3．3 V的LVTTL电平，不能直接驱动RL2048P(多电平要求)。因此，使用DG642和74FCT16244TV芯片完成电平转换，增强驱动能力。图2为RL2048P驱动时序图；图3为使用Verilog HDL编写驱动时序的QuartusⅡ仿真。由比较可见，设计完全能满足时序的严格要求。&&& A／D转换模块 AD9822是ADI公司的专用CCD信号处理芯片，内部集成CDS，PGA，14位ADC、暗电平自动校准、偏置电压控制以及串行接口等功能，采样速度高达15 MHz。ADCCLK的下降沿输出数据的高8位，ADCCLK的上升沿输出数据的低6位。AD9822采样控制时序及寄存器编程都是由EP2C35实现，与RL2048P输出信号同步，保证采集数据的正确性。采用相关双采样模式可以抑制CCD的复位噪声，本系统设置其寄存器分别为0xC0，0xFF。&&& USB接口传输模块 USB 2．0协议的传输速度高达480 Mb／s，且具有接口简单及误码率低等优点，能够满足该系统高速传输的需要。选用Cypress公司的新一代低功耗CY7C68013A芯片，与之相应的开发包和开发文档较齐全，缩短了开发周期，降低了开发难度。为了保证数据传输的速度，CY7C68013A工作于SlaveFIFO模式，不需要EZ-USB FX2LP的CPU干预，即可完成与FPGA的数据传输。EP2C35与CY7C68013A的通信采用了Slave FIFO模式下的异步方式，向大端点EP6写数据，配置其为512 B四重缓冲区，批量AUTO IN传输模式，每次自动提交512 B数据。图4为EP2C35与CY7C68013A的接口连接。
上一篇：已经是第一篇
型号/产品名
芯科电子科技有限公司 上传我的文档
 下载
 收藏
该文档贡献者很忙，什么也没留下。
 下载此文档
基于FPGA的USB接口数据采集系统设计
下载积分：30
内容提示：基于FPGA的USB接口数据采集系统设计
文档格式：PDF|
浏览次数：22|
上传日期： 23:35:53|
文档星级：
全文阅读已结束，如果下载本文需要使用
 30 积分
下载此文档
该用户还上传了这些文档
基于FPGA的USB接口数据采集系统设计
官方公共微信你的位置：
&& 详细内容
基于FPGA和USB的高速数据传输、记录及显示系统
热度793票&&浏览13382次
时间：日 21:03
摘要：提出了一种基于FPGA和USB的高速数据传输、记录及显示系统的设计方案，并对其中的低电压差分信号（LVDS）传输方式、FPGA功能模块以及USB传输模块等进行了介绍。该系统不但可以快速方便的传输、记录及显示雷达数据形成分机的数据，还具有判断数据帧头错误、帧长度错误的功能。
&& 关键词：FPGA；USB；LVDS；数据传输
雷达数据形成分机具有数据量大、传输速率高、帧格式固定等特点。目前用于雷达数据传输的一般有ＰＣＩ总线和网卡，其中３２位的ＰＣＩ接口数据传输速率最大可以达到１３３Ｍｂｉｔ／ｓ，而目前广泛采用的以太网卡的最大传输速率达到１００Ｍｂｉｔ／ｓ，虽然这两者的传输速度完全可以满足要求，但是它们存在安装繁琐，受计算机插槽数量和地址、中断资源限制等弱点。ＵＳＢ（Ｕｎｉｖｅｒｓａｌ ＳｅｒｉａｌＢｕｓ）是一种通用串行总线，具有即插即用、可热插拔，使用方便、成本低的特点，其ＵＳＢ１．０能提供１２Ｍｂｐｓ的全速速率或１．５Ｍｂｐｓ的低速速率，而ＵＳＢ２．０则可以支持４８０Ｍｂｐｓ的高速传输速率。因此，在高速数据传输、记录及显示系统中，考虑到需要方便灵活地与计算机通信，可采用ＵＳＢ通讯方式来对雷达数据形成分机进行检测。２　设计方案
整个系统主要由低电压差分信号（ＬＶＤＳ）接口电路、基于ＦＰＧＡ的高速数据缓存、判断数据错误模块、ＵＳＢ传输模块和计算机组成，其系统结构框图如图１所示。当低电压差分信号接口电路把接收的雷达数据形成分机数据送入ＦＰＧＡ缓存后，该信息便可通过ＵＳＢ接口进行传输、记录并在计算机上显示。该系统由低电压差分信号驱动芯片ＤＳ９０ＬＶ３１（发送器）、ＤＳ９０ＬＶ３２（接收器）、控制芯片ＸＣ２Ｖ５００、ＵＳＢ控制芯片Ｃ８０５１Ｆ３２０、总线驱动器芯片７４ＨＣ２４４组成。３　系统功能及硬件实现
本系统主要由低电压差分信号传输接口、ＦＰＧＡ功能模块和ＵＳＢ传输模块三部分构成。
３．１ 低电压差分信号传输接口
低电压差分信号ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ ＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌ）标准是一种用于高速数据传输的物理层接口标准。由于电压信号摆幅较低，而且可提供电流模式驱动输出，因此ＬＶＤＳ技术只产生极低的噪音，而且功耗也极低，甚至不论频率高低，功耗几乎不变；此外，由于ＬＶＤＳ是以差分方式传送数据，因此不易受共模噪音影响。由于具有超高速（１．４Ｇｂ／ｓ）串行传输、低功耗及低电磁辐射的特性，低电压差分信号传输是在铜介质上实现千兆位级高速通信的优先方案，可用于服务器、可堆垒集线器、无线基站、ＡＴＭ交换机及高分辨率显示等，也可用于通信系统的设计。美国国家半导体公司的ＤＳ９０ＬＶ３１和ＤＳ９０ＬＶ３２是高性能的ＣＭＯＳ低功耗、低电压差分信号驱动器，采用３．３Ｖ供电，可支持大于４００Ｍｂｐｓ的数据率，满足ＡＮＳＩ／ＴＩＡ／ＥＩＡ－６４４标准。其中ＤＳ９０ＬＶ３１可实现四路低电压ＴＴＬ信号转低电压差分信号，而ＤＳ９０ＬＶ３２则可实现四路低电压差分信号转低电压ＴＴＬ信号。
３．２ ＦＰＧＡ功能模块
本设计采用Ｘｉｌｉｎｘ公司的ＦＰＧＡ?Ｆｉｅｌｄ Ｐｒｏ-ｇｒａｍｍａｂｌｅ ｇａｔｅａｒｒａｙ，现场可编程门阵列?芯片ＸＣ２Ｖ５００来实现高速数据缓存。ＸＣ２Ｖ５００属于Ｖｉｒ-ｔｅｘ－ＩＩ系列，是一种高密度、高性能的ＦＰＧＡ。ＸＣ２Ｖ５００可通过ＪＴＡＧ接口实现在线编程；它采用０．１５ｍ和０．１２ｍ混合工艺设计；内核电压为１．５Ｖ，低功耗；可支持多种接口标准；内部时钟频率可达４２０ＭＨｚ；采用专门的在系统可编程ＰＲＯＭ芯片１８Ｖ０４进行配置。&&& ＦＰＧＡ的主要功能是高速数据缓存及判断传输数据帧头错误、帧长度错误，具体说明如下：
（１）高速数据缓存
雷达数据形成分机以１０ＭＨｚ的频率，每秒发送２０００～３０００帧、每帧６４００字节的数据，将如此高速、大量的数据进行准确无误的缓存是本系统的技术难点之一。本方案将数据形成分机送过来的数据先放在ＦＰＧＡ的异步ＦＩＦＯ?Ｆｉｒｓｔ Ｉｎ ＦｉｒｓｔＯｕｔ?存储器里，ＦＩＦＯ存储器同时要有与数据形成分机及ＵＳＢ的接口，且两接口操作互不干涉，以提高数据吞吐率。根据ＦＩＦＯ存储器的Ｆｕｌｌ和Ｅｍｐｔｙ标志可判断存储器全满或空。ＦＩＦＯ存储器的特点是：不需要地址寻址，可简化控制信号；数据写入和读出不依赖于数据速率，可以慢写快读、也可快写满读；进行数据宽度和存储深度的扩展不会增加额外的时间延迟，因此满足了上述要求。
数据形成分机发送的数据包括１６Ｂｉｔ并行数据信号Ｄａｔａ、数据有效标志信号Ｆｌａｇ、时钟信号Ｃｌｋ及复位信号Ｒｅｓｅｔ。图２为数据形成分机与ＦＰＧＡ数据传输接口时序图。其中Ｒｅｓｅｔ为清零信号，除Ｔ１时间外均保持低电平；Ｆｌａｇ信号高电平持续时间为３２０μｓ；Ｃｌｋ为１０ＭＨｚ的读时钟。ＦＰＧＡ接收到数据形成分机发来的数据有效标志信号Ｆｌａｇ后，将首先确定数据帧头，然后以１０ＭＨｚ的时钟频率Ｃｌｋ读１６Ｂｉｔ并行数据信号Ｄａｔａ并存储在ＦＩＦＯ存储器中，以等待ＵＳＢ控制芯片取走。
（２）判断帧数据错误
数据形成分机发送过来的每帧数据的帧头、帧长度是固定的。ＦＰＧＡ对接收的每一帧数据都需要判断帧头及帧长度是否错误。每出现一次错误，ＦＰ-ＧＡ会对其进行一次累加，对应产生一个脉冲，然后将其用７４ＨＣ２４４驱动后分别接ＬＥＤ显示灯，就可以二进制方式显示错误次数。
３．３ ＵＳＢ传输模块
通过ＵＳＢ传输模块可把存在ＦＩＦＯ存储器里的数据传送给计算机并记录下来，本设计采用Ｃｙｇｎａｌ公司的Ｃ８０５１Ｆ系列ＵＳＢ控制芯片Ｃ８０５１Ｆ３２０。Ｃ８０５１Ｆ３２０是将微控制器和ＵＳＢ控制器集成在一起的芯片，完全符合ＵＳＢ１．１规范，最大传输速度可达１２Ｍｂｐｓ。Ｃ０８０１Ｆ３２０的运行指令采用流水线结构，机器周期由标准８０５１的１２个系统时钟周期降为一个系统时钟周期，处理能力大大提高。它还内嵌ＪＴＡＧ调试电路，可在系统编程和调试等。ＦＰＧＡ与Ｃ８０５１Ｆ３２０之间的具体连接控制框图如图３所示。
当ＰＣ机向Ｃ８０５１Ｆ３２０发出接收数据的命令后，Ｃ８０５１Ｆ３２０便可给ＦＰＧＡ发控制信号，以使ＦＰＧＡ在下一帧数据开始时打开ＦＩＦＯ写使能；数据形成分机通过写操作不断将数据存入ＦＩＦＯ存储器。当ＦＩＦＯ存储器中的数据达到一帧时，Ｆｕｌｌ标志有效，向Ｃ８０５１Ｆ３２０请求中断，并将写使能关闭，读使能打开；Ｃ８０５１Ｆ３２０响应中断后将以ＣＬＫ时钟频率读ＦＩ-ＦＯ存储器中的数据ＤＡＴＡ；每读完一帧，ＦＩＦＯ存储器的读使能关闭，写使能打开，同时接收下一帧数据，直到ＰＣ机发停止命令或接收完要求的帧数。４　软件设计
Ｃ８０５１Ｆ３２０中的８０５１内核不但与ＭＣＳ－５１指令完全兼容，而且Ｃｙｇｎａｌ公司的工具包还为其提供了基于Ｗｉｎｄｏｗｓ的ＵＳＢ总线驱动程序和功能驱动程序，这样，用户就可以从烦琐的驱动程序开发中解脱出来，从而大大减少开发时间、风险和成本。
本系统软件设计由两部分组成：动态链接库和应用程序。动态链接库负责与内核的ＵＳＢ功能驱动程序通信并接收应用程序的各种操作请求，而应用程序则负责对传输数据进行记录、显示并实时显示数据传输的状态。
动态链接库的工作原理如下：当它收到应用程序的数据传输请求后，会创建两个线程：数据传输线程和记录、显示线程。其中数据传输线程负责将数据写到应用程序要提交的内存；而记录、显示线程则负责给应用程序发送记录和显示消息。当应用程序接收到此消息后，便从它提交的内存中读取数据并存盘和显示。
用户态应用程序的主要功能是开启或关闭ＵＳＢ设备、检测ＵＳＢ设备、设置数据传输帧数、通过ＵＳＢ接口传输、记录并显示数据、实时显示数据传输的状态包括帧数、字节数等，其应用程序主流程图如图４所示。
本设计的应用软件基于Ｗｉｎｄｏｗｓ系统，并采用ＶＣ作为软件开发环境，这样可以利用现有的软件资源来缩短软件开发周期，同时可提供一个友好、美观清晰、操作简单的图形使用界面。访问ＵＳＢ接口时，调用ＷｉｎｄｏｗｓＡＰＩ函数能及时方便地与系统的ＵＳＢ控制芯片进行通信，并且可以将传输来的数据保存并显示在计算机上。５ 结束语
本文设计的基于ＦＰＧＡ和ＵＳＢ的高速数据传输、记录系统不但具有体积小、功耗低、成本低、使用灵活方便、硬件电路简单、可在线更新等特点；而且还充分利用了微机的资源，因而易开发且扩展性好。目前，本系统已投入实际应用之中，基本能达到高速数据传输、记录及显示的要求，具有较高的实用价值。
对本篇资讯内容的质量打分:
当前平均分：0.08 （278次打分）
【已经有326人表态】
[感动最多的]
[路过最多的]
[高兴最多的]
[难过最多的]
[搞笑最多的]
[愤怒最多的]
[无聊最多的]
[同情最多的]
看看。。。。。使用FPGA实现灵活的USB Type-C接口控制
> 使用FPGA实现灵活的USB Type-C接口控制
使用FPGA实现灵活的USB Type-C接口控制
接口介绍本文引用地址：
　　二十年前，第一代通用串行总线(Universal Serial Bus,
1.0)的出现，为各自为政的电子行业通信标准注入了互通性。而最新发布的 接口规范将USB技术提升到了一个新的高度，能够满足21世纪电子行业的需求，同时也将再一次改变计算机、消费类电子产品以及移动设备之间的互连方式。轻薄、坚固、无需区分插头方向的USB 连接器拓展了由USB 3.1超速(SuperSpeed+)规范定义的各项功能，采用双通道实现高达20 Gbps的总带宽，最多能够将高清电影和3D图像等大型文件的传输时间减少一半。得益于USB Type-C接口的大功率特性，可实现高达100W的快速充电以及为笔记本电脑、监视器、电视机等更大的设备供电。USB Type-C接口还具备多项独一无二的特性，包括新的视频模式&&使用USB连接器和电缆传输DP、VGA和HDMI等格式的视频。
　　USB Type-C接口将为消费者带来诸多激动人心的新特性。不过，要发挥出USB Type-C接口的潜能，设计人员必须根据设计需求实现USB Type-C的供电(PD)协议、电缆方向侦测、高速信号切换以及供应商自定义消息(Vendor Defined Messaging, VDM)功能。本文将讨论如何将低成本的与现有的USB设备相结合，开发出能够充分发挥USB接口高速、大功率和通用特性的产品，以及如何快速将产品推向市场。
　　2 USB Type-C接口简介
　　2.1 新一代可靠耐用的连接器
　　USB Type-C接口的命名源于USB Type-C连接器，USB开发者论坛(USB Implementers Forum, USB-IF)设计了这个坚固、易于使用的接口来替代当今移动设备中广泛使用、易于损坏的Micro-B连接器(图1)。
　　这款24-pin连接器的机械设计反应了设计人员从Micro-B连接器上获得的历史教训，它无需确定插入的正反方向并可实现10000次的插拔。用户再也不需要担心&哪头上，哪头下&，因为USB Type-C连接器没有正反方向之分，所以从任一方向插拔皆可。此外，不像其他大多数USB电缆，USB Type-C电缆两端使用相同的插头。
　　2.2 数据通道增加
　　USB Type-C电缆包含两组支持10Gbps USB 3.1超速标准的Tx/Rx信号通道，提供了20Gbps总带宽，理论上可实现2倍的数据传输和下载时间改善。并保留单独一组引脚给使用USB 2.0连接的传统应用。
　　2.3 供电性能增强
　　该电缆还包含配置通道(Configuration Channel, CC)，可用于发现、配置和管理USB Type-C的先进供电(Power Delivery)功能，为外设或移动设备实现高达100W的供电能力。
　　2.4 更灵活的USB架构
　　除了最新的USB标准中定义的&上行数据流端口(Upstream-Facing Port, UFP)&和&下行数据流端口(Downstream-Facing Port, DFP)&，USB Type-C规范还定义了&双重用途端口(Dual Role Port, DRP)&。这种新型的USB数据端口能够作为DFP或UFP两者中任一个进行工作。DRP可被永久地配置为DFP或UFP，也能在这两种端口间动态切换。请注意：不要与USB供电(Power Delivery)规范中的术语混淆，后者中的&双重用途端口(dual-role port)&是指供电功能。
　　2.5 供应商自定义消息(VDM)
　　该标准还可以扩展用于非USB应用的连接。结构化的VDM允许主机发现和配置连接设备的可选模式，重新分配信号对用于非USB端口，如PCIe或显示端口(DisplayPort)。非结构化的VDM允许供应商传输供应商专用信息和配置控制数据。
　　3 USB Type-C信号
　　USB Type-C连接器的24个引脚在插头中呈对称分布，可实现&正常&或&反向&的插拔。对于用户使用来说很方便，但是仅有一部分的连接是&对称&的，即USB连接是无需考虑方向的(图2)。
linux操作系统文章专题:
fpga相关文章:
上拉电阻相关文章:
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一