还买游戏机做甚?PC家用模拟游戏介绍
日 00:04&&&出处：&& 作者:NEO&&
　　 在上一篇《》的文章中，我们介绍了一部分主流的街机模拟器和一些经典的街机游戏。不过模拟器并非只能模拟街机，家用游戏机也是可以模拟的。这次我们来讲一讲家用游戏机游戏的模拟。一代经典主机SFC　　 太古老的家用机我们就不说了，从任天堂的FC开始，一直到上代的主流游戏机PS2（本代主机大战正如火如荼进行，谁是最后的主流还不好说），游戏机经历过4代的更替，共出现过4台主流家用游戏机和N台非主流游戏机。主流游戏机自不必说，好玩的游戏一大票，而非主流游戏机上也有很多值得一玩的大好游戏。模拟器比较完美的也就到PS这代　　 不过，模拟器比较完美的，也就到PS这一代。而到PS2这一代，同代的PS2、NGC和Xbox，至今没有特别完美的模拟器。包括游戏的运行速度不够流畅，画面质量不够完善，可支持的ROM数量不够多。因此，可以认为PS2这一代游戏机还没有进入可以完全模拟的时代。&& 但就算是可以完美模拟的机种到PS这一代，可玩的游戏机和经典游戏也太多太多，下面我们来简单介绍一下这些游戏机对应的模拟游戏吧。【内容导航】游戏业黄金时代的代表——PlayStation游戏业黄金时代的代表——PlayStation　　 1994年到2000年，可以说家用游戏机进入了一个黄金时代，新一代霸主PlayStation（PS）成就霸业之后，硬件销量比上一代主机SFC更上升了一个层次，并且带动了软件大卖的狂潮。那个时代对于软件商来说，的确是黄金时代，随便出个软件很有可能就上百万的销量，这还仅仅是日本市场。看看现在，一款游戏全球50万都算不错了。　　 PS上诞生了无数的经典游戏，而PS的模拟器，从Bleem到VGS，再到ePSxe，历时大约8年的时间，已经非常完美，绝大多数游戏可以完美模拟。目前最主流、画面质量也好的模拟器仍然是ePSxe。其它还有一些，考虑到和ePSxe重复性比较大，而且本文最主要是介绍如何玩模拟游戏不是模拟器本身，就不介绍了。　　 ePSxe本身容量并不大，关键这模拟器需要加上各种视频、音频、光驱等插件才能完美运行。下面就简单介绍一下。第一次运行ePSxe，会有一个配置向导选择PS的BIOS文件，选择日版、欧版或美版的BIOS都可以视频插件配置，最关键的部分　　 视频插件的配置是整个模拟器最关键的部分，直接关系到画面是否完美。PS是一台主要依靠运算实现3D建模和贴图的游戏机，没有GPU，不支持3D加速。但是各种插件可以利用目前PC强大的3D图形卡实现3D加速，进而在PC上呈现比PS漂亮N倍的画面。虽然插件众多，但最流行的还是Pete''s系列，包括D3D、软件加速和OpenGL。虽然现在采用OpenGL的游戏已经不多，但此模拟器开发的时候，插件程序针对OpenGL做过一定优化，因此Pete''sOpenGL Driver的效果和兼容性最好。插件还需要进一步配置（点击看大图）　　 插件选择后，还要进一步配置。配置里的选项多是关于画面质量的，根据自己显卡的实际状况来选择，不是一味选高就好。根据笔者的经验，Pete''sOpenGL Driver与ATI的显卡驱动一直存在着冲突，会现在画面有时不正常的现象，需要注意。声音插件的配置光驱也是要选择插件的手柄键位的分布，支持振动（点击看大图）　　 配置完成后，只要有PS游戏的ISO或者光盘，就可以直接运行游戏了。PS上经典游戏非常多，这里篇幅限制不可能去一一介绍，甚至是介绍很多，下面我们择要介绍几个。PS经典游戏介绍——FFT　　 介绍游戏之前，有一点要说的是，PS上的经典游戏，现在有不少是汉化后的中文版。当年的不少玩家仅仅凭借对游戏的热情，在不通外文的情况下，在众多日文或英文的游戏中冲杀，楞是把RPG、SLG这样和文字关系密切的游戏通关或是打出全隐藏要素。今天的玩家能玩到这些中文游戏经典，无疑是幸福的。PS经典游戏介绍——FFT中文版　　 之所以首先介绍FFT，因为这是PS上唯一一款销量破百万的战棋类SLG，而前不久又刚好推出了中文版。游戏制作人是从Quest挖来、曾经制作过著名的《皇家骑士团2》的松野泰巳。此人制作的游戏喜欢加入对于一些关于民族仇杀的思考，剧情来说自然是很优秀，而游戏系统方面又继承了FF系列多职业、多魔法、技能华丽的特点。游戏的片头，一段关于历史真相是隐藏在背后的描述后，山地上一段悠扬的风笛，随后跳出FFT的字幕，风格很像《勇敢的心》汉化做得比较完美，有助于玩家了解深刻的剧情准备接招了&技能的效果今天来看也是很华丽的&游戏的剧情就是一部史诗　　 难得的好游戏，又是中文，又能用PC免费玩到。这游戏和皇家骑士团2比起来，缺点就是同屏出场的人物太少，最高只有5人，实在远远不够，众多喜欢的人物培养起来了上场名额却又不足。PS经典游戏介绍——异度装甲PS经典游戏介绍——异度装甲中文版　　 RPG史上剧情最为庞大优秀的作品，也是PS上的神作。如果不是精通日文（注意是精通）并且了解各种宗教和外来语相关词汇，根本无法了解此作的剧情。这次的汉化做得十分完美，专门有名词解释，故事背景的长篇介绍。看了后基本对剧情架构有一个了解。&游戏开始之前，汉化小组制作了详细的剧情背景介绍，可选择看与不看&开篇CG介绍的剧情也是很震撼的&地图画面&战斗画面，分为肉体战斗和机甲战斗&主角的名字“黄飞鸿”……&经过PC强大的图形卡重新处理，画面比PS要好看多了　　 经典还是需要自己体验，游戏的过程中，你会体验到主角与女主角跨越1万年的爱情。PS经典游戏介绍——寄生前夜中文版PS经典游戏介绍——寄生前夜中文版　　 1997年圣诞左右发售的经典RPG，有SQUARE美国分公司开发。剧情根据日本同名小说改编，气氛比较诡异。游戏武器以枪械为主，操作方式当时来看很具新意。&风格比较独特的RPG翻译使用的字体略有缺陷CG的素质不错枪械战斗　　 游戏女主角AYA的设计也非常成功，漂亮的外形，强大的实力，成为众多FANS喜爱的经典人物。PS经典游戏介绍——FF9PS经典游戏介绍——FF9　　 对于更喜欢FF7之前的FF的老FANS来说，FF9可能更受欢迎，复古的世界观、系统，更重要的是4人战斗。相对于7、8在国际上的影响，9要小一些很多FANS更喜欢4人战斗菜单也符合FF系列传统CG画面继承了SQUARE的优良传统　　 游戏人设有点低幼化，不过不影响这款游戏的优秀程度。据说该游戏的汉化工作已经展开，但至今还没有完全中文版仍然比较遗憾。PS其它经典游戏介绍PS其它经典游戏介绍　　 PS经典游戏实在太多，不仅不可能一一详细介绍，就是择要也难，下面简单介绍几款经典系列。FF7PC中文版显然更爽　　 不用过多的言语形容，超经典的RPG游戏。不过，这游戏有PC中文版，再玩PS的日文或英文版就没有必要了。FF8中文版最高　　 毁誉参半的游戏，尽管如此，它仍然是一款经典，并且有中文版。DQ7很强大的RPG大作　　 超人气经典RPG，勇者斗恶龙系列，PS上唯一的正统续作，没有给其它主机移植，非常值得一玩。遗憾的是没有中文版，玩家不得不忍受日文。恶魔城月下夜想曲主角的血统很帅　　 超经典2D R.ACT游戏，正是1997年初发售的月下掀起了PS大作游戏的狂潮。这款游戏的优秀素质，可以说后来再没有恶魔城的续作超过。女神侧身像强大又漂亮的蕾娜丝　　 超经典RPG，不过多介绍了。可惜的是没有完全中文版，大家又只能忍受日文了。生化危机系列&PC中文版玩得更爽　　 PS上一共出过3代，但是每代都有PC中文版，再用模拟器玩显得没必要。并且，这几款后来的主机如NGC都有重制或移植，画面素质显然更优秀。　　 PS上的经典实在太多，没法一一说了，大家还是自己发掘吧。不过，有的游戏，后来新机种上的续作画面更好，没必要用模拟器玩了。比如铁拳系列、WE实况足球系列，魂之利刃系列，显然是PS2上的画面更好。2D RPG的颠峰主机——SFC2D RPG的颠峰主机——SFC　　 FC的接班人，继FC之后任天堂的第2代主流主机。和FC相比，SFC同屏发色数大为增加，画面华丽程度即使今天看也是相当不错的。SFC也是2D RPG的黄金时代，许多著名的RPG在SFC时代奠定了大作的基础。并且，其中很多优秀的游戏后来没有给新主机移植，即使移植了画面也没什么进步（移植到采用光碟媒介的游戏机上几百MB容量，而SFC上超过8MB容量的游戏也屈指可数）。因此，SFC模拟器是相当值得一玩的。　　 SFC的模拟器最主流的有两款：Snes9X和Znes，地位基本相当。Znes的效果更完美，但也只是完美一点点，区别不明显；Snes9X的界面更友好，操作更方便。选哪个看自己习惯。Snes9X采用Windows界面，非常友好且方便操作最重要的显示设置，关系到画面是否完美手柄的键位设置也很直观Znes的界面则是DOS风格&画面设置也不如Snes9X那么直观输入设置模拟游戏的画面倒是十分完美　　 上述两款模拟器的使用都很简单，大部分SFC游戏可以完美模拟。下面我们择要介绍几款超经典的SFC游戏。SFC经典游戏介绍——FF5、FF6中文版SFC经典游戏介绍　　 SFC经典游戏不胜枚举，其中很大一部分是RPG，幸运的是不少经典现在有中文版，也属于完家之福。FF6道具并没有完全汉化，解释汉化了8连斩剧情汉化比较完美了　　 2D时代FF的颠峰，同时在不少FANS看来也是FF全系列的颠峰，与FF7的地位不相上下。不过在国际上的影响就远不如在FANS和日本那么大了。FF5FF5基本上是完全汉化版了战斗画面不如FF6那么华丽职业系统很丰富，可自由转职　　 同样是不朽的经典，被誉为史上死人最多的FF，以同伴的死亡来感动玩家。除了剧情外，系统的职业系统非常丰富，可自由转职也是本作一大特色。SFC经典游戏介绍——DQ3、DQ6中文版DQ3这游戏初始问题选择对职业决定很重要菜单汉化完成，DQ系列就不那么难懂了伙伴是可以招募的　　 FC经典的重制版本，画面非常漂亮，不可否认画面素质提升对游戏可玩度增加的作用。DQ6对话汉化算是比较完全了这画面在SFC末期算极度华丽了鸟山明的BOSS都一个风格……　　 DQ6是SFC末期的RPG大作，本身的素质非常优秀，现在既然有汉化版，RPG爱好者绝对值得一玩。SFC经典游戏介绍——圣剑传说3、浪漫沙加3圣剑传说3主角之一夏洛特，自幼父母双亡，总是在梦里和父母分别，非常可怜生活中，她却要装出很坚强的样子可惜的是没有比较完美的汉化版　　 系列最高作，ARPG颠峰作品之一，6位不同特色的主角，千变万化的招式技能组合，让人百玩不厌。浪漫沙加3武器选择非常丰富这游戏音乐非常出色战斗前的招牌抬腿动作　　 SFC末期大作，以高自由度著称的游戏，阵型技、战斗中领悟技能曾经都是让玩家热血沸腾的设计，不可错过。SFC经典游戏介绍——时空之旅、皇家骑士团2、火炎之纹章2时空之旅游戏一开始就非常震撼有剧情汉化版，主角怎么看都像赛亚人　　 当年的梦幻之作，DQ制作人崛井雄二、人设鸟山明、FF制作人坂口博信联合打造。事实上时空之旅也无愧于神作的称号。皇家骑士团2名字可以根据汉字画数的选择一开始就有仇杀的情节　　 FFT的前身，10人战斗的宏大战棋SLG，剧情刻画极其深刻，主角姐姐卡秋亚公主也是性格非常复杂的人物。根据主角的选择，结局也有所变化。可惜的是没有中文版，比较遗憾。火炎之纹章2有汉化，但是并不完整剑克斧、斧克枪、枪克剑　　 任天堂出品，超经典的SLG，剧情极其悲壮宏大，系统也非常丰富出色。加贺昭三神来之比，喜欢战棋SLG的不可错过。　　 SFC游戏就简单介绍到这里，其它还有无数经典，例如多拉基776、赛尔达传说、第4次超级机器人大战……写三天三夜未必写得完。朋友们，SFC是任何游戏迷都不容错过的主机。孤独的经典主机——N64孤独的经典主机——N64　　 照理说，N64是SFC的正牌接班人。但是，由于发售时间太晚，设计思想太过保守（采用代价昂贵、容量不足的卡带作为游戏的载体），以及对待第三方软件商过于苛刻的原因，被众多第三方厂商集体抛弃。不过，虽然不是主流主机，但并不妨碍N64上出现优秀的游戏。其手柄的创新设计，即使今天也被不少玩家津津乐道。　　 N64的模拟器这里只介绍一款，就是著名的Project64，最新已经推出了1.7版。要注意的是这款模拟器对显卡的要求相对高一些，并且对NVIDIA的显卡支持更好。整合显卡是很容易出问题的哦。模拟器主界面各种插件的设置其实这模拟器对Glide支持最好……手柄的按键设置　　 目前Project64不能说百分百完美，在某些游戏里还是会出现各种BUG，不过能完美运行的游戏已经相当多了。N64不像PS或SFC，它并非一款主流游戏机，因此经典大作不如那两款那么海量。下面我们择要介绍一部分。N64经典游戏介绍——纸片MARIO中文版N64经典游戏介绍——纸片MARIO中文版　　 以MARIO为主角的RPG，风格非常清新搞笑，同时带有很多ACT要素，五一前刚推出中文版。汉化版太不错了游戏中有很多我们熟悉的东西伙伴是可以切换的攻击方式也是很幽默搞笑的小小炸弹的攻击很憨　　 不容错过的优秀游戏。N64经典游戏介绍——Super Mario 64N64经典游戏介绍——Super Mario 64　　 随主机发售的招牌游戏，传说成本高达4000万美圆。游戏的素质即使今天来玩，也没几个同类型游戏能比得上。有PC强悍显卡的渲染助阵，画面表现比N64更好。画面相当好了场景可以自由选择水下场景雪地场景游戏的目的就是收集星　　 喜欢ACT的朋友不能错过。N64经典游戏介绍——赛尔达传说时之笛N64经典游戏介绍——赛尔达传说时之笛　　 赛尔达传说系列中最高作，就是这款时之笛，不仅在Fami通评选中获得40分满分，FANS中的评价也是最高的。画面在当时是极品不太爽的是提取记录要回到迷宫初始剑攻击是主要的攻击方式也可以用弹弓可以用棍子　　 综合了RPG和AVG要素的作品，解谜要素很丰富。不容错过。　　 此外N64的优秀大作还有不少，例如恶魔城寂静的银河，赛尔达假面，皇家骑士团3，大金刚等，篇幅原因不一一列举。生不逢时的优秀主机——DC生不逢时的优秀主机——DC　　 SEGA在家用机领域可以说是屡战屡败，没有任何一款主机成为过主流游戏机。DreamCast（DC）是SEGA于上世纪90年代末推出的&#bit”游戏机，一反过往硬派风格，给人感觉更加友好。除了率先在家用机中采用了GPU的运算部件外，主机体积非常小巧，颜色也改为白色，手柄手感也非常好。可惜，由于消费者基本对SEGA失去了信心，仍然没能取得应有的位置。SEGA也因此停产DC，退出了家用机市场的竞争。　　 DC模拟器比较著名的仍然是ChankastApha，这里只介绍这款，对于游戏的支持谈不上十分完美，但是速度都很流畅。蚊香画面令很多人怀念吧模拟器的视频功能设置还比较简单输入方式和光驱也要选择插件DC手柄的设置　　 ChankastApha无法直接运行ISO，如果是ISO文件需要装虚拟光驱。DC经典游戏介绍——生化危机：代号维罗尼卡DC经典游戏介绍——生化危机：代号维罗尼卡　　 经历了生化危机3的低潮，CAPCOM在DC上率先推出了具有划时代意义的生化危机：代号维罗尼卡。游戏素质非常高，借助当时DC的强大机能，背景和人物都改为全3D设计，增加了很多新的游戏元素，并且游戏流程也前所未有的长。　　这个画面很怀念吧武器道具菜单界面，模拟的效果比较完美AK-47很好，很强大游戏里的狙击步枪很没准头类似Matrix的表现手法耍帅的Steve，和迪卡普里奥哥很相似　　 游戏的剧情也很强悍（就是某些人物心理设计的确比较BT），一些交代手法借鉴了当年流行的《Matrix》，游戏里的角色Steve也和当年当红小生迪卡普里奥哥很相似。虽然后来PS2、NGC等都推出过完全版，但最初的DC版给人的印象是难以磨灭的。DC其它经典游戏介绍DC其它经典游戏介绍　　 DC游戏不少是SEGA当年的街机移植作品，例如VR战士3等，在Model 3街机模拟器已经出现的今天，这些街机移植游戏的意义不再很大，但对于DC迷还是值得一试的。另外DC原创的家用机优秀作品也不少，这里简单说几款。莎木&莎木是众多SEGA爱好者的最爱　　 SEGA当年的野心之作，希望在游戏里营造一个Free的世界，虽然这种想法未能实现，但莎木作为游戏是非常成功的。至今没有续作推出，值得一玩。VR战士3永远的经典VF3　　 购买DC的重要理由，因为VR战士系列当年在3DFTG领域的地位实在是太经典了。尽管现在已经有Model 3的模拟器，但DC版基本完美移植的VR战士3还是值得我们回味的。格兰蒂亚2游戏的画面很漂亮　　 SS上推出的原创RPG大作格兰蒂亚受到不少玩家的好评，GameArts因此决定在DC上推出第2代，借助DC的机能，画面的绚丽程度令人震撼。不过这游戏PC上有中文版，模拟器玩的意义一般。街头涂鸦　　 当年很少有这种类型的游戏，街头涂鸦出现的时候受到很多人、尤其是追逐流行的青少年的喜爱。后来这款系列推出过不少续作，DC上的初代更多的是怀念作用。街头霸王3&当年要玩这个除了街机只有买DC　　 　　 当年CPS3基板一直无法被模拟，PS2出现之前，CAPCOM只给DC移植了这款经典的2DFTG，因此街霸迷们大概唯一的选择就是购买DC。死亡之屋2后来虽然出现了3代，不过2代的经典地位不容怀疑　　 超经典的光枪射击游戏，可看成FPS版的生化危机，街机的新一代投币王。当年专门为这款游戏购买的DC光线枪。　　 DC的经典还是不少的，此外还有疯狂出租车、梦幻之星在线等，篇幅限制不介绍了，大家可以自己发掘。儿时的梦幻——FC儿时的梦幻——FC　　 这个我想不用过多的语言说明，伴随无数人童年的家庭游戏机。当年很多家庭其乐融融，全家玩FC的情景可能还是一些人的美好回忆。尽管今天来看，FC画面和音乐过于简单，纯游戏的价值已经不大，但用来怀念心中的那一份感觉，还是相当好的。　　 FC模拟器有很多，不一一介绍了，这里只推荐一款——VirtuaNES，推荐太多也没有必要。比较完美模拟就可以。VirtuaNES界面更精巧机器虽古老，模拟配置却不少图形配置控制器的设置有趣的是可以选择麻将的控制方式　　 由于年代久远，机能相对落后，PC对FC的模拟在多年前就已经相当完美了。FC经典游戏介绍一：玛里奥、炸弹人、双截龙　　 FC的经典无法数清，况且今天回忆的意义大于实际游戏的意义，这里我们不花大篇幅介绍，来个速度型跳跃式介绍。超级玛里奥充满回忆的画面我们的童年……　　 水管工大叔，至今全球销量冠军，无人可以超过。无数人童年的美好回忆，全家老少咸宜的游戏。超级玛里奥3这游戏国内玩到的人相对少一点，不过有模拟器就FC的机能来说基本是顶峰了　　 优秀的续作，动作丰富度和游戏元素大为增加，基本可以说是FC时代的顶点。超级炸弹人这游戏一旦有了定时器就没意思了　　 当年家里的时间杀手，所有家庭成员几乎都爱玩，一玩就是一下午或一晚上……双截龙对当年的孩子来说，属于不可思议的好游戏　　 当年的动作游戏王，之前除了街机还没见过动作这么丰富的游戏，前后有3代，这个画面是2代的。FC经典游戏介绍二：魂斗罗、忍者龙剑传、恶魔城魂斗罗当年的风靡程度无法用言语来形容看，30条命出现　　 这游戏需要我多介绍么？上上下下左右左右BABA，GOGOGO……忍者龙剑传一代最有趣的就是滚刀二代很有电影的感觉三代感觉迷宫更复杂　　 在FC如此有限的机能上，这游戏竟然做出了电影的感觉，制作者的功力可见一斑。游戏前后3代，款款经典。2代结束后看流星的画面是无数人心中不灭的印象。恶魔城一代二代三代　　 经典就是从FC上开始的，一共3代，无论剧情背景还是身都设计得很出色。FC经典游戏介绍三：合金装备、洛克人、大金刚、DQ3合金装备（Metal Gear）著名的“三条狗”画面，当年的合金装备就是这样子　　 可能很多朋友想不到FC上有这个吧。抛开画面的因素，这游戏的素质比PS2上的续作一点不差哦。当时不少人只能说出“一开始杀3狗，就不知怎么打了”。但是进行下去，你会惊叹居然有如此出色好玩的游戏。基本上，后来的合金装备只是保持了游戏的架构，革命性的变化不多。洛克人一代，当年玩过的朋友一定记得狂高的难度　　 超经典的动作游戏，在FC上前后推出过6代之多，当然难度也是非常之高的。大金刚一代三代，变射击游戏了　　 前后三代，无需介绍的经典，成就了一代人物形象。不过一代的主角是MARIO不是金刚，而且金刚是反面角色。DQ3当年这样画面的游戏吸引我们玩了又玩　　 DQ是成名于FC时代的RPG，DQ3可以说是FC上4作中最为经典的一作。不过现在回头很难再忍受这样画面的RPG了。FC经典游戏介绍三：冒险岛、打鸭子、荒野大镖客、捍卫战士冒险岛当年暑假玩非常清新的游戏　　 高桥名人的冒险岛，老少咸宜的游戏。在FC上出过3代，每款都好玩。打鸭子早期的FPS游戏，当年用光枪玩很有趣味　　 单以销量论，这是家用机上最成功的FPS游戏，当年看到别人用光枪，自己用手柄，总觉得特别羡慕。荒野大镖客这游戏的精妙之处就在这“镖”字上　　 街机移植作品，就FC的机能来说，移植的相当不错了，风靡的游戏。捍卫战士早期的座舱射击游戏　　 即使画面和系统如此简单，当年也曾废寝忘食。　　 要说FC的经典，恐怕说几天几夜也说不完，最终幻想、大蜜蜂小蜜蜂、冰峰、各类运动、赤色要塞、绿色兵团、魔界村……一部成长的历史，大家还是自己发掘吧。硬派16位主机——MD硬派16位主机——MD　　 SEGA向任天堂的王者地位发起挑战的16位主机，早期以街机移植游戏为主，导致适合家用的游戏相对较少，并且同屏发色数少，也在感觉上不如SFC漂亮。不过，MD在中国同样是不少人少年时期的美好回忆。　　 MD的模拟器，我们也只介绍一款——Gens32_Surrea。Gens32_Surrea的界面风格比较独特可设置项目也不少输入健位的设置分辨率可以自定义　　 MD的ROM可下载的就非常多，其中也有不少中文汉化的，大家可以自行在网上搜寻。MD经典游戏介绍——超级忍2MD经典游戏介绍——超级忍2　　 经典的忍者动作游戏，难度还不低，当然也有高手一命通关。经典的开始画面游戏画面当时看来很精美需要掌握好跳的技巧山洞战既然是忍者，必然经常飞檐走壁　　 这款游戏后来并没有移植给其它主机，需要2D动作游戏的朋友，不妨用模拟器向难度挑战。MD经典游戏介绍——大战略2MD经典游戏介绍——大战略2　　 当年几乎MD拥有者人手一份的游戏，给人印象最深的是厚厚的攻略书，对二战欧洲战场的武器收集比较全，几乎每种武器都有详尽的数值说明。相对于一款容量只有1MB的游戏来说，细致程度至今类似的战略游戏都很少有超过它的。当年几乎人手一本的游戏战棋地图画面战斗画面武器资料比较详细坦克对战　　 老玩家记得当年这款游戏的思考时间实在太长，后期一回合等待一两个小时是常有的事，今天来看简直无法忍受。不过今天的CPU比MD的不知快了多少倍，模拟器加速就可以解决这一问题。MD经典游戏介绍——格斗四人组MD经典游戏介绍——格斗四人组　　 其实格斗四人组只是个俗称，这游戏正式的名字叫《怒之铁拳2》。怒之铁拳系列共有3代，款款经典。1代被俗称为“格斗三人组”，因为可选人物3个，而2代由于增加到4个，就变4人组了。可选人物4个，就是“四人组”2代比1代画面提升很大被围殴掉血也很快可以用刀第一个小BOSS　　 爽快类动作游戏，在那个没有CPS模拟器的时代，这游戏带给ACT爱好者的意义不言而喻。梦幻之星4，当年的超经典RPG　　 MD经典游戏还有很多，例如梦幻之星4、幽游白书、太平记、三国志……太多游戏，无法一一讲述，大家下载ROM来体会吧。尾声：未介绍到的模拟器尾声：未介绍到的模拟器　　 文章到这里差不多也该结束了，总之，过去的游戏机是我们成长的记忆，对于游戏爱好者来说，也许会伴随一声。其它还有一些非主流机种，例如SEGA的土星、NEC的PC-FX、3DO等，由于篇幅限制或者模拟器不完善的原因，我们就不在文章里介绍了。其中比较遗憾的是土星，其实土星上的经典大作也非常多。带给我们无数快乐的SS，篇幅的原因这里不讲了考虑手柄因素的话，SS的少年街霸是最完美的版本PS2模拟器PCSX2，兼容性就不说了，速度非常慢　　 PS2、NGC等游戏机的模拟器出现也有段时间了，先不说兼容性的问题，速度就一直不让人满意，看来离完美模拟还有一段时间。希望这个时间能缩点，这样PC玩家可以更方便玩PS2的海量经典大作了。
扯扯车精品文章推荐DS9034PCX初步DS9034PCX的PowerCap水晶特点o提供10年的电池备用电源非挥发性时钟RAM的PowerCap模块包（PCM）的o捕捉直接在表面安装的PowerCap模块板o支队便可方便拆卸o兼容这些34针的PowerCap模块：- DS1644P -XXX- DS1646P -XXX- DS1647P -XXX引脚说明VBATGNDX1, X2- 3伏电池输出=地面- 32.768 kHz晶振的连接绝对最大额定值*工作温度储存温度0 ° C至70℃-20 ° C至+ 70°C水晶特点标称频率负载Capcitance32.768千赫6 pF的描述该DS9034PCX的PowerCap被设计成一个卡入式锂源动力的非易失时间 -保持RAM的达拉斯半导体公司的直接河畔面贴装PowerCap模块（PCM）的包。经过PowerCap模板已被焊接在放置和清洗， DS9034PCX的PowerCap是啪在PCM板的顶部，以形成一个完整的PowerCap模块封装。在安装PowerCap被锁上对防止不正确的附件。该DS9034PCX可通过将普通螺丝刀插入一个容易去除支队功能，并轻轻地撬向外向上到从的PowerCap释放的PowerCap模块板。电池特性额定电压标称容量化学数据保存寿命3V130 mAhr表示李（ CF ）×10年（ 25 ° C）*这是一个额定值只和功能的操作该设备在这些或以上的任何其他条件的在这个操作部分的说明特定网络阳离子是不是暗示。暴露在绝对极限条件下的长时间时间会影响其可靠性。ECopyright1995年，由达拉斯半导体公司。版权所有。有关的重要信息专利和其他知识产权，请参考Dallas Semiconductor的数据手册。/2DS9034PCXDS9034PCX顶视图PKG暗淡ABSIDE VIEWCDE民0.8450.9550.2100.0650.065英寸喃0.8500.9600.2150.0700.070最大0.8550.9650.2200.0750.075BOTTOM VIEW ： REF ONLY功率容量：电池和晶振/2DS1643/DS1643P非易失时钟RAM特点集成的NV SRAM ，实时时钟，水晶，电源失效控制电路及锂能源时钟寄存器相同的访问到静态RAM 。这些寄存器是常驻在8顶部RAM地址。拥有超过10年的完全不挥发在没有电源的操作70纳秒到100纳秒访问时间BCD编码的年，月，日，星期，小时，分钟，并与闰年秒补偿有效期至2100年电源失效写保护允许± 10 ％VCC电源容限锂能源电断开，维持保鲜状态，直到电源施加首次DS1643只（ DIP模块）- 标准的JEDEC字节宽度的8K ×8 RAM引脚只有DS1643P （ PowerCap模板）- 表面贴装封装，可直接包含连接的PowerCap电池和水晶- 可更换电池（安装PowerCap ）- 电源失效输出- 引脚对引脚与其他兼容的DS164XP时钟RAM密度引脚分配NCA12A7A6A5A4A3A2A1A0DQ0DQ1DQ2GND12345678910111213142827262524232221201918171615VCCWECE2A8A9A11OEA10CEDQ7DQ6DQ5DQ4DQ328引脚密封封装（ 700密耳扩展）NCNCNCPFOVCCWEOECEDQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0GND1234567891011121314151617X1GND VBATX23433323130292827262524232221201918NCNCNCNCA12A11A10A9A8A7A6A5A4A3A2A1A034 -PIN PowerCap模板（使用DS9034PCX的PowerCap ）订购信息DS1643-XXX28引脚DIP模块-7070 ns访问-100100 ns访问34 -PIN PowerCap模板-7070 ns访问-100100 ns访问POWERCAP（必填，必须订购另发）1 14022101*DS1643P-XXX*DS9034PCXDS1643/DS1643P引脚说明A0-A12CECE2OEWEVCC- 地址输入- 芯片使能- 芯片使能2 （ DIP模块只）- 输出使能- 写使能- +5伏GNDDQ0-DQ7NCRSTX1, X2VBAT- 地面- 数据输入/输出- 无连接- 上电复位输出（ PowerCap模板）- 水晶连接- 电池连接描述的DS1643是一个8K ×8非易失性静态RAM与一个全功能的实时时钟（RTC ），其无论是在一字节宽的格式访问。非易失性RAM中的计时功能上等同于所有JEDEC标准8K ×8 SRAM 。该装置也可以很容易被取代的ROM，EPROM和EEPROM的插座上提供读/写非易失性以及增加的实时时钟功能。该实时时钟的信息驻留在最高的8个RAM位置。 RTC寄存器包含年，月，日，星期，时，分，秒的数据在24小时BCD格式。更正为天月份和闰年自动进行。 RTC时钟寄存器是双缓冲来避免不正确的数据的访问时可能出现的时钟的更新周期。双缓冲系统也避免时间上的损失倒数计时有增无减通过访问时间寄存器的数据。该DS1643还包含电源失效电路，取消选择设备时的VCC供应中一个彻头彻尾的耐受性条件。此功能可以防止数据丢失的不可预测的系统操作低V带来的CC为避免错误的访问和更新周期。套餐该DS1643有两种封装： 28引脚DIP模块和34引脚PowerCap模块。 28针DIP型模块集成了晶体，锂能源和硅都在同一个包中。 34针PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）包含晶体和电池。这种设计允许的PowerCap可以安装在顶部在完成表面后DS1643P安装过程。表面后安装的PowerCap安装过程中防止损坏晶体和电池由于所需的焊料高温回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap是单独订购和运输分开的容器。为的PowerCap的部件号为DS9034PCX.时钟操作 - 读取软时钟而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会到DS1643时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。当1被写入到读取位的更新被中止，在控制第七最显著位注册。只要1保持在该位置时，更新被中止。发出停止后，寄存器反映计数，也就是一天，日期和时间，这是目前在发出halt命令的那一刻。然而，双缓冲系统的内部时钟寄存器不断更新，使得时钟精度不会受到数据的访问。所有的DS1643寄存器同时更新之后，时钟状态复位。更新是在一秒钟内后读取位写入0 。2 14DS1643/DS1643P框图DS1643图1DS1643真值表表1VCC5伏±10%＆ LT ; 4.5伏＆ GT ; VBAT＆ LT ; VBATCEVIHXVILVILVILXXCE2XVILVIHVIHVIHXXOEWEXXXVILVIHXXXXVILVIHVIHXX模式DESELECTDESELECT写读读DESELECTDESELECTDQ高Z高ZDATA IN数据输出高Z高Z高Z动力待机待机活跃活跃活跃CMOS待机数据保留模式设置时钟控制寄存器的8位是写入位。设定的写入位为1时，象读位，停止更新到DS1643寄存器。然后，用户可以将它们与正确的星期，日期和时间数据以24小时BCD格式。复位写入位到0 ，然后这些值传送到实际时钟计数器和允许恢复正常操作。停止和启动时钟振荡器时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭以最小化从电池的漏电流。该OSC比特是MSB为秒寄存器。将其设置为1振荡器停振。频率测试位比特当天字节6为频率测试位。当频率测试位被置为逻辑1，并且振荡器运行，对LSB秒寄存器将切换为512赫兹。当秒注册为被读出后， DQ0线将在512 Hz的频率进行切换，只要获取条件仍然有效（即CE低，OE低， CE2高，地址秒钟注册仍然有效，稳定的） 。时钟精度（ DIP MODULE ）该DS1643是保证计时精确度内±1每月分钟，在25℃ 。时钟精度（ POWERCAP MODULE ）该DS1643P和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，模块是保证保持时间的精确度内±1.53每月（为35ppm ）分钟，在25℃ 。3 14DS1643/DS1643PDS1643寄存器映射 - BANK1表2ADDRESSB71FFF-1FFEX1FFDX1FFCX1FFBX1FFAX1FF9OSC1FF8WOSC=停止位W= WRITE位B6-XXFTX--RB5-X-X---X数据B4B3B2---------XX----------XXXR =读位X =未使用B1-------X功能B0-YEAR00-99-MONTH01-12-日期01-31-天01-07-小时00-23-分钟00-59-秒00-59X控制AFT =频率测试注意：所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。检索数据从RAM或时钟的DS1643是在读模式下，每当WE（写使能）为高和CE（芯片使能）是低的。该器架构允许的纹波通过访问任何的在NV SRAM中的地址位置。有效数据将在T内的DQ引脚AA之后的最后一个地址输入是稳定的，从而提供了CE和OE访问时间和状态感到满意。如果CEorOE访问时间得不到满足，有效数据将可在芯片的后者允许访问（叔CEA），或者，在输出使能访问时间（tOEA） 。的状态数据输入/输出引脚（DQ）是由控制CE和OE。如果输出为t之前激活AA中，数据线被驱动到一个中间状态，直到吨AA。如果地址输入，而改变CE和OE仍然有效，输出数据有效期为输出数据保持时间（tOH），但将会进入不确定直到下一个地址的访问。将数据写入RAM或时钟在DS1643处于写模式时WE和CE处于其活性状态。写的是开始参考后者发生过渡WEorCE。该地址必须在整个持有有效该循环。CEorWE必须返回非活动最少的tWR之前，另一次读的起始或写周期。数据必须是有效的吨DS之前写的结尾，并保持有效吨DH之后。在一个典型应用中，OE信号将是在写周期期间高。不过，OE设置可以是有源那小心与数据总线，以避免总线冲突。如果OE低前WE低转换数据总线可以成为活性与由地址输入定义的读出的数据。在低过渡WE将然后禁用输出吨WEZ后WE变为有效。数据保持方式当VCC是在额定范围（VCC＆ GT ; 4.5伏）与上面所描述的DS1643可接读取或写入周期。然而，当VCC下面是电源故障点VPF（点处写保护时）内部时钟寄存器和RAM是从访问被封锁。这是通过在内部通过经由所述禁止访问CE信号。此时的上电复位输出信号（RST）会驱动低电平有效，并保持有效，直到VCC返回到正常的水平。当VCC低于内部电池供电的电平，输入功率是从V切换CC引脚连接到内部电池和时钟活动，RAM和时钟数据从电池直至V保持CC返回到标称4 14DS1643/DS1643P的水平。该RST信号是漏极开路输出，需要一个上拉了起来。除RST所有控制，数据，和地址信号必须关机当VCC断电。电池长寿在DS1643具有被设计为用于时钟活动提供能量的锂电源和时钟和RAM数据保持在VCC供给不存在。该内部电源的能力足以将DS1643连续供电为在它安装在设备的使用寿命。为规范的目的，预期寿命为10年，在25 ℃下，在内部时钟振荡器运行没有V的CC力。每个DS1643是从达拉斯半导体附带的锂能源源断开，保证精力充沛的能力。当VCC首先应用的水平大于VPF中，锂电池启用备用电池的操作。实际寿命因为没有锂电池的能量被消耗Ds1643将超过10年更长的时间当VCCis目前。5 14DS1486/DS1486P分枝看门狗计时器www.特点§§§§§§§§128字节的用户NV RAM集成的NV SRAM ，实时时钟，水晶，电源失效控制电路及锂能源拥有超过10年的完全不挥发在没有电源的操作看门狗定时器重新启动一个彻头彻尾的控制处理器报警功能调度的实时相关活动，如系统唤醒可编程的中断和方波产量所有寄存器都通过单独可寻址地址和数据总线活跃在掉电模式下的中断信号引脚分配INTB （ INTB ）A16A14A12A7A6A5A4A3A2A1A0DQ0DQ1DQ2GND1234567891011121314151632313029282726252423222120191817VCCA15INTA / SQWWEA13A8A9A11OEA10CEDQ7DQ6DQ5DQ4DQ3订购信息DS1486XXX（ 32引脚DIP模块）–150150 ns访问–120120 ns访问34 -PIN PowerCap模板–150150 ns访问–120120 ns访问DSK ×832 -PIN密封封装*DS1486PXXX*DS9034PCX所需的PowerCap（必须单独订购）引脚说明- 中断输出A（漏极开路）INTB（ INTB ） - 中断输出B（漏极开路）A0–A16=地址输入DQ0–DQ7- 数据输入/输出CE=芯片使能OE=输出使能WE=写使能VCC= +5伏特GND=地面SQWo方波输出NC=无连接X1, X2- 水晶连接VBAT- 电池连接INTBINTB （ INTB ）A15A16PFOVCCWEOECEDQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0GND1234567891011121314151617X1GND VBATX23433323130292827262524232221201918INTASQWA14A13A12A11A10A9A8A7A6A5A4A3A2A1A034 -PIN PowerCap模板（使用DS9034PCX的PowerCap ）1 17072401DS1486/DS1486P描述的DS1486是具有全功能的实时时钟（RTC） ，报警，监视一个非易失性静态RAM定时器和间隔定时器这些都是一字节的格式进行访问。在DS1486含有锂能量源和一个石英晶体，其无需任何外部电路。数据包含内128K ×8位的存储器和计时寄存器可以读出或写入以相同的方式作为单字节宽，静态RAM 。计时寄存器位于前14个字节的存储空间。数据被保持在支计时器由智能控制电路，其检测Ⅴ的状态CC和写保护存储在VCC超出公差。锂能源可维持的数据和实时超过10年在没有V的CC。计时信息包括百分之一秒秒，秒，分，小时，星期，日期，月份和年份。在每月结束时的日期是几个月少于31天，其中包括修正闰年自动调整。该支链计时工作在24小时或12小时格式，带AM / PM指示。该看门狗定时器提供闹钟中断和0.01秒99.99秒之间的间隔时间。实时报警提供的最多一周预设时间。中断两个看门狗和RTC当系统断电后，将运行。这两者都可以提供系统的“唤醒”信号。套餐该DS1486有两种封装： 32引脚DIP模块和34引脚PowerCap模块。 32针DIP型模块集成了晶体，锂能源和硅都在同一个包中。 32针PowerCap模块板的设计与联系人的连接到一个单独的PowerCap（ DS90934PCX ） ，其中包含晶体和电池。该设计允许的PowerCap被安装在在完成表面的后DS1486P的顶部安装过程。后安装的PowerCap表面贴装工艺防止损坏晶体和电池由于需要高温回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和的PowerCap单独订购和运输分开的容器。为的PowerCap的部件号是DS9034PCX 。操作 - 读寄存器在DS1486执行一个读周期时WE（写使能）处于非活动状态（高） ，CE（芯片使能）和OE（输出使能）有效（低） 。由地址输入指定的唯一的地址（A0 -A16 ）定义的寄存器将被访问。有效的数据将提供给八个数据输出T内的驱动程序加（访问时间）的最后一个地址输入信号之后是稳定的，所提供的CE和OE访问时间还纳。如果OE和CE访问时间不满意，那么数据访问必须是从后面出现的信号测量（CEorOE）和限制性参数是吨CO为CEortOE为OE而不是地址的访问。操作 - 写寄存器在DS1486处于写模式时的WE（写使能）和CE（芯片使能）信号在后地址输入有效（低）的状态是稳定的。后者发生的下降沿CEorWE将确定的写入周期的开始。写周期是由早期的上升沿终止CEorWE。所有地址输入必须保持有效的在整个写周期。WE必须回到高电平状态最少恢复状态（TWR）另一个循环之前可以启动。数据必须在数据有效公交车有足够的数据建立（TDS）和数据保持时间（tDH）相对于较早的上升沿CEorWE。该OE控制信号应当保持未激活（高）在写周期，以避免总线争。然而，如果输出总线已经启用（CE和OE激活的），则WE将禁用在科技产出ODW从它的下降沿。2 17DS1486/DS1486P数据保留该分枝计时器提供了完整的功能，当功能VCC大于4.5伏，并且写保护寄存器的内容，在4.25伏的典型。数据被保持在无Ⅴ的CC没有任何额外的支持电路。在DS1486持续监视VCC。如若电源电压衰减，在网状计时器会自动写保护自身和所有输入到寄存器变“不关心”。这两个中断INTA和INTB（ INTB ）和内部时钟和定时器继续运行而与V的电平的CC。然而，必须确保用于与所述上拉电阻是很重要的中断引脚决不拉升到一个值，该值大于VCC+ 0.3V 。由于VCC瀑布下方大约3.0伏，功率开关电路导通，以保持内部的锂能源时钟和定时数据的功能。它也要求以确保在此期间（备用电池模式） ，目前该电压INTA和INTB（ INTB ）不会超过VBAT。在上电期间，当VCC以上到大约3.0伏上升时，电源切换电路连接外部VCC和断开内置锂电池的能量来源。 V后能正常运行恢复CC超过4.5伏的一段为200毫秒。分枝TIMEKEEPER寄存器该分枝计时器有14个寄存器， 8位宽度包含所有的报时，报警器，监视和控制的信息。时钟，日历，闹钟和看门狗寄存器内存其中所包含的数据的外部（用户可访问的）和内部副本的位置。外部副本独立的不同之处在于它们是由同时传输周期性地更新内部功能递增的内部拷贝（见图1） 。命令寄存器的位受内部和外部函数。该寄存器将在后面讨论。寄存器0， 1，2， 4，6， 8，9，和A包含的日期和时间信息的时间（参见图2） 。日期时间信息存储在BCD 。寄存器3 ，5 ，和7包含日间报警信息的时间。中日间报警信息的时间存储在BCD 。寄存器B是命令寄存器和这个寄存器的信息是二进制的。寄存器C和D是看门狗报警寄存器和信息存储在这两个寄存器是BCD 。寄存器ê通过1FFFF是用户字节，可被用于维持在用户的判断数据。时钟精度（ DIP MODULE ）该DS1486是保证计时精确度内±1每月分钟，在25℃ 。时钟精度（ POWERCAP MODULE ）该DS1486P和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，模块被保证保留时间精度在± 1.53分钟每月（为35ppm ），在25 ℃。3 17DS1486/DS1486P框图图14 17DS1486/DS1486P一天时间寄存器寄存器0， 1，2， 4，6， 8，9，和A包含的节数据中的BCD时间。这八个寄存器中的十位不使用，将始终为0 ，无论它们是如何写的。比特6和7中的月寄存器（ 9）的二进制位。当设置为逻辑0 ，EOSC（第7位）使实时时钟振荡器。这位被设置为逻辑1为从Dallas半导体运，以防止在锂能耗储存和运输（只DIP模块） 。该位通常设备中被打开由用户初始化。然而，该振荡器可以由该位设定为接通，并根据需要脱适当的水平。该INTA和方波输出信号被连接在一起，引脚30上的32针DIP模块。有了这个包，第6位的月寄存器（ 9 ）控制该引脚的功能。当设置为0时，引脚将输出1024 Hz的方波信号。当设置为逻辑1时，该引脚可对于中断输出（INTA）而已。该INTA和方波输出信号分离在34-引脚PowerCap模块。有了这个包，位6月份的注册（ 9 ）仅控制方波输出（引脚33 ） 。当设置为逻辑0 ， 33引脚将输出一个1024 Hz的方波信号。当设置为逻辑1 ，销33处于高阻抗状态。引脚34 （INTA）不受位6位6的设置小时寄存器定义为12或24小时的选择位。当设置为逻辑1时， 12小时格式选择。在12小时格式，位5是AM / PM位，逻辑1表示PM 。在24小时模式下，第5位是第二个10小时位（ 20-23小时） 。中日登记的时间是每0.01秒内从更新实时时钟，除了当TE位（第7位寄存器B的）被设置为低或时钟振荡器是不在运行。同步，并从支计时数据存取的优选方法是这样做的写周期地址位置0B和设置TE位访问命令寄存器（传输使能位）为逻辑0，这将冻结一天的时间外，在登记本记录的时间，允许出现访问，而同时更新的危险。当手表寄存器已读或写，第二个写周期的位置0B设置TE位为逻辑1将放一天中的时间寄存器回更新每0.01秒。不浪费时间，在实时时钟因为天寄存器缓冲时间的内部副本是不断增加的同时，外部存储器的寄存器被冻结。读写天的时间的另一种方法寄存器是忽略同步。然而，任何单一的阅读可能会产生错误的数据为实时钟可以是更新外部存储器的寄存器作为数据正被读的过程中。该几秒钟通过多年的内部副本，并增加了日间报警的时间段检查有数百秒读取99.复制期间被转移到外部寄存器时几秒钟滚百分之99至00。确保数据有效的方法就是做多读和进行比较。写入寄存器也可能产生错误的结果相同的原因。制作的方法确保写周期已经引起正确一个更新是做读验证并重新执行写周期是否数据是不正确的。而从读写周期错误结果的可能性已经指出，它值得注意的是，一个不正确的结果的可能性保持在最低限度，由于冗余该支计时器的结构。时间日间报警寄存器寄存器3 ， 5 ， 7包含的日报警寄存器的时间。比特3 ，4，5 ，和6的寄存器7将始终为0 ，无论它们是如何写的。位寄存器3,5和7中的7是屏蔽位（图3）。当所有的屏蔽位为逻辑0 ，只当寄存器2 ， 4 6出现的日间报警的时间，以及与存储在寄存器3,5的值， 7，报警将每天，当第7位的产生注册7设置为逻辑1。同样，一个报警产生每小时7位寄存器7和5被设置为逻辑1时的第7位寄存器7,5和3被设置为逻辑1时，一个报警会发生每分钟当寄存器1 （秒）推出59到00 。中日报警寄存器时被写入和读取的格式相同节寄存器的时间。该日间报警标志和中断的时候被读取或写入报警寄存器总是被清零。5 17DS1251/DS1251P4096K NV SRAM，带有隐含时钟www.特点§§§§§§§§§§实时时钟跟踪的百分之一秒，分钟，小时，天，日一个月，几个月，甚至几年512K ×8 NV SRAM直接替换易失静态RAM或EEPROM内置锂电池维持日历操作和保存RAM数据手表的功能是透明的RAM手术月和年确定的数量天中的每一个月;有效期至2100年超过10年的数据保留在电源缺位10％工作范围锂能源电断开，维持保鲜状态功耗施加首次只有DIP模块- 标准32引脚JEDEC引脚排列- 与DS1248向上媲美POWERCAP(R)模块板仅- 表面贴装封装，可直接包含连接的PowerCap电池和水晶- 可更换电池（安装PowerCap ）- 引脚对引脚与其他兼容的密度的DS124XP幻时钟引脚分配A18/RSTA16A14A12A7A6A5A4A3A2A1A0DQ0DQ1DQ2GND1234567891011121314151632313029282726252423222120191817VCCA15A17WEA13A8A9A11OEA10CEDQ7DQ6DQ5DQ4DQ332 -PIN密封封装740mil同花顺RSTA15A16NCVCCWEOECEDQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0GND1234567891011121314151617X1GND VBATX23433323130292827262524232221201918A18A17A14A13A12A11A10A9A8A7A6A5A4A3A2A1A034 -PIN PowerCap模板（使用DS9034PCX的PowerCap ）的PowerCap是达拉斯半导体公司的注册商标。1 22112801DS1251/DS1251P订购信息DS1251YP - XXXY （ 5V ）- IND工业- 70为70ns存取空白的32引脚DIP模块34引脚PowerCap模块板*引脚说明A0–A18CEOEWEPDS1251WP - XXXY （ 3.3V ）- IND工业- 120 120ns的访问P空白的32引脚DIP模块34引脚PowerCap模块板*VCCGNDDQ0-DQ7NCX1, X2VBATRST- 地址输入- 芯片使能- 输出使能- 写使能- 电源输入- 地面- 数据输入/输出- 无连接- 水晶连接- 电池连接- 复位* DS9034PCX （安装PowerCap ）要求：（必须单独订购。 ）描述在DSK NV SRAM，带有隐含时钟是完全静态的非易失性RAM （为512k字由8位）具有内置的实时时钟。该DS1251Y具有自我锂电池和控制电路，连续监视VCC对于超出容限。当这样的情况发生时，锂电池便自动接通，写保护无条件使能，以防止同时在内存和实时时钟乱码数据。幻时钟报时提供的信息，包括秒，秒，分百分之一，小时，天，日期，月，年。在每月结束日期被自动调整为个月，少于31天，其中包括闰年补偿。幻影时钟可以工作在24小时或12小时格式，带AM / PM指示。套餐该DS1251有两种封装： 32引脚DIP和34引脚PowerCap模块。 32引脚DIP风格模块集成了晶体，锂能量源，并在一个封装中的硅。 34针PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）包含晶体和电池。这种设计允许的PowerCap可以安装在顶部在完成表面后DS1251P安装过程。表面后安装的PowerCap安装过程中防止损坏，因为所需的高温下的晶体和电池回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和的PowerCap单独订购和运输分开的容器。2 22DS1251/DS1251PRAM读取模式在DS1251执行一个读周期时WE（写使能）处于非活动状态（高）和CE（芯片使能）是有效（低电平） 。由19地址输入（ A0 - A18 ）指定的唯一的地址定义了的512K的数据的字节将被访问。有效的数据将提供给内吨八个数据输出驱动器加（访问时间）的最后一个地址输入信号之后是稳定的，所提供的CE和OE（输出使能）访问时间和状态都还满意。如果OE和CE访问时间不满意，那么数据访问必须是从后来发生的信号测量（CEorOE）和限制性参数是吨CO为CEortOE为OE，而不是解决访问。RAM写入模式在DS1251处于写模式时的WE和CE信号是在后的有效（低电平）状态地址输入是稳定的。后者发生的下降沿CEorWE将确定的开始写周期。写周期是由早期的上升沿终止CEorWE。所有地址输入必须保持有效的整个写周期。WE必须返回到高状态的最小恢复时间(tWR）另一个循环之前可以启动。该OE控制信号应在保持非活动状态（高）写周期，以避免总线冲突。然而，如果输出总线已经启用（CE和OE活动）然后WE将禁止在T输出ODW从它的下降沿。数据保持方式5V器件是完全可访问和可写入数据，或仅当V读CC大于VPF.然而，当VCC下面是电源故障点，VPF（点处写保护时） ，在内部时钟寄存器和SRAM从任何接入受阻。当VCC下降到低于电池开关点，VSO（电池电源电平）时，器件的功率是从V切换CC引脚和备用电池。 RTC操作与SRAM的数据被从电池直至V保持CC返回到额定电平。3.3V的器件是完全可访问和可写入数据或仅当V读CC大于VpF的。当VCC低于电源故障点，VPF，对设备的访问被禁止。如果VPF小于VBAT ，设备电源从V切换CC到备用电源（ⅤBAT）当VCC低于VPF。如果VPFis大于VBAT，设备电源从V切换CC到备用电源（ⅤBAT）当VCC滴剂低于VBAT。 RTC的操作与SRAM的数据被从电池直至V保持CC返回到标称水平。所有的控制，数据和地址信号必须关机当VCC断电。PHANTOM时钟操作与幻象时钟通信是通过模式识别上的一个串行比特流建立64位，它必须通过执行包含在适当的数据64个连续的写周期被匹配DQ0 。那之前的识别64位模式的出现的所有的访问被定向到存储器。识别建立后，接下来的64读或写周期或者提取或更新数据的幻像时钟和存储器存取被禁止。数据传输和从计时功能来完成与下控制一个串行比特流使能芯片，输出使能和写使能。最初，一个读周期的任何存储器位置使用3 22DS1251/DS1251PCE和OE幻像时钟的控制通过移动指针到开始模式的识别序列在64位比较寄存器的第一位。接着， 64个连续的写周期所使用的执行CE和WE控制的SmartWatch的。这些64个写周期，仅用于获得对幻时钟。因此，任何地址到插座中的存储器是可以接受的。然而，在写产生来访问幻像时钟周期也将数据写入到一个位置，在配合内存。首选的方式来管理这个要求是在RAM中的预留只是一个地址位置幻时钟便笺。当执行第一个写周期，它是相对于位的64位的0比较寄存器。如果发现匹配，则指针递增到所述比较的下一个位置寄存器，并等待下一个写周期。如果未找到匹配项，指针不前进，所有的随后的写周期被忽略。如果发生在任何时间模式识别中一个读周期，该目前序列中止，比较寄存器指针复位。模式识别持续共有64个写周期中的比较寄存器如上所述，直到所有位都被匹配（图1） 。用正确的比赛为64位，幻影时钟使能，数据传输或从计时寄存器可以继续进行。接下来的64个周期将导致隐含时钟要么上的DQ0接收或发送数据，这取决于所述的水平OE销或WE引脚。周期其他存储器块之外的位置可以与交错CE周期，而无需中断模式识别序列或数据传输序列的幻像时钟。PHANTOM时钟寄存器信息幻像时钟信息包含在8位，八个寄存器每一个顺序是访问的1位在64位模式的识别序列之后的时间已经完成。当更新幻像时钟寄存器，每个寄存器必须以8位为一组来处理。写作和阅读一寄存器内的各个位可以产生错误的结果。这些读/写寄存器中定义的图2中。所含的幻象时钟寄存器的数据是二进制编码的十进制格式（ BCD ） 。阅读与写寄存器总是完成通过所有八个寄存器步进，从位0寄存器0和寄存器的位7的7结束。4 22DS1251/DS1251P隐含时钟寄存器定义图1注意：以十六进制表示的模式识别为C5 ，3A ，A 3 ，5C， C 5 ，3A ，A 3 ，5C 。这种模式的优势是意外地复制并导致无意中进入假想时钟小于1 1019。这图案被发送到幻象时钟LSB到MSB 。5 22DS1646/DS1646P非易失时钟RAM特点集成了NV SRAM ，实时时钟，水晶，电源失效控制电路及锂能源时钟寄存器相同的访问到静态RAM 。这些寄存器居民八大顶级RAM单元拥有超过10年的完全不挥发在没有电源的操作BCD编码的年，月，日，星期，小时，分钟，并与闰年秒补偿有效期至2100年电源失效写保护允许± 10 ％VCC电源容限DS1646只（ DIP模块）标准的JEDEC字节宽度128K ×8 RAM引脚DS1646P唯一（的PowerCap(R)模块板）表面贴装可直接连接的PowerCap含电池和水晶可更换电池（安装PowerCap ）电源失效输出引脚对引脚兼容于其他密度的DS164xP时钟RAM引脚分配NCA16A14A12A7A6A5A4A3A2A1A0DQ0DQ1DQ2GND1234567891011121314151632313029282726252423222120191817VCCA15NCWEA13A8A9A11OEA10CEDQ7DQ6DQ5DQ4DQ3----32 -PIN密封封装3433323130292827262524232221201918NCNCA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0-订购信息DS1646*DS1646P32引脚DIP模块34针PowerCap模块板功率上限（必填，必须订购另发）NCA15A16PFOVCCWEOECEDQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0GND1234567891011121314151617X1GND VBATX234 -PIN PowerCap模板（使用DS9034PCX的PowerCap ）*DS9034PCX1 11022101DS1646/DS1646P引脚说明A0-A16CEOEWEVCCGND- 地址输入- 芯片使能- 输出使能- 写使能- +5V- 地面DQ0-DQ7NCPFOX1, X2VBAT- 数据输入/输出- 无连接- 电源失效输出（仅适用于DS1646P ）- 水晶连接- 电池连接描述该DSK ×8非易失性静态RAM，带有一个全功能的实时时钟，这两者都是在访问一个字节宽格式。非易失性RAM中的计时功能上等同于任何JEDEC标准的128k ×8 SRAM 。该装置也可以很容易被取代为ROM，EPROM和EEPROM中，提供读/写非易失性和增加的实时时钟功能。现实实时时钟信息驻留在最高的8个内存位置。 RTC寄存器包含一年，月，日，星期，时，分，秒的数据在24小时BCD格式。更正的一天月份和闰年自动进行。 RTC时钟寄存器是双缓冲来避免访问的不正确的数据时可能出现的时钟的更新周期。双缓冲系统也可以防止时间损失倒数计时有增无减通过访问时间寄存器的数据。在DS1646也包含它自己的电源故障电路，取消选择设备时的VCC电源是一个彻头彻尾的OF-宽容的条件。此功能可以防止不可预测的系统运行数据拿来就用的损失低VCC为避免错误的访问和更新周期。套餐该DS1646有两种封装： 32引脚DIP和34引脚PowerCap模块。 32引脚DIP风格模块集成了晶体，锂能源和硅都在同一个包中。 34针PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）包含晶体和电池。这种设计允许的PowerCap可以安装在顶部在完成表面后DS1646P安装过程。表面后安装的PowerCap安装过程中防止损坏晶体和电池由于所需焊料的高温回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap是单独订购和运输分开的容器。为的PowerCap的部件号为DS9034PCX.小时运营 - 读取时钟而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会到DS1646时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。当1被写入到读出的比特，在控制寄存器中的第七最显著位的更新被中止。只要1保持在该位置时，更新被中止。发出停止后，寄存器反映算，也就是一天，日期和时间出席发出halt命令的那一刻。不过，双缓冲系统的内部时钟寄存器不断更新，这样时钟精度不受的数据的访问。所有的DS1646寄存器的时钟后同步更新状态复位。更新是在一秒钟内后读取位写入0 。2 11DS1646/DS1646P框图DS1646图1真值表DS1646表1VCCCEOEWE5V±10%&4.5V &VBAT＆ LT ; VBATVIHXVILVILVILXXXXXVILVIHXXXXVILVIHVIHXX模式DESELECTDESELECT写读读DESELECTDESELECTDQ高-Z高-ZDATA IN数据输出高-Z高-Z高-Z动力待机待机活跃活跃活跃CMOS待机数据保留模式设置时钟控制寄存器的MSB位， B7 ，就是写位。设置写入位为1 ，喜欢读停机位更新到DS1646寄存器。然后，用户可以在正确的星期，日期和时间数据加载它们24小时BCD格式。复位写入位到0 ，然后这些值传送到实际时钟计数器并允许恢复正常操作。停止和启动时钟振荡器时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭以最小化从电池的漏电流。该OSC比特是MSB为第二的寄存器。它的设置到1振荡器停振。频率测试位比特当天字节6为频率测试位。当频率测试位被置为逻辑1，并且振荡器运行时，第二次的寄存器的最低位将切换为512赫兹。当秒寄存器被读出时， DQ0线将在512赫兹的频率，只要切换为存取条件仍然有效（即CE低，OE低，地址秒钟注册仍然有效，稳定的） 。3 11DS1646/DS1646P时钟精度（ DIP MODULE ）该DS1646是保证计时精确度内±1每月分钟，在25℃ 。实时时钟是在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要额外的校准。出于这个原因，场时钟校准方法不可用并且不有必要的。时钟精度也受电气环境和时应该小心，以将RTC中的PCB布局的最低水平EMI部分。有关更多信息，请参阅应用笔记58 。时钟精度（ POWERCAP MODULE ）在DS1646和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，模块通常保持时间的精确度内±1.53每月（为35ppm ）分钟，在25℃ 。时钟精度也受电气环境和时应该小心放置的RTC中的PCB布局的最低水平EMI部分。有关更多信息，请参见应用笔记58.1646寄存器映射 - BANK1表2地址1FFFF1FFFE1FFFD1FFFC1FFFB1FFFA1FFF9OSC1FFF8WOSC=停止位W= WRITE位B7-XXXXXB6-XXFTX--RB5-X-X---X数据B4B3B2---------XX----------XXXR =读位X =未使用B1-------X功能B0-YEAR00-99-MONTH01-12-日期01-31-天01-07-小时00-23-分钟00-59-秒00-59X控制AFT =频率测试注意：所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。检索数据从RAM或时钟的DS1646是在读模式下，每当WE（写使能）为高;CE（芯片使能）是低的。该器架构允许的纹波通过访问任何在该NVSRAM的地址位置。有效数据将在T内的DQ引脚AA之后的最后一个地址输入是稳定的，从而提供了CE和OE访问时间和状态感到满意。如果CEorOE访问时间得不到满足，有效数据将可用的芯片使能访问后者（叔CEA），或者，在输出使能访问时间（tOEA） 。的状态数据输入/输出引脚（DQ）是由控制CE和OE。如果输出为t之前激活AA中，数据线被驱动到一个中间状态，直到吨AA。如果地址输入，而改变CE和OE仍然有效，输出数据有效期为输出数据保持时间（tOH），但将会进入不确定直到下一个地址的访问。4 11DS1646/DS1646P将数据写入RAM或时钟在DS1646处于写模式时WE和CE处于其活性状态。写的是开始引用后者发生高到低的过渡WE和CE。该地址必须保持有效整个周期。CEorWE必须返回非活动最少的tWR之前的起始另一种读或写周期。数据必须是有效的吨DS之前写的结尾，并保持有效吨DH之后。在典型应用中，该OE信号将是在写周期期间高。不过，OE可以主动提供的小心与数据总线，以避免总线冲突。如果OE低前WE过渡低数据总线可以成为活性与由地址输入定义的读数据。低在过渡WE然后禁用输出吨WEZ后WE变为有效。数据保持方式当VCC是在额定范围（VCC& 4.5伏）与上面所描述的DS1646可接读取或写入周期。然而，当VCC下面是电源故障点VPF（点处写保护时）内部时钟寄存器和RAM是从访问被封锁。这是通过在内部通过经由所述禁止访问CE信号。此时电源故障输出信号（PFO）将驱动低电平有效，并保持有效，直到VCC返回到正常的水平。当VCC低于内部电池供电的电平，输入功率是从V切换CC引脚连接到内部电池和时钟活动，RAM和时钟数据从电池直至V保持CC返回到标称的水平。5 11DS1647/DS1647P非易失时钟RAMwww.特点§§§§§§§集成了NV SRAM ，实时时钟，水晶，电源失效控制电路及锂能源时钟寄存器相同的访问到静态RAM 。这些寄存器居民八大顶级RAM单元拥有超过10年的完全不挥发在没有电源的操作BCD编码的年，月，日，星期，小时，分钟，并与闰年秒补偿有效期至2100年电源失效写保护允许± 10 ％VCC电源容限DS1647只（ DIP模块）-标准的JEDEC字节宽度的128K ×8RAM引出线DS1647P唯一（的PowerCap(R)模块板）-表面贴装可直接包含连接的PowerCap电池和水晶-可更换电池（安装PowerCap ）-电源失效输出-引脚对引脚兼容其他DS164XP计时的密度内存引脚分配A18A16A14A12A7A6A5A4A3A2A1A0DQ0DQ1DQ2GND1234567891011121314151632313029282726252423222120191817VCCA15A17WEA13A8A9A11OEA10CEDQ7DQ6DQ5DQ4DQ332 -PIN密封封装12345678910111213141516173433323130292827262524232221201918A18A17A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0订购信息DS1647*DS1647P*DS9034PCX32引脚DIP模块34针PowerCap模块板的PowerCap （必填，必须单独订购）NCA15A16PFOVCCWEOECEDQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0GNDX1GND VBATX234 -PIN PowerCap模板（使用DS9034PCX的PowerCap ）1 11072401DS1647/DS1647P引脚说明A0-A18CEOEWEVCCGND- 地址输入- 芯片使能- 输出使能- 写使能- +5V- 地面DQ0-DQ7NCPFOX1, X2VBAT- 数据输入/输出- 无连接- 电源失效输出（仅适用于DS1647P ）- 水晶连接- 电池连接描述该DSK ×8非易失性静态RAM采用了全功能的实时时钟，这两者都是在访问一个字节宽格式。非易失性RAM中的计时功能上等同于任何JEDEC标准的512k ×8 SRAM 。该装置也可以很容易被取代为ROM，EPROM和EEPROM中，提供读/写非易失性和增加的实时时钟功能。在实实时时钟信息驻留在最高的8个内存位置。 RTC寄存器包含一年，月，日，星期，时，分，秒的数据在24小时BCD格式。更正的一天月份和闰年自动进行。 RTC时钟寄存器是双缓冲来避免访问的不正确的数据时可能出现的时钟的更新周期。双缓冲系统也可以防止时间损失倒数计时有增无减通过访问时间寄存器的数据。在DS1647也包含它自己的电源故障电路，取消选择设备时的VCC电源是一个彻头彻尾的OF-宽容的条件。此功能可以防止不可预测的系统运行数据拿来就用的损失低VCC为避免错误的访问和更新周期。套餐该DS1647有两种封装： 32引脚DIP和34引脚PowerCap模块。 32引脚DIP风格模块集成了晶体，锂能源和硅都在同一个包中。 34针PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）包含晶体和电池。这种设计允许的PowerCap可以安装在顶部在完成表面后DS1647P安装过程。表面后安装的PowerCap安装过程中防止损坏晶体和电池由于所需焊料的高温回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap是单独订购和运输分开的容器。为的PowerCap的部件号为DS9034PCX.小时运营 - 读取时钟而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会到DS1647时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。当1被写入到读出的比特，在控制寄存器中的第七最显著位的更新被中止。只要1保持在该位置时，更新被中止。发出停止后，寄存器反映算，也就是一天，日期和时间出席发出halt命令的那一刻。不过，双缓冲系统的内部时钟寄存器不断更新，这样时钟精度不受的数据的访问。所有的DS1647寄存器的时钟后同步更新状态复位。更新是在一秒钟内后读取位写入0 。2 11DS1647/DS1647P框图DS1647图1真值表DS1647表1VCCCEOEWE5V±10%&4.5V &VBAT＆ LT ; VBATVIHXVILVILVILXXXXXVILVIHXXXXVILVIHVIHXX模式DESELECTDESELECT写读读DESELECTDESELECTDQ高-Z高-ZDATA IN数据输出高-Z高-Z高-Z动力待机待机活跃活跃活跃CMOS待机数据保留模式设置时钟控制寄存器的MSB位， B7 ，就是写位。设置写入位为1 ，喜欢读停机位更新到DS1647寄存器。然后，用户可以在正确的星期，日期和时间数据加载它们24小时BCD格式。复位写入位到0 ，然后这些值传送到实际时钟计数器并允许恢复正常操作。停止和启动时钟振荡器时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭以最小化从电池的漏电流。该OSC比特是MSB为第二的寄存器。它的设置到1振荡器停振。频率测试位比特当天字节6为频率测试位。当频率测试位被置为逻辑1，并且振荡器运行时，第二次的寄存器的最低位将切换为512赫兹。当秒注册为被读出后， DQ0线将在512 Hz的频率进行切换，只要获取条件仍然有效（即CE低，OE低，地址秒钟注册仍然有效，稳定的） 。3 11DS1647/DS1647P时钟精度（ DIP MODULE ）该DS1647是保证计时精确度内±1每月分钟，在25℃ 。实时时钟是在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要额外的校准。出于这个原因，场时钟校准方法不可用并且不有必要的。时钟精度也受电气环境和时应该小心，以将RTC中的PCB布局的最低水平EMI部分。有关更多信息，请参阅应用笔记58 。时钟精度（ POWERCAP MODULE ）在DS1647和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，模块通常保持时间的精确度内±1.53每月（为35ppm ）分钟，在25℃ 。时钟精度也受电气环境和时应该小心放置的RTC中的PCB布局的最低水平EMI部分。有关更多信息，请参阅应用注意58 。1646寄存器映射 - BANK1表2地址7FFFF7FFFE7FFFD7FFFC7FFFB7FFFA7FFF97FFF8OSCB7-XXXXXOSCWB6-XXFTX--RB5-X-X---XW=停止位= WRITE位数据B4B3B2---------XX----------XXXR =读位X =未使用B1-------X功能B0-YEAR00-99-MONTH01-12-日期01-31-天01-07-小时00-23-分钟00-59-秒00-59X控制AFT =频率测试注意：所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。4 11DS1647/DS1647P检索数据从RAM或时钟的DS1647是在读模式下，每当WE（写使能）为高;CE（芯片使能）是低的。该器架构允许的纹波通过访问任何的在NV SRAM中的地址位置。有效数据将在T内的DQ引脚AA之后的最后一个地址输入是稳定的，从而提供了CE和OE访问时间和状态感到满意。如果CEorOE访问时间得不到满足，有效数据将可用的芯片使能访问后者（叔CEA），或者，在输出使能访问时间（tOEA） 。的状态数据输入/输出引脚（DQ）是由控制CE和OE。如果输出为t之前激活AA中，数据线被驱动到一个中间状态，直到吨AA。如果地址输入，而改变CE和OE仍然有效，输出数据有效期为输出数据保持时间（tOH），但将会进入不确定直到下一个地址的访问。将数据写入RAM或时钟在DS1647处于写模式时WE和CE处于其活性状态。写的是开始引用后者发生高到低的过渡WE和CE。该地址必须保持有效整个周期。CEorWE必须返回非活动最少的tWR之前的起始另一种读或写周期。数据必须是有效的吨DS之前写的结尾，并保持有效吨DH之后。在典型应用中，该OE信号将是在写周期期间高。不过，OE可以主动提供的小心与数据总线，以避免总线冲突。如果OE低前WE过渡低数据总线可以成为活性与由地址输入定义的读数据。低在过渡WE然后禁用输出吨WEZ后WE变为有效。数据保持方式当VCC是在额定范围（VCC& 4.5伏）与上面所描述的DS1647可接读取或写入周期。然而，当VCC下面是电源故障点VPF（点处写保护时）内部时钟寄存器和RAM是从访问被封锁。这是通过在内部通过经由所述禁止访问CE信号。此时电源故障输出信号（PFO）将驱动低电平有效，并保持有效，直到VCC返回到正常的水平。当VCC低于内部电池供电的电平，输入功率是从V切换CC引脚连接到内部电池和时钟活动，RAM和时钟数据从电池直至V保持CC返回到标称的水平。5 11DS155364kB的，非易失，同比2000兼容时钟RAMwww.概述该DS1553是一款全功能的， 2000年的标准（ Y2KC ）实时时钟/日历（ RTC），具有RTC报警器，看门狗定时器，上电复位，电池监测和8K ×8非易失性静态RAM 。用户在DS1553中访问所有的寄存器是通过一单字节宽接口，如图图1. RTC寄存器包含世纪，年，月，日，星期，时，分，秒的数据24小时BCD格式。修正了一个月的一天闰年是自动进行的。特点§§集成的NV SRAM ， RTC ，水晶，电源失效控制电路和锂电池时钟寄存器相同的访问到静态RAM ;这些寄存器是居住在16热门RAM单元拥有超过10年的完全不挥发在没有电源的操作精确的上电复位可编程看门狗定时器和RTC报警BCD编码的年，月，日，星期，时，分钟，并具有自动闰年秒补偿有效期至2100年电池电压指示标志电源失效写保护允许±10%VCC电源容差锂能源电断开，维持保鲜状态，直到电源施加首次§§§§订购信息部分DSDS1553-70DSDS1553P-70DSDSDS1553WP-120DS1553WP-150DS9034PCX*PIN- PACKAGE28 EDIP28 EDIP34的PowerCap(R)34的PowerCap28 EDIP28 EDIP34的PowerCap34的PowerCap—VCC(V)5.05.05.05.03.33.33.33.3—顶标DSDSDSDS1553P-70DSDSDS1553WP-120DS1553WP-150DS9034PCX§§§*的PowerCap需要，必须单独订购。销刀豆网络gurations顶视图RSTA12A7A6A5A4A3A2A1A0DQ0DQ1DQ2GND1282273DS15532642552462372282192010191118121713161415VCCWEIRQ / FTA8A9A11OEA10CEDQ7DQ6DQ5DQ4DQ3IRQ / FT北卡罗来纳州北卡罗来纳州RSTVCCWEOECEDQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0GND12345678910111213141516173433323130292827262524232221201918北卡罗来纳州北卡罗来纳州北卡罗来纳州北卡罗来纳州A12A11A10A9A8A7A6A5A4A3A2A1A0DS155328引脚密封封装（ 700密耳扩展）X1GNDVBATX234 -PIN PowerCap模板（使用DS9034PCX的PowerCap ）的PowerCap是达拉斯半导体公司的注册商标。注意：该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：www./errata 。1 19REV ： 022304DS1553 64kB的，非易失，年度-2000兼容时钟RAM引脚说明A0–A12DQ0–DQ7IRQ/ FTRSTCEOEWE- 地址输入- 数据输入/输出- 中断，频率测试输出（漏极开路）- 上电复位输出（开漏）- 芯片使能- 输出使能- 写使能- 电源输入- 地面- 无连接VCCGND北卡罗来纳州详细说明在DS1553 RTC寄存器是双缓冲到内部和外部集。用户具有直接访问外部集。时钟/日历更新到外部组寄存器可以被禁用和能够允许用户访问静态数据。假设内部振荡器被打开时，内部组寄存器被连续地更新。出现这种情况，无论外部寄存器的设置来保障该精确的RTC信息总是保持。在DS1553已经中断（IRQ/ FT ）和复位（RST），其可被用于控制CPU的活动输出。该IRQ/ FT中断输出可以用来产生一个外部中断当RTC寄存器值匹配用户设定的报警值。中断始终可用，而该设备是从供电系统电源，并且它可以被编程时，在电池供电的状态下，作为一个发生系统唤醒。无论是IRQ/ FT或RST输出也可以被用来作为CPU的看门狗定时器。中央处理器活动监视和一个中断，或者如果没有检测到正确的活动复位输出被激活在编程的限制。在DS1553上电复位可用来检测系统掉电或故障，可容纳在一个安全的复位状态，直到CPU正常电源恢复和稳定。该RST输出用于此功能。该DS1553还包含自己的电源故障电路，自动取消选择该设备时，VCC供应进入超差的情况。该功能提供的数据安全性的高度不可预测的系统在运行过程中通过低V带来的CC的水平。套餐在DS1553采用28引脚DIP和34引脚PowerCap模块可用。 28引脚DIP模块集成了晶体，锂能量源，并在一个封装中的硅。 34引脚PowerCap模块板被设计为连接到一个单独的PowerCap （ DS9034PCX ）接触，其中包含晶振和电池。这种设计允许PowerCap配合被安装在DS1553P的顶端后表面贴装过程完成。表面贴装工艺后安装的PowerCap防止损坏晶体和电池由于需要回流焊接的高温。该的PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap排序分别与装运在分开的容器。为的PowerCap的部件号为DS9034PCX 。2 19DS1553 64kB的，非易失，年度-2000兼容时钟RAM图1.框图表1.操作模式VCCCEVIHVCC＆ GT ; VPFVILVILVILVSO＆ LT ; VCC＆ LT ; VPF＆ LT ; VBATXXOEXXVILVIHXXWEXVILVIHVIHXXDQ0–DQ7高-ZDINDOUT高-Z高-Z高-Z模式DESELECT写读读DESELECT数据保留动力待机活跃活跃活跃CMOS待机电池电流数据读时在DS1553处于读模式时CE（芯片使能）为低和WE（写使能）为高。该设备结构允许的纹波通过访问任何有效地址的位置。有效的数据可在的数据输入/输出（ DQ）内吨销AA之后的最后一个地址输入是稳定的，其前提是CE和OE存取时间是满意的。如果CEorOE访问时间得不到满足，有效的数据是可用的，在后者芯片使能访问（TCEA），或者在输出使能访问时间（tOEA） 。的DQ引脚的状态由控制CE和OE。如果输出为t之前激活AA中，数据线被驱动到一个中间状态，直到tAA。如果地址输入，而改变CE和OE仍然有效，输出数据仍然有效输出数据保持时间（tOH），但将会进入不确定的，直到下一个地址的访问。数据写入模式在DS1553中写入模式时WE和CE处于其活性状态。写的是开始参考后者发生过渡WEorCE。该地址必须在整个持有有效该循环。CE和WE必须返回非活动最少的tWR之前的随后启动读或写周期。数据必须是有效的吨DS之前写的结尾，并保持有效吨DH之后。在典型应用中，该OE信号是在写周期期间高。不过，OE可以是有源只要小心与数据总线，以避免总线冲突。如果OE低前WE3 19DS1553 64kB的，非易失，年度-2000兼容时钟RAM转变为低电平时，数据总线能够成为活性与由地址输入所定义的读数据。低在过渡WE然后禁用输出吨WEZ后WE变为有效。数据保持方式5V器件是完全可访问的，并且可以写入数据并仅当V读CC大于VPF.然而，当VCC下面是电源失效点（VPF） -The点处写保护时，该内部时钟寄存器和SRAM从任何接入受阻。当VCC下降到低于电池开关点VSO（电池电源电平）时，器件的功率是从V切换CC引脚和内部备用锂电池电池。 RTC的操作与SRAM的数据被从电池直至V保持CC返回到标称的水平。3.3V的器件是完全可访问和可写入数据，仅当V读CC大于VPF.当VCC低于VPF，对设备的访问被禁止。如果VPF小于VSO时，器件的功率是从V切换CC在内部备用锂电池，当VCC低于VPF。如果VPF较大比VSO，设备电源从V切换CC在内部备用锂电池，当VCC滴剂低于VSO。 RTC的操作与SRAM的数据被从电池直至V保持CC返回到标称水平。所有的控制，数据和地址信号必须关机当VCC断电。电池长寿在DS1553具有被设计为用于时钟活动提供能量的锂动力源和时钟和RAM中的数据保持在VCC供给不存在。这种内部权力的能力供应足够的DS1553连续供电的设备的使用寿命，其中它是安装。规范的目的，预期寿命为10年，在+ 25?C与内部时钟振荡器在没有Ⅴ的运行CC。每个DS1553是达拉斯半导体公司随其锂电池的能量源断开，以保证精力充沛的能力。当VCC首先施加在一等级大于VoutPF中，锂电池启用备用电池的操作。内部电池监控器在DS1553持续监视电池内部的电池电压。在电池电量不足标志（ BLF ）该标志位寄存器（ 1FF0h的B4 ）不可写，应该始终为0时读取。如果图1是以往目前，疲惫不堪的锂电池便表示，和RTC和RAM两者的内容值得怀疑。上电复位温度补偿比较器电路监视VCC的水平。当VCC下降到电源失效跳变点，则RST信号（漏极开路）被拉低。当VCC返回到正常水平时，RST信号不断被拉低的40毫秒到200毫秒。上电复位功能是独立的实时时钟的振荡器，因此操作的振荡器是否被使能。4 19DS1553 64kB的，非易失，年度-2000兼容时钟RAM小时运营表2和下面的段落描述的RTC ，报警器和看门狗功能的操作。表2.寄存器映射地址1FFFh1FFEh1FFDh1FFCh1FFBh1FFAh1FF9h1FF8h1FF7h1FF6h1FF5h1FF4h1FF3h1FF2h1FF1h1FF0hXXXXXOSCWWDSAEAM4AM3AM2AM1YWFYAFRBMB4YYYXXFTXX10小时10分钟10秒10世纪BMB3ABE10日10小时10分钟10秒Y0YBLFY0BMB2YBMB1Y数据B7B6B510年X10 M10日XX小时分钟秒世纪BMB0Y日期小时分钟秒Y0Y0Y0RB1YRB0YB4B3B2YEARMONTH日期天B1B0功能/量程YEARMONTH日期天小时分钟秒控制看门狗中断报警日期报警时间闹钟分钟报警秒未使用FL AGS01-3100-2300-5900-5900-9901-1201-3101-0700-2300-5900-5900-39X =未使用，读/写，在写和读控制位FT =频率测试位OSC =振荡器启动/停止位W =写位R =读位WDS =看门狗督导位BMB0 - BMB4 =看门狗乘数位RB0 ， RB1 =看门狗分辨率位AE =报警标志启用Y =未使用，读/写不写和读控制位ABE =报警在电池备份模式下启用AM1 - AM4 =报警屏蔽位WF =看门狗标志AF =报警标志0 = 0只读BLF =电池低标志时钟振荡器控制时钟振荡器，可以随时停止。以增加备用锂电池的保质期源，该振荡器可以被关闭，以减少来自电池的电流消耗。该OSC位是在几秒钟的MSB寄存器（ 1FF9h的B7 ） 。将其设置为1振荡器停振;它设置为0的开始振荡器。在DS1553从达拉斯半导体随时钟振荡器截止，同该OSC位设置为1 。读时钟当读取实时时钟数据，建议停止更新到外部设定双缓冲的RTC寄存器。这使外部寄存器到静止状态，允许在不寄存器被读出的数据值在读取过程中发生变化。正常更新的内部寄存器继续，而在此状态。当1被写入读取位外部更新暂停，控制寄存器（ 1FF8h ）的B6 。只要1保持在控制寄存器读出位，更新停止。发出停止后，寄存器反映RTC计数（星期，日期和时间），这是目前在此刻halt命令5 19DS1743/DS1743PY2KC非易失时钟RAM特点集成的NV SRAM ，实时时钟，晶振，加电故障控制电路和锂电池时钟寄存器进行访问，等同于静态内存。这些寄存器是居住在八顶部RAM的位置。世纪字节寄存器在超过10年的运作完全非易失性没有权力BCD编码的世纪，年，月，日，星期，时，分钟，并具有自动闰年秒补偿有效期至2100年电池电压指示标志电源失效写保护允许±10%VCC电源容限锂电池与电路断开，维持保鲜状态加电首次只有DIP模块–标准的JEDEC单字节宽， 8K ×8静态RAM引脚POWERCAP?模块板仅–表面贴装封装，可直接连接到的PowerCap含电池和晶体–可更换电池（安装PowerCap ）–上电复位输出–引脚对引脚与其他兼容的密度DS174XP时钟RAM引脚分配NCA12A7A6A5A4A3A2A1A0DQ0DQ1DQ2GND12345678910111213142827262524232221201918171615VCCWECE2A8A9A11OEA10CEDQ7DQ6DQ5DQ4DQ328引脚密封封装（ 700密耳扩展）NCNCNCRSTVCCWEOECEDQ7DQ6DQ5DQ4DQ3DQ2DQ1DQ0GND12345678910111213141516173433323130292827262524232221201918NCNCNCNCA12A11A10A9A8A7A6A5A4A3A2A1A0X1GND VBATX2订购信息DS1743P -XXX （5V）-70-100空白P70 ns访问100 ns访问34 -PIN PowerCap模板（使用DS9034PCX的PowerCap ）引脚说明A0-A12CE28引脚DIP模块34针PowerCap模块板*(3.3V)-120120 ns访问-150150 ns访问CE2OEWE*DS1743WP-XXX28引脚DIP模块34针PowerCap模块板** DS9034PCX （安装PowerCap ）要求：空白PVCCGNDDQ0-DQ7NCRST（必须单独订购）X1, X2VBAT1 17- 地址输入- 芯片使能- 芯片使能2 （ DIP模块只）- 输出使能- 写使能- 电源输入- 地面- 数据输入/输出- 无连接- 上电复位输出（ PowerCap模板）- 水晶连接- 电池连接022301DS1743/DS1743P描述该DS1743是一个全功能的， 2000年兼容（ Y2KC ） ，实时时钟/日历（ RTC）和8K ×8非易失性静态RAM。在DS1743中的用户访问所有的寄存器来完成一个单字节宽，接口，如图1中的实时时钟（RTC）的信息和控制位驻留在8至上RAM单元。 RTC寄存器包含世纪，年，月，日，星期，时，在24小时BCD格式的分，秒的数据。更正月份和闰年的天都自动进行的。 RTC时钟寄存器是双缓冲，以避免不正确的数据的访问可发生在时钟的更新周期。双缓冲系统还可以防止浪费时间的倒数计时无法减少了访问时间寄存器的数据。该DS1743还包含其电源失效电路，取消选择设备时的VCC电源是一个彻头彻尾的宽容条件。此功能可以防止不可预测的系统运行数据低V带来的损失CC为避免错误的访问和更新周期。套餐该DS1743有两种封装（ 28引脚DIP和34引脚PowerCap模块）提供。 28引脚DIP风格模块集成了晶体，锂能源和硅都在同一个包中。 34针PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）包含晶体和电池。这种设计允许的PowerCap可以安装在顶部在完成表面后DS1743P安装过程。表面后安装的PowerCap安装过程中防止损坏晶体和电池由于所需焊料的高温回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap是单独订购和运输分开的容器。为的PowerCap的部件号为DS9034PCX.时钟操作 - 读取软时钟尽管双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会到DS1743时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。本世纪寄存器的当1被写入到读出的位的更新被中止，比特6 ，见表2。只要作为1保持在该位置时，更新被中止。发出停止后，寄存器反映的伯爵，是日，日期和时间，这是目前在发出halt命令的那一刻。但是，内部双缓冲系统的时钟寄存器不断更新，使得时钟准确度不受影响通过数据的访问。所有的DS1743寄存器在内部时钟后同步更新注册更新过程已经重新启用。更新是在一秒钟内后读取位被写入0.读位必须是零为至少500us为确保外部寄存器将被更新。2 17DS1743/DS1743PDS1743框图图1DS1743真值表表1VCCVCC＆ GT ; VPFCEVSO＆ LT ; VCC＆ LT ; VPFVCC＆ LT ; VSO＆ LT ; VPFVIHXVILVILVILXXCE2XVILVIHVIHVIHXXOEWEXXXVILVIHXXXXVILVIHVIHXX模式DESELECTDESELECT写读读DESELECTDESELECTDQ高-Z高-ZDATA IN数据输出高-Z高-Z高-Z动力待机待机活跃活跃活跃CMOS待机数据保留模式设置时钟如表2中所示，位世纪寄存器7是写位。设定的写入位为1时，象读位，停止更新为DS1743的寄存器。然后，用户可以使用正确的星期，日期和时间将它们加载在24小时BCD格式的数据。复位写入位到0 ，然后这些值传送到实际的时钟计数器，并允许恢复正常操作。停止和启动时钟振荡器时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭以最小化从电池的漏电流。该OSC位是MSB （第7位）的秒寄存器，见表2.将其设置为1振荡器停振。频率测试位如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为逻辑1和振荡器运行，对LSB秒寄存器将切换为512赫兹。当秒寄存器被读出时， DQ0线将在512赫兹的频率，只要切换为条件访问保持有效（即CE低，OE低，WE高和地址秒钟注册仍然有效，稳定）。3 17DS1743/DS1743P该DS1743是保证计时精确度内±1每月分钟，在25℃ 。实时时钟是在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要另外由于这个原因，无法使用，而不是必要的场时钟校准方法。时钟精度也受电气环境和时应该小心放置的RTC中的PCB布局最低的一级EMI部分。有关更多信息，请参见应用笔记58 。时钟精度（ DIP MODULE ）时钟精度（ POWERCAP MODULE ）在DS1743和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，模块通常保持时间的精确度内±1.53每月（为35ppm ）分钟，在25℃ 。时钟精度也受电气环境和时应该小心放置的RTC中的PCB布局最低的一级EMI部分。有关更多信息，请参见应用笔记58 。DS1743寄存器映射表2地址数据B7B6B5B4B3B2B1B0功能/量程1FFF1FFE1FFD1FFC1FFB1FFA1FF91FF8OSCXXBFXXOSCWRXX10年XX10分钟10秒10世纪10莫10日XX10小时YEARMONTH日期天小时分钟秒世纪YEARMONTH日期天小时分钟秒控制00-9901-1201-3101-0700-2300-5900-5900-39FTX=停止位W =写位R =读位X =参见下面的注释FT =频率测试BF =电池标志注意：所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。检索数据从RAM或时钟的DS1743是在读模式下，每当OE（输出使能）为低电平时，WE（写使能）为高，并CE（芯片使能）是低的。该装置结构允许的纹波通过访问任何的地址位置在NV SRAM 。有效的数据将在T内的DQ引脚AA之后的最后一个地址输入是稳定，从而提供了CE和OE访问时间和状态感到满意。如果CE或OE访问时间和状态不满足，有效数据将可在芯片使能访问的后者（叔CEA），或者在输出使能访问时间（吨CEA） 。的数据