当前位置： >>
数字电子技术基础-触发器
第四章 触发器4.0 概述 4.1 基本触发器4.2 同步触发器4.3 边沿触发器4.4 触发器的电气特性概述一、基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态 1. 现态： Q 触发器接收输入信号之前的状态。 2. 次态： Q n ?1 触发器接收输入信号之后的状态。 三、分类 1. 按电路结构和工作特点： 2. 按逻辑功能分：RS、JK、D 和 T(T? )。n3. 其他： TTL 和 CMOS，分立和集成。4.1 基本触发器4.1.1 由与非门组成 一、电路及符号1 0G1Q&&Q0 1QQQ=0Q=1G2 S0态R R0 1SR0 1SQ=1 Q=01态二、工作原理S ? 1, R ? 0Q1 0Q&Q=0 0态 Q=1 Q=1 Q=00 1D置 0‖或“复位” (Reset)G1 &G2S ? 0, R ? 11态0 1SR0 1D置 1‖或“置位” (Set)Q ? SQQ ? RQS ? R?0Q和Q 均为UHR 先撤消： 1态 S 先撤消： 0态 Q=Q S ? R?1 D保持” 信号同时撤消： 状态不定 Q?Q (随机)简化波形图状态翻转过程需要一定的延迟时间, Q Q 如 1 ? 0，延迟时间为 tPHL； & 0 ? 1，延迟时间为 tPLH 。 G1 & 由于实际中翻转延迟时间相对于脉 信号同时撤消,出 信号不同时撤 冲的宽度和周期很小，故可视为0。 现不确定状态 消，状态确定 R S 设触发器初始状态为0：SSR QQRQ Q三、现态、次态、特性表和特性方程 1. 现态和次态现态Qn：触发器接收输入信号之前的状态。 次态Qn：触发器接收输入信号之后的新状态。2. 特性表和特性方程特性表 简化特性表R 0 0 0 0 1 1 1 1S 0 0 1 1 0 0 1 1Qn 0 1 0 1 0 1 0 1不用 不用Q n+1 0 1 1 1 0 0R 0 0 1 1S 0 1 0 1不用 不允许RS Q n+1 00 01 11 10 Qn n Q 保持 0 1 0 0 置1 1 置0 0 1 1 1 0Q n+1特性方程Qn+1= S + RQnRS ? 0[例]RSQ QRSQQ4.1.2 由或非门组成 一、电路及符号QG 1 &1 QQQ R&1 G 2SSS二、工作原理RRR? S ?0R ? 0, S ? 1 R ? 1, S ? 0Q n ?1 ? Q n , Q n ?1 ? Q nD保持”D置 1‖ D置 0‖Q n ?1 ? 1, Q n ?1 ? 0Qn ?1? 0, Qn ?1?1R? S ?1Qn ?1、 Qn ?1均为U LD不允许”若高电平同时撤消，则状态不定。波 S 形 R &1 G G 1 &1 2 图 Q S Q R 三、特性表和特性方程 R S 0 0 1 1 0 1 0 1 Q n Q 1 0n+1QQ四、基本 RS 触发器主 要特点 1. 优点：结构简单， 具有置 0、置 1、保持功能。 2. 问题：输入电平直接控制输 出状态，使用不便，抗干扰能 力差；R、S 之间有约束。不用保持 置1 置0 不许nQ= S + RQ RS ? 0 约束条件n+14.1.3 集成基本触发器 一、CMOS 集成基本触发器 1. 由与非门组成：CC4044EN R&1TGQEN&SEN1 1ENEN16 C 1RS 锁存触发器特性表 三态 1R R1 4 C 2 1S S11 C S3 EN A Q n+1 1Q R12 注 1SB S C 5 2R 2Q 7 R2 ? 0 ? Z 74279 高阻态 C 6 n S2 0 12S 74LS279 保 持 0 10 C Q 3R R3 3Q 9 C 1 13S 1 置1 0 S31 11 A C 置0 S32 0 13SB 0 1 12 C 4Q 13 R4 1 14R 不用 不允许 1 14 4S C S4 15 8+VCCQ1 Q2 Q3 Q4内含 4 个基本 RS 触发器 2. 由或非门组成：CC4043(略)二、TTL 集成基本触发器79Q& &S Q&R&C R1 C S11 C S12 C R2 C S2 C R3 C S31 C S32 C R4 C S41 2 3 5 6 10 11 12 14 1516+VCCS1S21R 4 1SA 1Q 1SB 2R
2S 74LS279 3R 3Q 9 3SA 3SB 4Q 13 4R 4S 8Q1Q2Q3Q4R4.2 同步触发器4.2.1 同步 RS 触发器 同步触发器： 触发器的工作状态不仅受输入端 (R、S) 控制，而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。 基本 RS 触发器：S ― 直接置位端； (不受 CP 控制) R ― 直接复位端。同步触发器： 同步 RS 触发器 同步 D 触发器一、电路组成及工作原理 1. 电路及逻辑符号Q G1 S& &Q G2QQQQS C1 RS CP R S CP R 曾用符号G3&R & G 4 CP RS CP R 国标符号S2. 工作原理 当 CP = 0S ? R?1Q n?1 ? Q n保持R ? CP ? R ? 1 ? R 当 CP = 1 S ? CP ? S ? 1 ? S 与基本 RS 触发器功能相同特性表： CP 0 1 1 1 1 1 1 1 1 R ? 0 0 0 0 1 1 1 1 S ? 0 0 1 1 0 0 1 1 Q ? 0 1 0 1 0 1 0 1n特性方程:Q Qn 0 1 1 1 0 0n+1注保持 保持 置1 置0Q n?1 ? S ? RQ n RS ? 0 约束条件 CP = 1期间有效 二、主要特点1. 时钟电平控制CP = 1 期间接受输入信号； （抗干扰能力有所增强） 2. RS 之间有约束不用 不许 不用CP = 0 期间输出保持不变。4.2.2 同步 D 触发器 一、电路组成及工作原理Q G1 S G3 & S1 &Q&&S ? D, R ? DQ n?1 ? S ? RQ n ? D ? DQ n ? D（CP = 1期间有效） 简化电路：省掉反相器。G2RG4CPRD 二、主要特点 1. 时钟电平控制，无约束问题； n ?1 2. CP = 1 时跟随。 (Q ? D ) (Q n ?1 ? Q n ) 下降沿到来时锁存三、集成同步 D 触发器 1. TTL 74LS375Q Q74LS375D11 1D 0 4 1LE 7 1D 1 9 2D 0 12 2LE 15 2D 1 +VCC 16 1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1 8 2 3 6 5 10 11 14 13&1 G1R G3 & R1&1 G 2S&CP1、2 D2G4 D3 CP CP3、4 D4SQ1 C Q1 Q2 C Q2 Q3 C Q3 Q4 C Q4G5DQ n?1 ? S ? RQ n ? D ? DQ n? D2. CMOS：CC4042CG1TG ?G3 1G51DG4Q D 保持 DQCCTG ? ?1G61CP = 1 CP = 0CP CP=1 1G2CC CP CP1CP POLCCP CP当 POL=1 CP 下降沿锁存信号 当 POL=0 CP 上升沿锁存信号0 1D0 D1 D2 D3 CP POL4 7 13 14 5 616 +VCC Q0 D0 Q0 D1 Q1 D2 CC Q1
CP Q2 POL Q3 Q3 8 VSS真值表D D D D DD CP POL Qn Qn+1 注 0 ? 0 1 0 1 保持 ? 0 1 1 0 0 1 1 ? 1 接收 1 1 1 ? 0 0 0 0 ? 1 接收 1 0 0 ? 0 ? 1 0 0 1 保持 ? 1 0 1 CP POL Q 注 0 0 D 接 收 锁存 ? 0 CP 上升沿锁存 D 1 1 接 收 锁存 ? 1 CP 下降沿锁存3 2 9 10 12 11 15 1C Q0 Q0 C Q1 Q1 C Q2 Q2 C Q3 Q3特性表4.3 边沿触发器4.3.1 边沿 D 触发器一、电路组成及工作原理 1. 电路组成及逻辑符号Q 曾用 符号 Q Q Q Q 从 S C1 R QM1G3 & QM 1 & G 4 QMQG1 &Q& G2Q 1D C1QMG5 & 1 G7 &QD CP Q 国标 符号 1D C1 D D CP& G6& G8 11主 S C1 RS1R CPDCP2. 工作原理 (1)接收信号：QCP = 1Q从 S C1 R主触发器接收输入信号QQMn ?1 M? D 主触发器跟随D变化CP = 01QM1(2) 输出信号：主 S C1 R S1主触发器保持不变；从触发器由CP到来之前的 QnM 确定。 即： Q n?1 ? D 下降沿时刻有效RCPD3. 异步输入端的作用 D ― 同步输入端0 10 1异 直 步 接 SD G1 & 受时钟 CP 同步控制 置 1 R D、 D ― 异步输入端 位 1 G & S 0 3 端 不受时钟 CP 控制 0QQ C SD C C SD D CP RD D CP QQ C RD 1Q直 异 & G 步 2 RD 接 复 1 0 & G 1 位 4 端1Q0 1& G6 1G5 & 1 G7 & D11& G8CP曾用符号 国标符号4. 波形Q 1D C1 D CP Q触发器的初始 0 状态可利用异步复位端接低电平实现二、 集成边沿D 触发器1. CMOS 边沿 D 触发器Q Q 引出端 功能CC4013 (双 D 触发器)Q1 Q1 1 2Q2 Q213 12 7 VSS符号S 1DC1 R14 VDD6 5 3 4 8 9 11 10 SD D CP RD 特性表 SD1 CP1 SD2 CP2 n+1 D1 RD1 D2 RD2 CP D RD SD Q 注 ? 0 0 0 0 同步置0 ? 1 0 0 1 同步置1 CP 上升沿触发 ? ? 0 0 Qn 保持(?无效) ? ? 0 1 1 异步置1 ? ? 1 0 0 异步置0 ? ? 1 1 不用 不允许2. TTL 边沿 D 触发器Q 符号 Q7474 (双 D 触发器)Q1 Q1 Q2 Q2 9 8 7 4 2 3 1 10 12 11 13 C CP S CP C SD1 1C D2 2C D1 RD1 D2 RD2 5 6C1 S 1D R引出端 功能 14 VCC地特性表SD D CP RDC C CP D RD SD Qn+1 注 3. 主要特点 1 0 ? 0 1 同步置0 ? 1 1 1 1 同步置1 ? CP 的上升沿(正边沿)或下降沿(负边沿)触发； ? ? 1 1 Qn 保持(?无效) ? 抗干扰能力极强； ? ? 0 1 0 异步置0 ? ? 1 0 1 异步置1 ? 只有置 1、置 0 功能。 ? ? 1 1 不用 不允许4.3.2 边沿 JK 触发器一、电路组成及符号Q二、工作原理Q国 曾 S C1 R 标 用 CP C1 J K 1J IK QM 符 QM 1 号J CP KQQQn ?1?Dn n? J ? Q ? KQ? ( J ? Q n )( K ? Q n )1n n ? JK 冗余项? J Q ? K QJ K&1&S C1 R&1 S D1R CPQn ?1? J Q ? KQnnCP 下降沿有效二、 集成边沿 JK 触发器 1. CMOS 边沿 JK 触发器QCC4027Q1 Q1 1 2Q2 Q2国 标 符 号Q 16 VDD1514 8 VSSC1 S 1J IK R SD J CP K RD Q Q7 6 3 5 4 9 10 13
SD2 RD1 SD1 CP1 CP2 RD2 J2 K2曾 用 符 号SDSD RD CP J K RD J CP K引出端功能JKQnRD特性表 SD CP Qn+1注0 0 0 0 1 1 1 1 ? ? ? ? ?0 0 1 1 0 0 1 1 ? ? ? ? ?0 1 0 1 0 1 0 1 0 1 ? ? ?0 0 0 0 0 0 0 0 0 0 0 1 10 0 0 0 0 0 0 0 0 0 1 0 1? ? ? ? ? ? ? ? ? ?? ? ?0 1 0 0 1 1 1 0 0 1 1 0 不用保持同步置0同步置1 翻 不 转 变异步置1 异步置0 不允许2. TTL 边沿 JK 触发器 74LS112 (双 JK 触发器) ? CP 下降沿触发 ? 异步复位端 RD、异步置位端 SD 均为低电平有效3. 主要特点? CP 的上升沿或下降沿触发；? 抗干扰能力极强，工作速度很高，在触发沿瞬间，按Q n?1 ? J Q n ? KQ n 的规定更新状态；?功能齐全(保持、置 1、置 0、翻转)，使用方便。4. 波形图设输出端 初态为 0 Q J=K=0 保持 J=K=1 翻转4.3.3 边沿触发器功能分类、功能表示方法及转换一、边沿触发器功能分类1. JK 型触发器定义 在CP作用下，J、K取值不同时， 具有保持、置0、置1、翻转功能的电路，都叫做JK型时钟触发器。符号Q C1 Q特性表 J K Q n+1 n 0 0 Q 0 0 0 1 0 1 1 1 Qn 功能特性方程保持置0 置1 翻转Qn ?1? J Q ? KQnn1JIKCP下降沿 时刻有效J CP K2. D 型触发器定义 在CP作用下，D 取值不同时， 具有置0、置1 功能的电路，都叫做 D 型时钟触发器。 符号QC1特性表Q特性方程功能 置0 置1D 0 1Q0 1n+1Qn ?1?D1DCP 上升沿 时刻有效D CP3. T 型触发器在CP作用下，当T = 0时保持状态不变，T =1 时状态 翻转的电路，叫T 型时钟触发器。Q Q1TC1T 0 1Q n+1 Qn Qn功能 保持 翻转Q n ?1 ? T Q n ? T Q n ? T ? QnCP 下降沿时刻有效T CP4. T ’ 型触发器每来一个CP就翻转一次的电路叫T ’型时钟触发器.Q C1 CP QQn 0 1Q n+1 1 0功能Q n?1 ? Q nCP 下降沿时刻有效翻转二、边沿触发器逻辑功能表示方法特性表、卡诺图、特性方程、状态图和时序图。 1. 特性表、卡诺图、特性方程 (1) 特性表(真值表) D 0 1Q0 1n+1功能 置0 置1J 0 0 0 0 1 1 1 1K 0 0 1 1 0 0 1 1Qn 0 1 0 1 0 1 0 1Q n+1Qn功能保持01 Qn置0置1 翻转(2) 卡诺图 D 触发器： 单变量的函数，其卡诺图无意义。Q n?1 ? J Q n ? KQ n JK 触发器：Qn+1 JK Qn 00 01 11 10 0 0 0 1 1 1 1 0 0 1(3) 特性方程Q n?1 ? D D 触发器：JK 触发器： Q n?1 ? J Q n ? K Q n2. 状态图和时序图(1)状态图 D 触发器： D = 0 0 D=0 D=1 1 D=1J = 1， K = ? JK 触发器: J = 0 K=?0 1 J=? K= 0J=?， K= 1(2) 时序图特点：表述了CP 对输入和触发器状态在时间上的对应 关系和控制或触发作用。D 触发器： CP 上升 沿触发 JK 触发器：CP 下降 沿触发三、边沿触发器逻辑功能表示方法间的转换1.特性表 ? 卡诺图、特性方程、状态图和时序图(1) 特性表 ? 卡诺图、状态图 n+1 功能 Qn+1 J K Q JK n 保持 0 0 Q Qn 00 01 11 0 0 0 1 置0 0 1 0 置1 1 0 1 1 1 0 0 n 翻转 1 1 Q 1? / (2) 特性表 ? 特性方程 0? / 0 Q n?1 ? J Q n ? KQ n ?1/ 向时序图的转换(略)10 11?0 /12. 状态图 ? 特性表、卡诺图、特性方程和时序图11 / 10 // 1?01/ 0? / 00/ 0 ? 1/ 01 11 / 1 00/ /10/ ?0Qn+1 JK Qn 00 01 11 10 0 0 0 1 1 1 1 0 0 1J 0 0 0 0 1 1 1 1K 0 0 1 1 0 0 1 1nQn 0 1 0 1 0 1 0 1Q n+1 0 1 0 0 1 1 1 0Qn ?1? Q n JK ? Q JKn?Q JK ?Q JK n ?1 n n Q ? J Q ? KQn状态图 ? 时序图 [例 4.3.1] 已知 CP、J、K 波形，01/ 00/ 画输出波形。 假设初始状态为 0。 CP11 / 10 /0 01 / 11 / 1 00/ 10/J K Q1 0 00 101 1 00 0 1 10014.4 触发器的电气特性4.4.1 静态特性 一、CMOS 触发器 由于 CMOS 触发器的输入、输出以 CMOS反相器 作为缓冲级，故特性与 CMOS 反相器相同，不赘述。 二、TTL 触发器 与 TTL 反相器相同，不赘述。4.4.2 动态特性 一、输入信号的建立时间和保持时间1. 建立时间 tset 指要求触发器输入信号 先于 CP 信号的时间。 CP D 0 1≥≥th≥th0 t set1 0≥1 t set2. 保持时间 th指保证触发器可靠翻转， CP 到来后输入信号需保 持的时间。 边沿 D 触发器的 tset 和 th 均在 10 ns 左右。二、时钟触发器的传输延迟时间 指从 CP 触发沿到达开始，到输出端 Q、Q 完成状 态改变所经历的时间。 1. tPHL 为输出端由高电平变为低电平的传输延迟时间。 TTL 边沿 D 触发器7474， tPHL ≥ 40 ns。 2. tPLH 7474， ≤ 25 ns。 为输出端由低电平变为高电平的传输延迟时间。 三、时钟触发器的最高时钟频率 fmax 由于每一级门电路的传输延迟，使时钟触发器的 最高工作频率受到限制。 7474， fmax ≥ 15 MHz。习题1.画出Q0 Y1 Y2的波形。(设初态为0)≥1CP1J C 1KQ0 Q0&Y1Y2CP Q0 Q0 Y1 Y22.画出Q0 D的波形。(设初态为0)& D 1DA CPCQ0 Q0CP A Q0 D3.画出Q 的波形。(设初态为0)Q J 1J 0&CPC1 1K RQCP J Q4.画出Q0 Q1的波形。(设初态为0)1 CP11D CR1 CP2 1D C RQ0 Q0CP1 CP2 Q0Q1Q1Q1本章要求1.掌握基本触发器的电路结构、工作原理； 2.掌握边沿触发器的逻辑功能、动作特点、特性方程； 3.掌握触发器逻辑功能的转换； 4.掌握由边沿触发器构成的电路分析及工作波形绘制。
更多搜索：
All rights reserved Powered by
文档资料库内容来自网络，如有侵犯请联系客服。推荐这篇日记的豆列
&&&&&&&&&&&&以下试题来自：
多项选择题不存在一次变化问题的触发器是（）。A.基本RS触发器
C.主从JK触发器
D.边沿JK触发器
为您推荐的考试题库
您可能感兴趣的试卷
你可能感兴趣的试题
1A.同步R-S触发器
B.主从R-S触发器
C.维阻R-S触发器
D.边沿R-S触发器2A.基本RS触发器
C.JK触发器
D.T触发器3A.主从RS触发器
B.同步D触发器
C.边沿JK触发器
D.维持－阻塞触发器4A.主从结构
B.边沿结构
C.同步结构
D.维持－阻塞结构5A.保持（记忆）
D.翻转（计数）扫二维码下载作业帮
拍照搜题，秒出答案，一键查看所有搜题记录
下载作业帮安装包
扫二维码下载作业帮
拍照搜题，秒出答案，一键查看所有搜题记录
数字电子技术问题JK触发器实现翻转功能,其JK取值应为_______ .JK触发器实现保持功能,其JK取值应为_______ JK触发器实现置0功能,其JK取值应为_____ JK触发器实现置1功能,其JK取值应为______ n位环形移位寄存器的有效状态是:（1）n （2）2n （3）4n （4）2n
作业帮用户
扫二维码下载作业帮
拍照搜题，秒出答案，一键查看所有搜题记录
问题1翻转 1 1保持 00置0 01置1 10问题2n
为您推荐：
其他类似问题
扫描下载二维码