下载费用：10 元 &
计算机系统概论第三章 第三章 数字逻辑结构在第一章中，我们提到计算机是由数量巨大的非常简单的结构所组成。例如，Intel 的Pentium Ⅳ微处理器，2000 年推向市场，是由超过 4 千 2 百万个 MOS 晶体管制造的。IBM Power PC 750 FX，2002 年推出，是由超过 3 千 8 百万个 MOS 晶体管组成。在本章中，我们将解释 MOS 晶体管作为逻辑单元的工作原理，如何将这些晶体管连接起来组成逻辑门，以及逻辑门是如何被互相连接起来而组成更大的制造计算机所需的单元。在第四章，我们将把这些更大的单元连接起来组成计算机。首先介绍晶体管。3.1 晶体管今天的大多数计算机，或者说是大多数微处理器（所对应的计算机的核心）是由 MOS晶体管组成的。MOS 是金属氧化物半导体的英文缩写。关于半导体的电子特性超出了本书的范围，它位于本书所描述的最底层的抽象之下，也就是说，如果晶体管出现差错，我们就受其控制，无法解决该问题了。不过，也不太可能遇到晶体管出现问题的情况。在此，我们只需了解 MOS 晶体管的两种类型：P 型和 N 型。它们都是进行逻辑运算的，其工作原理与墙上的电开关类似。图 3.1 显示了最基本的电子电路，包括电源、一个墙上的开关和一盏灯。为了让灯发光，电子必须流动；而为了使电子流动，必须存在一个从电源到灯、再回到电源的闭合电路。通过操作开关可以控制电路的合与开，进而使灯打开或关闭。我们使用一个 N 型或 P 型半导体晶体管来代替开关，控制电路的闭合。图 3.2 是一个N 型晶体管的示意图， （a）单独出现的晶体管（b）出现在电路中的晶体管。注意，在图3.2a 中的晶体管有三个终端，它们分别被称为栅极、源极和漏极，其命名原因不在本书范围之内。如果 N 型晶体管的栅极被加以 2.9 伏电压，从源极到漏极的连接就相当于一段电线。使用电子术语来说就是：在源极和漏极之间存在一个闭合回路，即导通。如果 N 型晶体管的栅极被加以 0 伏电压，在源极和漏极之间的连接就被断开，在源极和漏极之间存在一个断路，即截止。图 3.2b 显示了一个包括一个 N 型晶体管、一个电池组和一个灯泡的电路。当栅极被加以 2.9 伏电压时，晶体管就相当于一段导线，从而形成回路，灯泡发光。当栅极被加以 0伏电压时，晶体管则相当于一个断路，电路被断开，灯泡不亮。图 3.2c 为描述图 3.2b 中电路的速记表示法。电子工程师通常只显示电源端，而不总是显示出电源和完整的电路。事实上，电源本身对实现完整的电路的贡献是很容易理解的，所以通常不需显示出来。P 型晶体管的工作原理与 N 型晶体管恰恰相反。图 3.3 是 P 型晶体管的示意图。当给栅极提供的电压为 0 伏时，P 型晶体管像一段电线，构成闭合回路；当所提供的电压为 2.9伏时，就出现断路。因为 P 型和 N 型晶体管以互补的方式工作，我们称既包含 P 型晶体管又包含 N 型晶体管的电路为 CMOS 电路，即互补金属氧化物半导体电路。3.2 逻辑门晶体管之上是逻辑门。也就是说，我们只用 MOS 晶体管就可以构建基本的逻辑结构。在第二章，我们学习了与、或、非函数的特性。在本章，我们将构建晶体管电路，以实现每一种逻辑函数，相应的电路我们分别称为与门、或门、非门。3.2.1 非门（或反相器）图 3.4 显示了在计算机中最简单的逻辑结构，它由两个 MOS 晶体管构成：一个 P 型晶体管和一个 N 型晶体管。图 3.4a 是其电路的示意表示。图 3.4b 显示了当输入电压为 0 伏时该电路的工作情况，注意：P 型导通而 N 型截止，因此，输出与 2.9 伏一端连接。另一方面，如果输入为 2.9 伏，P 型截止而 N 型导通，输出与地（即 0 伏）连接。电路的完整表现可以通过列表的方式描述，如图 3.4c 所示。如果我们使用符号 0 代替0 伏，用符号 1 代替 2.9 伏，就得到补或非函数的真值表（图 3.4d） ，与第二章相同。我们已经显示了如何构建第二章所讨论的非函数的电子电路。我们称该电路为非门，或反相器。3.2.2 或门与非或门图 3.5 显示了一个非或门。图 3.5a 是实现非或门的电路示意图。它包含两个 P 型和两个 N 型晶体管。图 3.5b 显示了如果 A 被加以 0 伏，B 被加以 2.9 伏时电路的表现。在这种情况下，两个 P 型晶体管下面出现一个断路，输出 C 与 2.9 伏的电源不相连。然而，最左边的 N 型晶体管的作用像一根电线，将输出 C 与 0 伏相连。注意如果 A 和 B 都被加以 0 伏，两个 P 型晶体管导通，输出 C 被连到 2.9 伏。同时可以注意到，既然两个 N 型晶体管的作用都是形成断路，所以 C 与地不相连。A B C0 伏 0 伏 2.9 伏0 伏 2.9 伏 0 伏2.9 伏 0 伏 0 伏2.9 伏 2.9 伏 0 伏图 3.5 非或门如果给 A 或 B 提供 2.9 伏电压，则对应的 P 型晶体管为断路。那就足够切断从 C 到2.9 伏电源的连接。然而提供给其中一个 N 型晶体管的栅极的 2.9 伏则足以使晶体管导通，使得 C 接地（即 0 伏） 。图 3.5c 总结了图 3.5a 中电路的全部特性。它表明给 A 和 B 提供 4 组不同电压的电路特征。这四组分别为A=0 伏 B=0 伏A=0 伏 B=2.9 伏A=2.9 伏 B=0 伏A=2.9 伏 B=2.9 伏如果使用等价的逻辑值代替电压，就得到图 3.5d 所示的真值表。注意到 C 的输出恰恰就是与第二章中讨论的逻辑或函数相反的结果。实际上它是非或函数，其缩写为 NOR。我们把实现非或函数的电路叫做非或门。如果我们在输出端增加一个反相器，扩大图 3.5a 的电路，如图 3.6 所示，输出 D 就是逻辑函数或的结果。图 3.6a 中的电路就是或门。图 3.6b 表示了如果输入变量 A 是 0 并且输入变量 B 是 1 时的电路结果。图 3.6c 显示了该电路的真值表。3.2.3 与门和非与门电路图 3.7 显示了一个与门电路。注意，如果当 A、B 中有一个输入是 0V 的电压时，都有C 直接连接到 2.9V 的电源上。C 有 2.9V 的电压表明栅极与 C 相连的 N 型晶体管提供了一条从 D 到地的通路。因此，只要 A、B 中有一个为 0，图 3.7 电路的输出 D 就为 0。同时，当 A、B 中至少有一个被提供 0V 电压时，表明栅极和 A 或 B 相连的两个 N 型晶体管中至少有一个为断路，因此，C 不接地。此外，C 为 2.9V 意味着栅极和 C 相连的 P型晶体管为断路，因此，D 不与 2.9V 相连。另一方面，当 A、B 都被供给 2.9V 的时候，和它们相对应的 P 型晶体管都是断路。然而，和它们相对应的 N 型晶体管就像电线，直接使 C 接地。因为 C 接地，所以最右端的P 型晶体管就像闭合电路，让 D 有 2.9V 的电压。图 3.7b 使用真值表总结了图 3.7a 中的电路特性。这个电路就是与门电路。而虚线里的电路（即输出是 C）是一个非与门电路。以上门电路在数字逻辑电路和数字计算机中应用非常普遍。在 Pentium Ⅳ微处理器里有上百万个反相器（非门） 。为了方便起见，我们使用图 3.8 中的标准符号来表示上面的每一种门电路。在反相器、非与门和非或门电路中的圈表示补（即非）函数。从现在开始，我们将不再画那些显示出单个晶体管的电路，而是使用图 3.8 中的符号来表示，提升抽象的层次。3.2.4 德摩根定律图 3.9a 中可以在进入门电路前先对输入做非函数。考虑两个输入的与门，如果我们把A 和 B 应用了非函数后再输入门，并且与门的输出也取非的效果。与门电路输入前的圈表示 A 和 B 在输入与门之前就取了非。图 3.9b 显示了 A=0，B=1 这一输入组合的结构特性。为了方便起见，我们把圈从与门电路的输入和输出上移开。这样，我们就可以很容易的看到每个值经过圈时发生了怎样的变化。图 3.9c 采用真值表的方式列出了图 3.9a 的逻辑电路中全部四种输入组合的特性。注意A 取非用 表示。我们可以使用代数式来描述这个电路的特征： B ORA ND?我们也可以使用语言来表述这一特征：“只有 A 和 B 都为假时，输出才为假” ，等价于“A 和 B 至少有一个为真时，输出就为真” 。这个等式就是著名的德摩根定律。如果把或门的两个输入都取非，输出也取非，会有类似的结果吗？3.2.5 更大的门在结束逻辑门这个主题之前，我们应当注意到存在更多输入的与门，或门，非与门，非或门的表示方法。比如，我们可以构建一个三个输入的与门或者四个输入的或门。一个有 N 个输入的与门仅当所有的输入变量都为 1 时，输出才为 1。只要有一个为 0 结果就为0。一个有 N 个输入的或门只要任何一个输入变量为 1 输出就为 1。也就是说仅当所有的输入变量都为 0 时输出才为 0。图 3.10 是一个三个输入的与门。图 3.10a 给出了它的真值表。图 3.10b 给出了有三个输入的与门的符号表示。你能画出一个有三个输入的与门的晶体管级的电路吗？一个有四个输入的或门呢？3.3 组合逻辑电路我们已经理解了基本逻辑门的工作原理，下一步就是构建一些组成计算机微结构的重要组件的逻辑结构。有两种基本的逻辑结构，一种包括信息的存储，另一种则不包括。在 3.4、3.5 和 3.6节，我们将讨论存储信息的逻辑结构。这一节我们讨论另一种。这些结构有时被称为“判定元件” 。通常，它们被称为组合逻辑结构，因为它们的输出是仅由当前输入值的组合决定的。它们的输出不由任何过去的存储在其中的信息决定，因为信息不能被存储在组合逻辑电路中。我们现在来了解译码器，多路选择器，全加法器。3.3.1 译码器图 3.11 表示一个有两个输入的译码器的逻辑门描述。译码器的特性为：只有一个输出为 1，其它全为 0。输出为逻辑 1 的是对应于要被检测的输入组合的输出。通常，译码器有n 个输入，2 n 个输出。被检测的输入组合的输出线被设定，即输出为 1，所有其它的输出则为 0。在图 3.11 中，在输入 A 和 B 的四种可能的组合中，在任意时刻，只有一个输出为1。在图 3.11b 中，译码器的输入是 10，结果第三根输出线被设定。译码器用来判断如何解释一个位组合。我们将在第五章中看到，在 LC-3 中每一条指令执行的工作是由一个 4 位的位组合决定的，它被称为操作码，是指令的一部分。一个 4-16 的译码器是一个简单的组合逻辑电路，它能识别出每一条指令执行的工作是什么。3.3.2 多路选择器图 3.12a 表示一个有两个输入的多路器，或多路选择器的门级描述。这种多路选择器的功能就是选择其中一个输入，并把它连接到输出。选择信号（图 3.12 中的 S）决定哪个输入是连接到输出的。图 3.12 的多路选择器工作如下：假设 S=0，如图 3.12b。因为除非所有的输入都为 1，否则与门的输出就为 0，那么，最右边的与门输出为 1。并且，最左边的与门的输出与 A 的输入相同。那就是说，如果 A=0，那么最左边的与门是 0；如果A=1，那么输出就为 1。因为最右边的与门输出为 0，所以对或门不起作用。因此，C 处的输出与最左边的与门的输出一样。综上所述，如果 S=0，那么 C 端的输出就是 A 端的输入。 另一方面，如果 S=1，那么 B 与 1 做与运算，结果就是或门的输出将是 B 的值。总之，C 的输出要么与 A 的输入有关，要么与 B 的输入有关——取决于选择线 S 的值。我们说 S 选择多路选择器的来源（A 或者 B）发送到输出端 C。图 3.12c 显示了一个多路选择器的标准表示方法。一般说来，一个多路选择器由 n 条选择线和 2n 个输入组成。图 3.13a 表示一个有四个输入的多路选择器的门级描述。它需要两条选择线。图 3.13b 显示一个四个输入的多路选择器的标准表示方法。你能构建一个有八个
文档加载中……请稍候！
下载文档到电脑，查找使用更方便
10 元 &&0人已下载
还剩页未读，继续阅读
<a href="UserManage/CopyrightAppeal.aspx?bid=" title="版权申诉" class="fLeft works-manage-item works-manage-report" target="_blank"
关&键&词： 计算机 系统 概论 第三章 doc
& 金锄头文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
本文标题：计算机系统概论第三章 链接地址：
当前资源信息
类型： 共享资源
格式： DOC
大小： 147.75KB
上传时间：
&& 侵权内容
&& 违法内容
&& 其它类型
&|&川公网安备 12号&|&经营许可证（蜀ICP备号-1）(C) by Sichuan Goldhoe Inc. All Rights Reserved.&&&&EDA原理及VHDL实现——从晶体管、门电路到Xilinx&Vivado的数字系...
自营订单满49元（含）免运费
不足金额订单收取运费5元起
邀请好友参加吧
版 次：1页 数：461字 数：印刷时间：日开 本：16开纸 张：胶版纸包 装：平装-胶订是否套装：否国际标准书号ISBN：8丛书名：高等学校电子信息类专业系列教材所属分类：&&&&&&
下载免费当当读书APP
品味海量优质电子书，尊享优雅的阅读体验，只差手机下载一个当当读书APP
本商品暂无详情。
当当价：为商品的销售价，具体的成交价可能因会员使用优惠券、积分等发生变化，最终以订单结算页价格为准。
划线价：划线价格可能是图书封底定价、商品吊牌价、品牌专柜价或由品牌供应商提供的正品零售价（如厂商指导价、建议零售价等）或该商品曾经展示过的销售价等，由于地区、时间的差异化和市场行情波动，商品吊牌价、品牌专柜价等可能会与您购物时展示的不一致，该价格仅供您参考。
折扣：折扣指在划线价（图书定价、商品吊牌价、品牌专柜价、厂商指导价等）某一价格基础上计算出的优惠比例或优惠金额。如有疑问，您可在购买前联系客服咨询。
异常问题：如您发现活动商品销售价或促销信息有异常，请立即联系我们补正，以便您能顺利购物。
当当购物客户端手机端1元秒
当当读书客户端万本电子书免费读当前位置： >>
基于电源电流测试的数字电路故障诊断研究
南京航空航天大学 硕士学位论文 基于电源电流测试的数字电路故障诊断研究 姓名：陈飞 申请学位级别：硕士 专业：测试计量技术及仪器 指导教师：王友仁
南京航空航天大学硕士学位论文摘要随着数字系统设计技术的发展和电路集成度的提高，由晶体管缺陷导致的 各种故障对电路的影响也越来越大，这给传统的测试技术带来了严峻的挑战。 电源电流测试技术包括静态电流（IDDQ）测试技术和动态电流（IDDT）测试技 术，它通过提取电源电流中有用信息来诊断故障，是传统数字电路测试技术的 重要补充。但电源电流测试技术还面临很多问题，仍需进一步进行研究。 首先，研究了基于电源电流测试的数字电路故障诊断技术，包括逻辑门电 路测试、组合逻辑电路测试，证明了结合静态电流和动态电流可以有效地提高 故障覆盖率。在研究组合电路故障诊断技术时，修改了故障模式，使其更符合 实际情况，并分别使用神经网络和支持向量机对数字电路进行故障定位，分析 比较了它们的定位效果，在此基础上本文提出了融合电源静态电流（多阈值 IDDQ）和动态电流测试信息的复杂故障数字电路支持向量机智能诊断方法。通 过实例电路分析，实验结果表明新方法能实现复杂故障的准确定位，故障诊断 率达到了 94％。 其次，本文针对深亚微米技术下出现的问题，提出了基于差分静态电流技 术ΔIDDQ 和动态电流技术 IDDT 的融合测试方法对 CMOS SRAM 存储单元进行故障 诊断，并改进了 0-1 测试算法。所改进的 0-1 算法与传统的 March 算法相比， 明显降低了测试开销。以四单元存储器为诊断实例，针对桥接故障、开路故障 以及耦合故障，实现了 100％故障覆盖率。实验结果证明了新的融合测试方法具 有故障覆盖率高的特点，能诊断传统逻辑测试法难以检测到的部分故障。 本 课 题 受 国 家 自 然 基 金 （
） ， 航 空 科 学 基 金 （，04I52068）资助。关键词：数字电路，静态电流测试，动态电流测试，故障检测，故障诊断i基于电源电流测试的数字电路故障诊断研究ABSTRACTAs designing technique of the digital system and manufacturing process of integrated circuit are improving, the kinds of faults caused by transistor defect have became a main effect to digital circuit, which bring a strong challenge to the traditional testing methods. A novel fault diagnosis method based on current signal includes IDDQ and IDDT. These new methods adopt the circuit information contained in the power supply line current to realize the fault diagnosis, and they are complementary for traditional testing methods. But the theory of the testing method based on power supply current signal face many problems, it need further research. Firstly, we research the technique of diagnosing digital circuit based on current signal, including logic gate circuit testing, combinational logic circuit testing, and have verified that the method combined IDDQ and IDDT can effectively increase the fault coverage. When we research the technique of diagnosing combinational logic circuit, Fault model is improved to make it coincide with the actual condition. BP neural net work and SVMs are proposed to locate the fault, and the results is analysed. In this paper, we propose the intelligence method combined IDDQ（multi threshold IDDQ） and IDDT to test complex fault in digital circuit. Through the analysis of the simulation results, we prove that the method proposed is an effective way to diagnose complex fault. 94% fault coverage is achieved. Secondly, aiming at the existing problems under VDSM (Very Deep Sub-Micron) technology, the method combined delta-IDDQ and IDDT is presented to test CMOS SRAM and the 0-1 algorithm is also improved for the SRAM test. Compared to the March algorithm, the improved 0-1 Algorithm obviously reduces the test cost. By diagnosing memory circuit with four cells, 100% fault coverage is achieved corresponding to bridge fault, open fault and coupling fault. The test results certify that the new method has high fault coverage and can diagnose some faults which traditional methods with logic testing can not detect. The work presented here in this paper has been funded by National Natural Science Foundation of China (501022), Aeronautic Science Foundation of China (, 04I52068).ii南京航空航天大学硕士学位论文Keywords: Digital circuit, IDDQ testing, IDDT testing, Fault detecting, Fault diagnosisiii南京航空航天大学硕士学位论文图表清单图 1.1 CMOS 电路中静态电源电流分布图 ............................................................... 7 图 2.1 开路缺陷 ........................................................................................................ 12 图 2.2 CMOS 反相器 ................................................................................................. 13 图 2.3 IDDQ 检测原理............................................................................................... 14 图 2.4 电流数据采集 ................................................................................................ 15 图 2.5 片内测试的基本结构 .................................................................................... 15 图 2.6 正常电路和故障电路的 IDDT 响应 ............................................................. 18 图 2.7 有负载的 CMOS 与非门 ............................................................................... 19 图 2.8 动态电流测试流程图 .................................................................................... 21 图 3.1 小波分解树 .................................................................................................... 26 图 3.2 三层感知器神经网络结构 ............................................................................ 28 图 3.3 最优超平面 .................................................................................................... 29 图 3.4 晶体管级与非门电路图 ................................................................................ 30 图 3.5 节点&4，5&处存在桥接故障（S10）的与非门 .......................................... 34 图 3.6 B1 故障和无故障与非门的 IDDT 波形 ........................................................ 34 图 3.7 延迟故障的表现 ............................................................................................ 35 图 3.8 异或门电路 .................................................................................................... 36 图 3.9 异或门开路故障设置点 ................................................................................ 37 图 3.10 电源电流检测故障的基本流程 .................................................................. 39 图 3.11 C17 门级电路图 ............................................................................................ 40 图 3.12 复杂故障模型 .............................................................................................. 41 图 3.13 数字电路智能故障诊断流程 ...................................................................... 42 图 3.14 神经网络训练结果 ...................................................................................... 42 图 3.15 电源电流信息融合的数字电路故障诊断 .................................................. 45 图 4.1 存储器功能模型 ............................................................................................ 48 图 4.2 存储器功能模型 ............................................................................................ 53 图 4.3 CMOS SRAM 存储单元 ................................................................................. 54 图 4.4 写电路 ............................................................................................................ 56 图 4.5 存储器测试中的写操作信号 ......................................................................... 58vii基于电源电流测试的数字电路故障诊断研究图 4.6 存储器单元电路的电流波形 ........................................................................ 60 表 3.1 故障设置表 .................................................................................................... 30 表 3.2 桥接故障的试验结果（IDDQ）................................................................... 31 表 3.3 开路故障的试验结果（IDDQ）................................................................... 32 表 3.4 与非门真值表及有故障输出 ........................................................................ 33 表 3.5 与非门 IDDT 检测结果 ................................................................................. 35 表 3.6 故障设置表 .................................................................................................... 36 表 3.7 桥接故障的试验结果（IDDQ）................................................................... 37 表 3.8 开路故障的试验结果（IDDQ）................................................................... 38 表 3.9 与非门 IDDT 检测结果 ................................................................................. 38 表 3.10 C17 电路中的单故障模式 ............................................................................ 41 表 3.11 利用 BP 神经网络的 C17 电路故障诊断结果 ........................................... 43 表 3.12 利用 SVM 的 C17 电路故障诊断结果 ....................................................... 43 表 3.13 利用 SVM 的 C17 电路故障诊断结果 ....................................................... 45 表 4.1 存储器测试算法分析 .................................................................................... 52 表 4.2 开路故障的 ? IDDQ 值 .................................................................................. 57 表 4.3 实验结果 ........................................................................................................ 60viii南京航空航天大学硕士学位论文注释表略写 IC DBT ATPG DFT BST BIST CMOS VLSI SRAM ASIC SOC SRC MCNC BICS TSA BP SVM RMS FPGA FPAA DRAM PROM EPROM Integrated Circuit Defect Based Test Automatic Test Pattern Generation Design For Testability Boundary Scan Test Built In Self Test Complementary Metal Oxide Semiconductor Very Large Scale Integrated Static Random Access Memory Application Specific Integrated Circuit System On Chip Semiconductor Research Corporation Microelectronics Centre of North Carolina Built In Current Sensor Transient Signal Analysis Back Propagation Support Vector Machines Root of mean squares Field Programmable Gate Array Field Programmable Analog Array Dynamic Random-Access Memory Programmable Read-Only Memory Erasable Programmable ROM Electrically Erasable Programmable Read Only Memory 英文全称 中文名称 集成电路 基于缺陷的测试 自动测试向量生成 可测性设计 边界扫描测试 内建自测试 互补金属氧化半导体 超大规模集成电路 静态随机存取存储器 专用集成电路 系统级芯片 半导体研究会 北卡罗莱纳微电子中 心 内建电流传感器 瞬态信号分析 反向传播 支持向量机 均方根误差 现场可编程门阵列 现场可编程模拟阵列 动态随机存储器 只读可编程存储器 可擦除存储器 紫外线可擦除存储器 电可擦除存储器UVEROM Ultraviolet Erasable Programmable ROM EEPROMix承诺书本人郑重声明：所呈交的学位论文，是本人在导师指导下，独立 进行研究工作所取得的成果。 尽我所知， 除文中已经注明引用的内容 外， 本学位论文的研究成果不包含任何他人享有著作权的内容。 对本 论文所涉及的研究工作做出贡献的其他个人和集体， 均已在文中以明 确方式标明。 本人授权南京航空航天大学可以有权保留送交论文的复印件， 允 许论文被查阅和借阅,可以将学位论文的全部或部分内容编入有关数 据库进行检索，可以采用影印、缩印或其他复制手段保存论文。 (保密的学位论文在解密后适用本承诺书)作者签名： 日 期：南京航空航天大学硕士学位论文第一章 绪 论随着集成电路（IC，Integrated Circuit）技术的飞速发展，尤其是亚微米、 深亚微米以及超深亚微米的广泛应用，使其产品规模以及复杂程度快速增长， 这种技术的进展快速可以从存储器容量的激增看得出来，在1975年时仅有1KB 的存储器，到1985年则可以生产1MB的存储器了，而1999年的技术己经能够生 产256MB的存储器了[1]。与其同时人们对集成电路产品的可靠性要求也越来越 高。这些都对集成电路的测试工作提出了新的要求和挑战。集成电路测试的研 究己经开始了几十年，无论从设计、生产、销售、应用和维修各阶段来看，测 试都至关重要。测试理论、方法的研究对提高集成电路产品的质量具有十分重 要的实际意义。 传统的模拟、验证和测试方法已难以全面验证电路设计和制造的正确性， 因此在设计和测试方面应该有新的思想方法，随着超大规模集成电路技术的发 展， 高度集成化电子系统功能的日益复杂带动故障模式的复杂化， 使得高质量、 低成本的电子系统和电子设备故障测试技术的发展变得越来越具有紧迫性和 挑战性。1.1 研究背景和意义数字系统的测试是一项复杂的任务 , 它的发展方向理论上应该是为了达 到较高的故障覆盖率，对芯片的测试要施加多组测试序列，同时要精简测试序 列、应用标准化设计、可测性设计,最终实现在线实时检测数字系统的故障并 能定位故障。随着集成度的提高，设计的复杂性也越来越高，这给数字系统的 测试带来更高的挑战。目前，数字电路测试方法大致分为两类：功能测试和基 于缺陷的测试（Defect Based Test DBT）[2]。 传统的电路测试方法是基于电压的功能测试。主要是在电路的输入端输入 各种事先选定的测试向量，通过检测电路的输出结果是否与期望结果相同来进 行测试。 测试向量选择的目标是尽可能多的把故障诊断出来， 即测试生成问题。 早期的人工测试和穷举测试法已难以满足实际需要，取而代之的是自动测试图 形生成 （ATPG， Automatic Test Pattern Generation） 、 可测性设计 （DFT， Design1基于电源电流测试的数字电路故障诊断研究For Testability） 、 边界扫描测试 （BST， Boundary Scan Test） 和内建自测试 （BIST， Built-In Self-Test）等更为先进的测试技术和策略[3]。基于电压的功能测试的优 点是测量速度快，识别0，1的精度要求不高。这种方法理论方面的研究已经很 成熟，并且己经在工业界得到广泛应用。它对于检测固定型故障,特别是双极 型工艺中的固定型故障是有效的,但对于检测CMOS工艺中的其它类型的故障 则显得有些不足 ,而这些故障类型在CMOS电路测试中是常遇到的。随着工艺 尺寸不断降低以及电路复杂度不断增加，阻性开路、阻性桥接故障的数目也随 之增加。同时随着数字集成芯片密度，复杂度以及时钟速度的增加，逻辑测试 技术已经不能够提供足够的故障覆盖率，特别是对阻性故障。同时电路设计过 程中有许多冗余电路， 如果冗余电路出现缺陷， 电路仍然可以正常工作， 因此， 电路中许多故障并不表现为功能失效。一般来说，栅氧短路（gate oxide short） 、 部分桥接故障 （bridging fault） 、 部分开路故障 （open fault） 、 固定导通故障 （stuck on fault） 、操作感生故障（operation induced fault） 、寄生参数、pn结漏电以及 反常的过高接触阻抗等，可能并不表现为逻辑故障，因此无法使用监测输出逻 辑电平的传统逻辑测试来检测。由于传统测试方法这一本身缺陷的限制，基于 固定型故障模型的功能测试对于今天的高性能集成电路是不充分的。经过多年 的研究与发展，一种基于电流信息的故障诊断方法已经逐渐成长起来，即基于 电源电流信息的数字电路故障诊断方法。电路的电源电流中包含了大量有关电 路结构和参数的信息[4]。所谓电流测试方法就是通过测量电源电流并从中有效 提取电路的故障信息，最终实现对电路故障的检测与定位。 作为一种新兴的故障诊断方法，电流检测技术与传统的检测技术相比有不 可比拟的优越性。首先它检测的故障覆盖率远高于传统的电压检测技术。一般 来讲， 电路中的许多节点是不可达的， 电路对其中的故障有冗余的作用， 所以， 基于电压测试的方法对于这些故障是无法进行检测和诊断的。但可以认为电路 中所有的元器件都是直接或间接的与电源线相连，因此通过检测电路中的电 流，可以实现对电路中故障的检测。其次，它所能检测的故障类型也比电压检 测法多，可以有效的检测出电路中的桥接和开路等电压检测方法无法检测的故 障。 电流测试是一种基于缺陷的测试（DBT） ，是把物理缺陷作为对象。基于 电源电流信息的故障诊断分为静态电流（ IDDQ ）故障诊断方法和动态电流 （IDDT）故障诊断方法两种。而故障诊断分为检测和定位两部分。目前普遍 采用的技术是静态电流（IDDQ）检测技术，IDDQ 测试的原理就是检测电路 静态时的漏电流,电路正常时静态电流非常小（nA 级）,而存在缺陷时静态电2南京航空航天大学硕士学位论文流就大得多，如果用 IDDQ 法检测出某一电路的电流超常,则意味着此电路可 能存在缺陷。 静态电流（IDDQ）测试自 20 世纪 80 年代提出以来[5][6]，受到了越来越 多的学者及工业界的重视，它的优点越来越显现，目前已成为一种广为接受 的 CMOS 集成电路测试方法。但 CMOS 电路中的有些故障，例如阻性开路 （resistive-open）和晶体管缺陷（weak-transistor）等故障，可能并不引起电路 功能性故障和静态电流的升高，而只会引起电路的时滞故障，针对这样的故 障，仅仅使用功能测试和静态电流方法是不能探测的，然而这些故障本身却 是潜在的不可靠因素，在工作一段时间后，可能导致电路发生功能性失效， 降低产品的可靠性。因此针对这类故障的检测对于保证电子产品的高可靠性 十分重要。近十年来，国内外逐渐开展了对动态电流（IDDT）测试方法的研 究[7][8]。通过对 IDDT 波形信息的测试分析，发现动态电流测试是可行的，同 时发现了 IDDT 测试方法能够探测阻性开路（resistive-open）和晶体管缺陷 （weak-transistor）等故障，因此动态电流测试逐渐成为研究热点。 动态电流测试通过观察电路在其内部状态发生变化时流经电路的动态电 流,来发现某些不被其它测试方法所能发现的故障。当电路状态发生变化时， 由于 CMOS 电路中 PMOS 晶体管和 NMOS 晶体管同时导通以及电路中电容 的充放电,使得在电源与地之间形成了一个短暂的导电通路，流经这一短暂通 路的电流即人们所称的动态电流。观察动态电流给人们提供了一个透视电路 内部开关性能的窗口，动态电流测试作为电压测试和静态电流测试的一种补 充手段逐渐受到人们的重视。 数字电路故障诊断中故障的定位对于数字集成电路的设计、生产及工艺 的改善非常重要。目前对故障定位的研究，国内外开展较少，有着大量的研 究工作需要完成。随着集成电路集成度的提高，在晶体管内和连线上定位越 来越困难，缺陷的确认往往是破坏性的，必须腐蚀掉金属层才便于可视检查。 因此，在破坏之前，需要故障检测及特征参数的分析技术对失效定位提供正 确的指导。传统的故障诊断方法对新工艺条件下的电子器件内部可能出现的 部分缺陷性故障类型还没有较为实用的模型和诊断方法，而电流测试可以担 当此任，可以有效提高故障诊断的性能。随着集成电路的高速发展，时钟频 率也越来越高，延迟故障对集成电路的影响也变得十分重要。延迟故障建模 困难，传统的边界扫描检测方法也存在着许多问题，因此如何将基于电流信 息的检测方法应用到延迟故障的诊断也成为了现在的研究热点。数字集成电 路的电流测试诊断方法正在不断的发展，研究结果显示其应用前景非常广阔，3基于电源电流测试的数字电路故障诊断研究但理论上尚未成熟。因此，数字集成电路的电流检测与定位方法的研究，有 着广泛的研究前景和重要的实际意义。1.2 电源电流测试技术的发展与研究现状电流测试技术的提出不是要取代传统的基于电压的逻辑测试方法。研究 电流测试技术的目的是为了弥补电压测试的不足，作为电压测试方法的补充， 进一步提高故障覆盖率，保证数字集成电路的高可靠性。 1.2.1 电源电流测试的发展情况 自半导体器件问世以来，基于电源电流的测量一直是测试元器件的一种 方法，即所谓的 IDD 测试，用在常见的桥接故障检测中。自从 Wanlsaa 1961 年提出 CMOS 概念,1968 年 RCA 制造出第一块 CMOS IC 和 1974 年制造出第 一块 MOS 微处理器以来，科研人员一直研究 CMOS 电路的测试。静态电流 则作为一项主要的参数测量。1975 年 Nelson 提出 IDDQ 测试的概念。1981 年 M.W.Levi 首次发表了关于 VLSI CMOS 的 IDDQ 测试论文。这就是 IDDQ 测试研究的开端.其后 IDDQ 测试用来检测分析各种 CMOS 缺陷，包括桥接 故障和固定型故障。 1988 年 W.Maly 发表了关于电流测试的论文， Levi, Malaiva, C.Crapuchettes, M.Patyra, A.Welbers 和 S.Roy 等也先后进行了片内 电流测试的研究开发工作， 这些研究奠定了 IDDQ 测试的基础。 1981 年 Philps Semicon-ductor 开始在 SRAM 产品测试中采用片内 IDDQ 检测单元，其后许 多公司把片内 IDDQ 检测单元用在 AS1C 产品中。由此静态电流（IDDQ）测 试受到了越来越多的学者及工业界的重视 , 在不断的研究和应用过程中它的 优点越来越显现，在 CMOS 电路缺陷检测、故障诊断以及 IC 验证中广为应 用，做为一种辅助测试手段，已经被应用在 SOC 系统测试中，目前已成为一 种广为接受的 CMOS 集成电路测试方法， 并早在 1996 就被半导体研究会 SRC （Semicondoctor Research Corporation）认定为二十世纪九十年代到二十一世 纪间主要的测试方法之一[9]。然而，静态电流测试法也有不足之处，例如，无 法通过静态电流检测来诊断部分开路故障与串扰故障，而且面对深亚微米集 成电路也越来越显示出了它得弱点。为此，动态电源电流（IDDT）测试技术 被提了出来。 1993 年， 美国北卡罗来纳州立大学的研究者开始用实验的方法研究 IDDT4南京航空航天大学硕士学位论文测试[10]。他们设计并制作了两个芯片，采用 MOSIS 2 微米 CMOS 生产工艺， 每一个芯片包含有 24 个半加器，所有半加器的电源是分开设立的。其中一个 芯片无故障，另一个分别注入了桥接、栅极氧化层短路或开路故障。实验发 现：半加器的电流波形在电路无故障和有故障时有很大的不同。另外，他们 还制造了一个 MCNC-90 的基准电路 CM82A。 他们将该电路分为 10 块， 对每 块分别供电，分别观测它们的电流波形。实验证实，电路中一个信号发生跳 变，就会引起电源电流的一个尖脉冲，故障电路和无故障电路的 IDDT 有非 常显著的差别。这些均说明，IDDT 测试在原理上是可行的。 2002 年，Ali Chehab 等（American University of Beirut）将动态电流测试 技术引入动态 CMOS 电路中，针对电路中经常出现的阻性开路故障，即不造 成电路功能性故障，而易引起电路延时，降低电路可靠性的故障类型之一， 通过在被测电路输入端施加激励信号，然后改变动态 CMOS 电路的时钟信号 并监测电源动态电流波形，从而实现电路故障检测[11]。2005 年，S.Bhunia 等 将小波分析应用于 IDDT 测试，采用小波成分中的时域信息进行故障定位[12]。 国内中科院计算所闵应骅研究员首先提出了一种基于布尔过程的 IDDT 测试产生方法，是用于观测电路的动态电流来发现电路的故障[13]。湖南大学 计算机与通信学院的邝继顺教授发现平均动态电流的大小与电路中加权上跳 变个数成比例，并推导出了平均动态电流和加权上跳变数之间的比例关系式[14]。Spice 模拟实验进一步证明了，采用比例关系式计算出的平均动态电流值和实际模拟出的平均动态电流值比较接近[15]。这样就为研究动态电流测试方 法从观察电流波形到统计电路中加权上跳变个数建立起了一座桥梁。 目前，人们己经提出了两种研究动态电流测试的基本方法。一种是用数 字信号处理技术，另一种是基于对动态电流平均值的分析。前者的主要优点 是可以利用数字信号处理中已有的各种理论与方法，信号分析与处理的能力 很强，而缺点是要对高速变化的动态电流进行超高速采样，对测试仪要求苛 刻，并且实时性较差。后者的显著优点是实时性很好，对测试仪要求较低， 但是由于动态电流测试方法对故障的控制与激活相比传统测试产生方法而言 更为复杂，就增加了测试产生的难度。此外，由于电路本身就存在延迟效应， 这就给 IDDT 测试生成带来很多不确定因数，所以动态电流测试产生方法研 究是目前测试研究工作者面临的一个挑战。 1.2.2 电源电流测试的特点 电流测试技术是通过观测电路在测试向量激励下电路电源电流的变化来5基于电源电流测试的数字电路故障诊断研究检测电路是否存在故障，对于 IDDQ 测试，若电路存在故障，则由电源引起 的静态电流会非常高，远远地超过预期的泄漏电流范围，对于 IDDT 测试， 观察流过电源的动态电流是否发生变化，从而判断电路是否存在故障。因此， 在电流测试中主要研究的问题是如何选择合适的测试向量激活故障，如何适 时准确的捕获电源电流信号以及采用何种方法对测试响应进行分析，进而诊 断电路故障。 电流测试相较于电压测试具有其自身特有的优越性[16]。首先 IDDQ 测试 集较小，在电流检测中，能够被一个测试向量激活的所有故障均能被该测试 向量检测，并且无需将故障传播至电路输出端，因而极大的减小了检测集， 且仍可保持较高的故障覆盖率。其次电流测试能够检测到逻辑冗余故障。对 于桥接故障类型，静态电流测试更具有它无可比拟的优越性，它无需关心桥 接故障点的实际电压值，而只需以故障点为纽带，形成一条从 VDD 到 VSS 的低阻抗路径，因此，IDDQ 测试成为最适合桥接故障的测试方法。在逻辑测 试中，扇出点不仅影响故障的传递，而且在蕴含、回溯过程中增加了逻辑操 作的复杂性。采用电流测试，考虑到故障自动传递性，可以将相同电势区域 定义为同一结点，无需考虑扇出分支的影响，从而极大地简化了电路逻辑操 作。 然而，IDDQ 测试不能代替功能测试，一般只作为辅助性测试，主要有以 下几方面原因： ① 测试速度低 由于静态电流测试的速度远远低于电压测试的速度,如果对大规模 CMOS 集成电路的每一个功能测试向量都进行一次 IDDQ 测试,将需要很长的时间。 在高速数字集成电路测试中，由于受到测试速度的限制，IDDQ 测试速度显得 明显不足。因此需要选择合适的测试手段，目前采用的片外/片内测试技术还 远远不能满足测试速度要求，所以，为了使 IDDQ 测试技术实用化，在提高 IDDQ 测试速度方面还应进行更深入的研究。 ② 深亚微米技术对 IDDQ 的挑战 随着集成电路工艺的不断发展，晶体管门长度的不断缩小，单片 IC 晶体 管数目的不断增加，使得晶体管关闭状态漏电流的控制更为困难。另外，电压 也在不断降低，这些都会导致集成电路的平均 IDDQ 大大增加。图 1.1(a)为晶 体管的尺寸比较大的时候 IDDQ 的分布图，可以看出电路在无故障和有故障的 时候 IDDQ 差别还是比较大的，只要简单的设置一个阀值电压就能够区分无故 障和有故障电流，使得 IDDQ 测试比较容易。6南京航空航天大学硕士学位论文(a)在早期技术水平下电路的静态电流(b)深亚微米级电路的静态电流图 1.1 CMOS 电路中静态电源电流分布图通常情况下，正常电路的 IDDQ 主要是 MOS 管截至时的漏电流 I sub ：I sub = βVt 2 eVgs ?Vth / ηVt * (1 ? e ?Vds / Vt )(1-1)βk =? k ε Wkt ox ( Lk)(1-2)氧厚度， ? k 是载流子迁移率，Wk 和 Lk 分别表示沟道宽度和长度，k 分别代 V 表 N 沟道和 P 沟道。 gs 是栅级到源级的电压，Vt 是与温度有关的热电压，Vth以上两式中， β k 是 MOS 器件的电导系数， ε 和 t ox 分别是介电常数和栅是 MOS 管的门限电压，η 是与工艺相关的参数。从上式可以看出，IDDQ 的大 大小还与此电路所含晶体管数有关，有研究显示，当一块芯片上集成了六百万 个时，IDDQ 值会增加到 980nA[2][9]。 动态电流 IDDT 测试是一种全新的测试方法，相对于静态电流检测技术 来讲，动态电流测试不仅具备 IDDQ 测试的所有优点，而且可以弥补 IDDQ 测试中的一些不足： ① IDDT 测试不是关注电路在静态时的电流值，而是着眼于电路在动态 切换过程中电流的变化情况，因此静态漏电流的大小不影响动态电流测试的 结果，从而避免了深亚微米电路不断增长的静态漏电流对测试的影响。 ② IDDT 测试另一明显的优势在于其速度。动态电流的测量不需要等到 电流处于稳态后再进行，因此可以有效提高电路的测试速度，动态电流测试 捕捉的是电路节点转换瞬间的电流信号，通过提取电流测试中动态电流响应 信号中的时域信息，可以检测到极小的延时，同时检测集生成方法简单，为 高速 MOS 数字集成电路中的延时故障检测提供了很好的方法，因此，针对延 时故障模型的动态电流测试技术的研究必然是未来趋势所在。 然而缺点在于动态电流的后续处理算法较为复杂，比如基于信号处理的7小受到工艺、门限电压以及温度等因素的影响。不仅如此，数字电路的 IDDQ基于电源电流测试的数字电路故障诊断研究动态电流测试技术不仅复杂，实时性较差，而且对高速变化的动态电流进行 超高速采样，对设备要求苛刻，不利于工程实现。使用 IDDT 的故障诊断方 法，是电流检测技术的重要发展方向，因此如何解决好这些问题，是决定动 态电流检测技术发展的关键。1.2.3 目前存在的难题与研究方向传统静态电流测试使用的是单阀值或静态阀值方法的简单手段。对一块 芯片做多次静态电流测量，如果其中有任何测量的值超过门限，则这块芯片 被认为是有故障的。这个阀值的选取是由电路仿真和经验来决定的。后期的 研究表明，它对新涌现的技术（深亚微米集成制造技术）并不适用。对于越 来越小的晶体管，无故障静态电流变得越来越大，并且导致无故障和有故障 静态电流的混迭。背景漏电流的增大减弱了静态电流测试故障响应的反映， 导致对坏芯片的诊断变得很困难。 电流测试中对电流的观测并不在原始输出端，因而电流测试产生不需要 像传统的电压测试方法那样把故障效应传播到原始输出端，因此，许多学者 针对电流检测方法提出了专用的测试生成手段，主要有基于可测度公式的测 试生成方法和基于路径的自动测试生成算法。然而由于逻辑门实际延迟的不 确定性，以及可能存在晶体管缺陷，这可能导致使用所生成的测试向量失效， 即在实际测试应用中，这些测试向量可能无法激活故障，或者使故障电路与 无故障电路平均动态电流的差别不够大。并且，现有的一些测试生成方法主 要是基于布尔过程的波形模拟器来模拟电路状态，对于较大规模电路来讲， 该方法效率较低，不适于深亚微米时代大规模集成电路的要求。因此，研究 测试向量的生成问题，保证更有效的激活目标故障是电流测试技术中不可或 缺的一部分，也是当前的研究难点。 电源电流测试首先需要从芯片的供电线路上获取电流，然后才能加以分 析并做出判断。就动态电流测试而言，对测试设备的速度和精度要求都比较 高，而且测试设备的延迟、电流探头的 LRC 效应和探头尺寸的限制等都影响 到测量的效果。还有就是如何实现内建电流传感装置仍然是难点所在，这也 是动态电流测试从研究到实际应用的主要困难之一[17]。因此电流传感器依然 是今后的研究重点。 电源电流测试技术另一个研究难点就是故障定位技术， 首先 IDDQ 电路检 测算法主要集中在电路的检测，而对于电路中故障点的定位却没有相关的算 法。电路的 IDDQ 故障检测算法主要提出的是电路中电源电流中的信息，在8南京航空航天大学硕士学位论文一组输入向量下电路的 IDDQ 只有高低两种之分，传统的 IDDQ 生成算法只 是针对电路中故障的检测，而对电路中故障的定位没有考虑。为了能充分的 利用电路电流中的信息，必须提出整套的 IDDQ 故障诊断算法以及相应的故 障诊断生成算法。再者就是动态电流故障定位技术现在虽然研究的比较多， 但是仍然存在很多问题，如如何有效的激活故障，怎么更好的提取动态电流 中的故障信息，选取何种模式识别方法才能更好的定位故障等，这些问题一 直伴随着动态电流测试技术研究的始终。如今虽然有把动静态电流测试技术 融合来进行故障定位的研究，但融合和定位算法还有待进一步进行验证，定 位还不是很好，研究尚不成熟，还需要进一步进行研究。1.3 本文研究内容本文针对数字电路中常见的复杂故障，研究了数字电路电源电流测试技 术，并通过信号处理技术提取电源电流信号中的有效信息，结合智能模式识 别方法，实现准确快速的数字电路故障诊断。本文的主要内容及章节分布如 下： 第一章：概述了数字电路电源电流检测技术的研究背景和意义，并阐述 了电源电流的发展过程，电源电流测试技术的特点以及目前存在的问题。 第二章：介绍了数字电路的故障模型，重点阐述了电源电流测试技术的 测试机理，讨论了现有各种电流测试方法及其改进方法。 第三章：研究了基于电源电流信息的数字电路故障检测；并使用 BP 神经 网络和 SVM 支持向量机进行数字电路智能故障诊断，针对复杂故障模型进行 故障建模，通过仿真实验，验证电源电流测试技术的有效性。 第四章：研究了基于电源电流信息的存储器测试技术。文中针对深亚微 米技术下出现的问题，提出了基于差分静态电流技术ΔIDDQ 和动态电流技术 IDDT 的融合测试方法对 CMOS SRAM 存储单元进行故障诊断，并改进了 0-1 测 试算法。实验结果证明了新的融合测试方法具有故障覆盖率高的特点，能诊 断传统逻辑测试法难以检测的部分故障。 第五章：对本文所做的主要工作进行了总结，并对今后本文研究技术的 发展进行展望和设想。9基于电源电流测试的数字电路故障诊断研究第二章 电源电流测试技术分析大规模集成电路设计与制造工艺的进步给芯片的测试诊断技术提出了更 高的要求。传统的逻辑功能测试主要针对固定型故障模型（stuck-at fault）， 已经难以满足集成电路综合测试要求。在超大规模集成电路，新的电路缺陷、 故障机理不断出现，需要研究新的故障模型。本章将简单介绍各种新型故障 模型，并介绍电源电流测试技术的基本原理。2.1 故障模型测试任何一个电路首先解决的是故障模型（Fault Model）的选择问题，因 为不同的模型需要不同的测试样本，而且测试的难易程度也不同。这是因为有 的故障模型不会改变待测试电路的特性，而有的却会将组合逻辑电路变成时序 逻辑电路，从而能够记忆前一个状态，如固定开路；另外有的会使电路产生非 逻辑0也非逻辑1的结果，如固定导通故障。这些故障的发生会使得待测电路有 不同的表现，而测试也需要用不同的方式才能奏效。 为了研究故障对数字电路的影响，并有效的进行故障诊断，有必要对故 障作一些分类，构造最典型的故障，这个过程叫故障建模。故障建模的基本 原则有两个：一个是故障模型应能准确地反映某一类故障对电路或系统的影 响，即故障模型应具有典型性、准确性、还应有全面性。另一个原则是，故 障模型应尽可能简单，以便作各种运算和处理。这两个原则是矛盾的，因此 往往采取一些折中的方案。由于解决的问题和研究的侧重面不同，而采取的 故障模型也不一样，因此在决定使用何种故障模型时，首先要考虑所研究对 象的重点是什么，所研究数字电路的实现技术和采用器件是什么，最后还应 考虑研究用的设备、软件和其它条件。总而言之，故障模型在故障诊断中起 着举足轻重的作用，一个好的故障模型方案往往能使故障诊断的理论和方法 得以发展和完善。数字电路系统中常见的故障模型主要有：固定型故障、桥 接故障、开路故障和延迟故障等[18]。 （1）固定型故障 固定型故障（stuck-at fault）主要是指反映电路中某一根信号线上信号的10南京航空航天大学硕士学位论文不可控性，即在系统运行过程中永远固定在某一值上。如果信号固定在逻辑 高电平上，则称之为固定 1 故障（记为 s-a-1），如果信号固定在逻辑低电平 上，则称之为固定 0 故障（记为 s-a-0）。故障模型 s-a-1 和 s-a-0 都是相对于 故障对电路的逻辑功能而言，而与具体的物理故障没有直接的关系。据统计， 固定型故障占故障总数的 90％以上，另外有些故障也可部分地等效为固定型 故障。 （2）桥接故障 当电路中两根或两根以上不相连的线连接在一起并形成逻辑时，对此缺 陷用桥接故障（bridge fault）模型来描述。当桥接故障涉及的线条数 r ≥ 2 时， 则称为多桥接故障，否则为单桥接故障。芯片的原始输入容易出现多故障桥 接。随着器件尺寸的减少和门密度的增加，桥接故障上升为主要的故障类型 之一。对于 N 条线的电路，单桥接故障的可能个数为 C（N，2），实际上大 多数线条并不容易成对地桥接，因此单桥接故障的数量远比此可能个数小。 为了便于系统地研究桥接故障，可对其进行以下分类：①逻辑元件内部的桥 接故障；②元件逻辑节点无反馈的桥接故障；③元件逻辑节点反馈的桥接故 障。 桥接故障可能是关于逻辑元件的内部节点的，也可能是关于 N 型电路部 分和 P 型电路部分之间节点的， 但由于 NMOS 和 PMOS 晶体管制造在不同的 阱内，后一种情况出现的概率非常小。研究表明，在正常情况下，分别取 0 和 1 的两点之间桥接可以用 IDDQ 检测出来。这种故障通常在低频测试下并 不表现为功能故障，但会导致时滞故障。 （3）栅氧缺陷 栅氧缺陷是在氧化或热处理过程中形成的，部分是由于静电或过应力造 成的，典型类型包括针孔，枝蔓晶状体，热载子造成的俘获电荷，非化学计 量的 Si-SiO2 界面以及与扩散区的直接短接等。大多数情况下栅氧缺陷造成电 路的可靠性降低，例如造成晶体管阈值电压的降低、转换延迟的增加等，在 一些情况下栅氧缺陷造成逻辑失效。早期的栅-源短路和栅-漏短路模型都忽 略了短路电阻或认为电阻为零。实验发现，虽然大部分桥接缺陷的电阻较低 （&500 ? ），但仍有一小部分的电阻值介于 500 ? ～20K ? 与桥接电阻相比， 栅氧的短路电阻则要大得多[19]。 一般情况下 ,逻辑测试不检测栅氧缺陷 , 主要是故障效应传播上有难度 , 而 IDDQ 则对栅氧缺陷的检测非常有效,因为栅氧故障会使得电路的电流增 大。11基于电源电流测试的数字电路故障诊断研究（4）开路故障图 2.1 开路缺陷开路故障是电路中的一条物理线路断开了。如果开路发生在输入 A（如 图 2.1）和 NMOS 管间，门的记忆效应会改变电路的行为。如果用传统的逻 辑测试，仅输入单独的测试向量容易产生测试逃逸。例如，输入 AB=10，由 于没有输出端与 VDD 或 VSS 相连的通路，输出的值仍为前一次输入的值。 如果前一次输入为 AB=01，则会输出逻辑值 1，因此可以通过测试，产生了 测试逃逸。为了避免这种现象，需要输入测试向量对。例如，先设置 AB=00， 使得节点 2 输出逻辑 0，再设置 AB=10，观察节点 2 是否与电源端相连。因 此，CMOS 开路故障的检测，用传统的电压测试方法处理起来比较困难。 （5）延迟故障 即使电路结构无误，信号传播的延迟也可能导致异常，此种情况用延迟 故障（delay fault）来描述。延迟故障主要考虑电路中信号的动态故障，也即 电路中各元件的时延变化和脉冲信号的边沿参数的变化等。这类故障主要导 致时序配合上的错误，因此在时序电路中影响较大。故障可能是由于电路结 构设计不合理引起的，也可能是元件参数变化引起的，结构不合理可以用故 障仿真的方法来解决，元件参数变化的检测和诊断比较困难。 研究还表明，时间延迟的变化和静态电流的变化之间相关性很强,主要特 征为：大多数 CMOS 缺陷会造成延迟效应，而不一定是失效，大多数缺陷会 造成静态电流的变化；任何改变信号路径而造成电流增大的缺陷，都会造成 信号上升时间和下降时间的改变。这种很强的相关性使得 IDDQ 测试成为测 试延迟故障的可靠方法。如果信号被延迟，则转换电流衰减到静态电流值所 需的时间就会长些。 需要指出的是，故障的分布也满足一定规律：晶片上的缺陷分布是随机12南京航空航天大学硕士学位论文的，因此晶片上任何部分出现缺陷的概率都是相等；任何多晶硅或金属线都 可能发生一个开路故障，任何两层之间也都可能发生开路故障；无论是同一 层还是不同层之间的两个节点之间都可能发生桥接故障；在多个节点之间发 生桥接故障的可能性是相同的；只有小部分的桥接和开路故障能看成时滞型 故障。 上面叙述的五种典型故障，事实上还不能包括数字电路系统中可能发生 的全部故障，因此人们通常针对特定的数字电路系统，在所需要的研究范围 内采取一些切实可行的特殊处理办法，以解决主要矛盾。2.2 静态电流测试技术2.2.1 静态电流测试原理静态电流检测是伴随着互补金属氧化物半导体集成电路（CMOS IC）的 产生而发展起来的一种新技术，是在电路处于稳态时通过测量电源电流来进 行检测的一种故障检测方法。 当输入稳定后， 由于没有直接从 VDD 到地的通路，CMOS 电路的电源电 流通常非常小，在 25 度温度下的典型值为 1～500uA。而当电路中某个门的 栅极氧化层短路或者某两个点短路时，可能引起整个电路 IDDQ 急剧增大。 因此，如果测量到一个集成电路有较大的静态电流，意味着电路很可能存在 故障。这就是 IDDQ 检测法的基本实现思想。IDDQ 检测方法的基本原理和CMOS 集成电路的结构特点是息息相关的。因此要弄清楚 IDDQ 检测的基本原理，首先需要了解 CMOS 电路的特点。 (1)CMOS 电路结构特点图 2.2 CMOS 反相器近年来，CMOS 电路以其低功耗、高噪声宽限、工作电压范围宽、较快 的工作速度、可高密度封装等优点得到了越来越广泛的应用。CMOS 互补金13基于电源电流测试的数字电路故障诊断研究属氧化物半导体集成电路在设计中，同时采用两种 MOS 器件：NMOS 管和PMOS 管。图 2.2 为一个典型的 CMOS 反相器结构。当 Vi=0 时，M1 导通， M2 截止， Vout=1； 当 V=1 时， M1 截止， M2 导通， Vout=0。 可以看出， CMOS电路在稳态下总是一个晶体管导通，另一个晶体管截止。并不会形成从电源 到地的直接通路。因此，CMOS 电路在稳态情况下，电路的静态电流仅为截 止晶体管的漏电流。对于一块较大的集成电路，其 IDDQ 应在 uA 级（IDDQ 大小与集成度有关），这就是 CMOS 管电路静态功耗很小的原因。 （2）IDDQ 测试技术的基本原理（ a）图 2.3 IDDQ 检测原理（b）这里我们用 CMOS 反相器来解释 IDDQ 测试原理。 经过上述 CMOS 电路 结构分析可知， 在没有故障的情况下 CMOS 门电路中的管子只有一部分导通， 这样就会使门电路的稳态工作电流非常小（uA 级，如图 2.3(b)）。如果电路 中存在故障，那就很可能所在门电路稳态工作电流急剧升高。如图 2.3(a)中PMOS 管的源漏极之间发生栅氧桥接故障（短路电路 R 一般小于 20K ? ，和 PMOS 管的截至电阻比起来小很多），当 Vin＝1 时，由于 M1 截至，M2 导通，这样就形成了 VDD-R-M2-GND 导通通路，使得 IDDQ 值升高到 mA 级 （如图 2.3(b)）。如图所示 IDD 要达到稳态电流 IDDQ 需要一定的时间，所 以使用 IDDQ 技术来检测电路时需要在电路转换状态等待一段时间才能测量 电路的电源电流值，这在一方面也限制了 IDDQ 的测试速度。而对于其他一 些桥接故障，应用 IDDQ 检测也能得到同样的结果。此外，寄生的晶体管缺 陷，漏电流缺陷或存在冗余电路，甚至一小部分的开路故障，都会引起 IDDQ 的增加。因此，根据 IDDQ 的大小可以进行 CMOS 集成电路的故障检测。 目前， IDDQ 检测方法已经较为成熟， 并得到了实际的应用。 实际的 IDDQ 检测是通过测量 IDDQ 对正常电路的漂移，并与预定的阀值进行比较，来判 定电路是否存在故障。为了获得合适的 IDDQ 检测阀值，应先利用测试输入14南京航空航天大学硕士学位论文的自动生成程序 ATPG 生成 IDDQ 测试向量，然后收集该电路的正品、次品 的大量数据，测绘 IDDQ 分布的直方图，最后确定正常/故障阀值。2.2.2 静态电流测试关键技术（1）检测电路 常用的测量 IDDQ 的方法有片外测试和片内测试两种。 进行片外测试 （如 图 2.4 所示）,有多种不同位置,距离被测器件（DUT）越远,越容易安装和使 用常规测量设备,但测量效果也可能越差[20][21]。片外测试存在如下问题： ① 测试设备工作在高噪声环境,整个测试受外界噪声影响较大。 ② 测试仪负载阻抗会给 IDDQ 测试仪带来相当大的噪声。 ③ 测试仪渗入或漏出的电流影响 IDDQ 精度。 ④ CMOS 电路动态电流脉宽可能由于信号和时钟输入的时间偏差而加大, 降低测量的灵敏度。（a）直流探测 图 2.4 电流数据采集（b）交流探测图 2.5 片内测试的基本结构由于片外测试存在诸多问题，于是片内测试被提了出来。片内测试则可 以有效地解决这些问题,它是采用嵌入式电流传感器 BICS（Build-in CurrentSensor）,BICS 在芯片内被串接在电源和被测电路之间或被测电路和地之间,对流过其中的被测电路电源电流进行处理,然后输出一个信号,指出该被测电 路是否存在故障。BICS 需占用一定的芯片面积,但能大大提高 IDDQ 测试的15基于电源电流测试的数字电路故障诊断研究速度和精度,不失为大规模集成电路 IDDQ 测试的一种好的解决方案。基本结 构如图 2.5 所示。 （2）IDDQ 的测试生成 为了检测 CMOS 电路中的某一个故障，IDDQ 测试向量必须在该故障条 件下制造一条或多条由 VDD 到 VSS 的低电阻通路，这就是 IDDQ 测试产生， 相当于传统的测试产生中故障的激活和控制。但是，同传统测试产生不一样 的是： IDDQ 测试产生不需要把故障效应传播到原始输出端，因为 IDDQ 的测 试并不在原始输出端，所以并不需要专门的测试输出，这是 IDDQ 实际应用 时的方便之处。对其它测试方法，需要设计专门的输出通道，这样就会导致 芯片设计复杂度的增加和面积的增大，使故障率升高。 有三种类型的 IDDQ 测试集： ① 用传统的电压测试的测试集，对每一个逻辑测试都测 IDDQ 。由于IDDQ 测试比较慢，这种办法不可取。② 选少于 1％的逻辑测试，加测 IDDQ。Quietest 系统选择测试向量,使 得 IDDQ 测试能检测每个晶体管栅、漏、源和体之间的所有六种桥接故障。 目前，工业界都采用选择方式，对 4 万门的时序电路，可以做到既经济又有 效。 ③ 特意产生新的 IDDQ 专门测试矢量， 这种方式很有前途， 正在研究中。 将功能测试向量与少量 IDDQ 测试向量相结合，可大大提高测试效率，减少 测试时间和费用，并对改善 CMOS 电路的质量和可靠性有很大帮助。IDDQ 测试生成的一个原则是要使故障节点两端产生电压差， 并能够形成源地通道，这样才能产生额外的电流，从而这个故障才能被探测到。如图 2.3(a) 中的源-漏桥接故障，如果使 M1 截至，M2 导通，那么桥接电阻 R 两端就形 成了电压差，就会产生额外的漏电流。所以 IDDQ 测试输入向量必须使得故 障点出现电压差或者同样类型的作用，使得漏电流增加，只有这样才能激活 故障。2.2.3 静态电流测试的改进静态电流测试技术面临的挑战一个是随着集成电路规模增大，其无法满足 测试速度上的要求，为了解决这个问题，一是要提高测试仪器的测试速度，二 是要减小测试集的大小。第二个挑战就是所面临的深亚微米技术的挑战，而本 文部分研究重点是怎样改进 IDDQ 来适应深亚微米技术的挑战，所以这里重点 讲述下 IDDQ 技术在深亚微米制造技术下的改进[22-30]。16南京航空航天大学硕士学位论文（1）IDDQ 测试技术的改进 在实际 IDDQ 测试技术中可以使用一些技巧解决目前 IDDQ 面临的困难。 要加大正常 IDDQ 与故障 IDDQ 间的区别，关键是控制漏电流。由于漏电流的 大小受到温度、门限电压以及测量仪器的影响，因此可采取的技术途径有： ① 低温测量，降低测试温度可以减小正常电路的漏电流，低温可显著减 小反相电流。计算表明，反相电流在-55℃下可能比室温下低 3 个或更多数量 级。 而温度对故障电路的静态电流的影响并不大。 因此低温下故障产品的 IDDQ 值与正品的 IDDQ 值差距将拉大，便于测试区分。 ② 内置电流探测器以提高测试精度，减少测试仪器漏电流的影响； ③ 提高门限电压：包括提高门衬底偏压和多门限电压等。衬底偏压是在 衬底和源极间加上偏压，理论提高晶体管的门坎电压的技术可降低 IDDQ 约 1 个数量级。多门限电压指集成电路内不需高速开关的 MOS 管，因此可以采用 高门限电压，以降低漏电流。 （2）IDDQ 测试算法的改进 差值法：针对有较大漏电流的电路，Delta IDDQ 和 Differential IDDQ 都是 基于对 IDDQ 本身进行处理的方法。其基本方法是通过在测得的 IDDQ 中减去 一些固有值以滤去背景噪声，从而得到较纯的由故障引起的 IDDQ 值。其判别 的思想仍是将待测电路的 IDDQ 与无故障电路的 IDDQ 进行处理后做比较；? IDDQ(i) = IDDQ(i) - IDDQ(i-1)(2-1)斜率法：电流比率法（Current Ratio）和 IDDQ-VDD 测试方法则是利用无 故障电路中某些电流或电压成线性关系来提取一些参数，并通过比较这些参 数，用模式识别的方法来进行检测判断； 统计法：利用大量测试 IDDQ 的统计特征，采用集群技术（ Clustering ，最近邻残余法等辅助 IDDQ 测试的判别。比如一种把不同测试向 Techniques） 量的 IDDQ 值组成一个 IDDQ 波形来判断电路是否有故障。 （3）上述改进方法的分析 现有的改进算法大致可分为三类，每一种方法都有着各自的优缺点： 差值法是将测得的 IDDQ 值中去掉噪声部分后再进行比较，这在一定程度 上减少了漏电流的影响，但由于对噪声值大小的确定值不够精确，并且不同电 路间的差异较大，使得这种方法有较大的局限性，仅在电路规模较小时有较好 的效果。 斜率法是从线性关系中提取斜率、截距等参数进行比较，在实际电路中，17基于电源电流测试的数字电路故障诊断研究这些线性关系本身就是近似的，这就增加了检测的误差，不能从根本上提高IDDQ 检测的准确度。统计法则是利用 IDDQ 的统计特性和其近似的正态分布，来去掉一些很可 能引起错判误判的 IDDQ 值。这样的方法只是起到了一定的辅助作用，虽可以 从一定程度上提高判别准确度，但并不能从本质上提高 IDDQ 检测方法的准确 性。 如何克服较大的漏电流是 IDDQ 今后发展中必须解决的问题，差值法是比 较有希望的解决办法。针对目前的局限，可以结合电路的漏电流产生机制来分 析静态电流的情况，从而得到更精确的故障电流信息。2.3 动态电流测试技术2.3.1 动态电流测试原理这里仍然使用图 2.2 中的反相器作为例子来解释 IDDT 测试原理。 图 2.3(b) 给出了 CMOS 反相器有故障的电路和电压电流波形，它所消耗的电源电流记 为 IDD，输入向量 Vin，输出向量 Vout。当输入 Vin 发生跳变（在集成电路中 是芯片输入的一个或者多个引脚发生跳变） ，将引起电路内部的晶体管状态改 变，电压电流波形跳变被传播到原始输出这一过程称为过渡过程。在过渡过 程中，由于 CMOS 电路中 PMOS 晶体管和 NMOS 晶体管同时导通以及电路 中电容的充放电，使得在电源与地之间形成了一个短暂的导电通路，流经这 一短暂通路的电流即人们所称的动态电流。 图 2.6 给出了数字电路在有故障和 无故障下电流波形图， 从中可以明显的看出两个过渡状态的不同， 这也是 IDDT 用来诊断故障的基本原理[2]。图 2.6 正常电路和故障电路的 IDDT 响应 18南京航空航天大学硕士学位论文2.3.2 动态电流测试的测试生成同 IDDQ 的测试生成一样，IDDT 检测也必须通过输入不同的测试向量， 以形成从电源到地的动态电流通路以激活故障。但相比 IDDQ 而言，动态电 流的测试生成更为复杂。因为动态电流的产生是在电路的过渡过程中，因此， 在测试时需要输入一对测试向量对，使得电路发生跳变。电路在不同的跳变 情况下，会形成不同的动态电流通路，IDDT 差异也较大[15]。以 CMOS 与非 门为例(图 2.7)，在不同跳变情况下，一共可能形成 4 条动态电流通路：L1：Vdd-&P1-& N1-&N2-&Gnd； L2：Vdd-&P2-&N1-&N2-&Gnd； L3：Vdd-&P1-&负载-&Gnd； L4：Vdd-&P2-&负载-&Gnd。通过输入测试向量对产生不同的跳变，可能形成不同的动态电流通路。 例如， 当输入 ab 从 00 变为 01 或 10， 或者反过来从 01(10)-&00 则不会产生电 流通路； 00-&11 产生的通路为 Ll 和 L2； 11-&00 产生四条通路； 01(10)-&10(01)， 产生 L1 和 L2；11-&01 产生 L1 和 L3，反之产生 L1；10-&11 产生 L2，反之 产生 L2 和 L4。因此，IDDT 测试生成的关键问题是要找出一组原始的输入向 量对，从而使得无故障电路和故障电路动态电流产生尽可能大的差异而达到 电路检测的目的。图 2.7 有负载的 CMOS 与非门一些“好”的测试向量可以使电流差别较大，从而使得响应分析比较容 易进行。因此，如何产生“好”的测试向量是一个需要解决的重要问题。 针对如何评价测试向量的“好坏” ，文献[31]采用下式所表示的△作为动 态电流测试方法中一个故障是否可测的测度:19基于电源电流测试的数字电路故障诊断研究?=( N (ffv1,v 2) ? N (ftV 1,V 2) ) 2 ( N (ffv1,v 2) + N (ftV 1,V 2) )(2-2)其中, N ff 与 N ft 分别代表无故障电路与故障电路在测试向量对（v1，v2） 作用下所发生的总跳变计数。文献[31]认为 ? 值越大,测试向量对（v1，v2） 越能使得故障电路与无故障电路的动态电流产生比较大的差异，即被测故障 越容易被检测出来。这一测度不仅考虑了 N (ffv1,v 2) 和 N (ftv1,v 2) 之间的绝对差，而 且还考虑了两者之间的相对差。事实上逻辑门正负跳变对动态电流大小的贡 献是不同的。与非门、或非门、反向器输出产生负跳变时的动态电流相对于 这些门输出产生正跳变时的动态电流是非常小的，几乎可以忽略不计， PSpice 模拟实验也验证了这一点。或门和与门可以分别看成是由或非门和与非门串 接一个反向器组成。或门、与门输出发生正跳变时会产生较大的动态电流， 输出产生负跳变时由于门内部会产生一个正跳变，从而也会引起较大的动态 电流。因此，统计电路中的跳变个数时需要考虑与非门、或非门和反向器的 正跳变以及或门和与门的正负跳变。所以在统计跳变时应该区分跳变这样更 为精确。2.3.3 动态电流测试的主要方法目前，动态电流 IDDT 测试则是通过分析动态电流的特性，并适当处理 故障电路和无故障电路的动态电流信息来诊断故障。常用的分析方法主要有 以下几种： （1）基于动态电流波形分析的测试方法 图 2.8 给出了基于信号处理分析的动态电流检测故障流程图。 ① 动态电流的频率谱分析 该方法的基本原理是对动态电流信息进行频率谱分析。基于 FFT（快速 傅立叶变换）的处理方法主要是从频域角度对动态电流进行处理实现故障诊 断的。它利用 IDDT 的一次谐波的幅频和相频，并与正常电路的 FFT 相比较， 实现对电路的诊断。 J.F.Plusquellic 等以 ISCAS85 电路 C432 为例[32]， 通过 Spice 模拟实验，用 FFT 方法对桥接故障、开路故障、固定型故障进行了检测。他 们发现，当电路中存在上述故障时，动态电流特征波形的形状均发生了可观 的变化。 频域分析已被证明可以用于单故障、多故障以及不同故障的检测。 ② 动态电流的时域分析20南京航空航天大学硕士学位论文该方法的基本思想是通过比较待测电路动态电流与正常电路动态电流的 时域信息差异来诊断。具体的比较方法有两种，其一是对动态电流的积分值 进行比较，其二是比较动态电流的尖峰值。图 2.8 动态电流测试流程图基于积分的平均电流分析法是对动态过程中的 IDD 进行积分，并将积分 结果与期望值进行比较。在一个 4 位阵列乘法器中插入特定的故障，用线性 反馈移位寄存器随机产生 25 个测试向量对， 并将它们逐一加到电路的输入端， 然后对 IDD 进行分析。结果表明故障电路与正常电路的 IDD 积分值相差 2-5 倍，显然它们是可以区分的[33]。 在基于瞬态电流峰值的比较分析法中，流过被测电路的峰值电流与故障 电路的峰值电流相比较，如果峰值超出了预先确定好的范围，那么电路被认 为有故障，我们所定义的范围用一个百分差来表示，即定义电流在+/-p％的范 围内，认为是可接受的。p 的选择取决于过程变异和预置噪声。文献[11]提出 了以下三种基于 IDDT 峰值的检测方法：第一种是双域值 IDDT；第二种是Delta IDDT；第三种是延迟 IDDT。这三种方法是针对不同情况提出来的。③ 动态电流的小波分析 采用小波变化来分析 IDD 波形已有一定研究，通过比较故障电路和无故 障电路在相同输入下产生的动态电流的小波系数来辨别是否存在故障。小波 变换同时在频域和时域分解 IDDT 信号，且同时具有的高分辨力特性，这使 得它对故障的“敏感”性要比纯粹的频域方法或时域方法都强，这有利于对21基于电源电流测试的数字电路故障诊断研究故障的检测和定位。基于小波的故障定位取决于采用的母小波，如果一个模 块中的故障不会影响到其他模块的动态电流波形，那么就很容易实现故障定 位。该方法在实时系统中应用主要受到采样频率的影响。S.Bhunia 等将小波分析用于 IDDT 测试[12]，并提出通过观察小波系数来判别故障电路响应偏离正常电路的延时地点，然后利用这个信息来识别一系 列可疑单元。这对故障定位有两个好处，一是可以改善检测过程和检测率， 二是可以利用这个信息进行故障容错，或是隔离包含故障的小部分电路。文 献[34]提出一个基于小波变换的动态电流分析方法， 通过小波变换计算小波系 数，一些故障参数可能非常灵敏，所以轻微的参数偏离可能导致电路瞬态电 流极大的改变，因而得到同一故障不同的小波系数。对于一个故障的不同参 数，如果他们显示不同的瞬态电流波形，那么将这些瞬态电流所有的小波系 数存储于一个矩阵中，而且认为每一个系数对应于特征空间中的一个点。属 于同一故障系数的不同的点形成特征空间的一条曲线，这个曲线称为故障曲 线。相对传统的方法，基于故障曲线的方法也可以用来诊断模拟电路，因为 故障曲线能够捕获微小的特征变化。 （2）全速电流测试IDDT 测试需要高速的电流测试设备或测试仪， 目前的测试仪还很难做到这一点。为解决这一困难，尽可能早的使 IDDT 测试付诸实际应用，湖南大 学邝继顺提出一种“全速电流式测试” （at-speed current test）方案[35]。这种方 法将 IDDQ 测试与 IDDT 测试结合起来，通过在一段时间内不断循环输入两 个交替的变换的向量（V0，V1） ，对被测电路进行测试，当 V0-V1 时，产生 ，达到稳态后,只有稳态电流（IDDQ1） ，当 V1-V0 时，又 瞬态电流（IDDT1） 产生瞬态电流（IDDT2） ，达到稳态后，只有稳态电流（IDDQ2） ，如此反复, 最终测试仪测量到的是测试周期内的平均电流，不论测试仪测量电流的速度 有多慢，总能找到一个足够大的测试周期进行测试。若测得的平均电流与正 常值相比差别足够大，则电路有故障。测试周期可以灵活地根据测试仪的测 试速度而定，可以慢到毫秒级。这种方法可以检测出固定型故障、晶体管开 路故障、桥接故障，也可以检测一些用电压测试方法不可能检测的故障，即 所谓的冗余故障。 （3）瞬态信号分析（Transient Signal Analysis，TSA）TSA 是基于测量电路瞬态响应下电路中诸如衬底、电源以及寄生电容等物理特性的分析方法，该方法中，瞬态电流在多个测试节点和电源处被采样。TSA 故障检测方法能有效的滤除制造参数对电路的影响。因为，电路的制造22南京航空航天大学硕士学位论文参数对电路中各种电流的影响是全局的，而故障对电路的影响则只是局部的。 当待测电路所有暂态信号与正常电路暂态信号之间都成比例时，说明电路是 正常的，而当电路中有部分测量信号与正常信号不成比例，则这些点附近存 在电路故障[36]。TSA 对故障定位十分有效，近来，TSA 已被用于检测延时故障[37]。其他的动态电流测试方法还有基于电流的动态功耗[38,39]和能耗比法[40]等。 以上各种方法都能从动态电流中提取一定信息用于故障诊断，它们有着 各自的优缺点： 基于 FFT 的处理方法利用了电流波形中的频率信息，它速度快，可以实 时处理动态信号，但是其不能兼顾波形中时域信息。而基于时域信息的分析 方法虽然简单，但是其受噪音影响较大，所要处理的信息量大，而且没有有 效的利用波形信息。用小波变换对动态信号进行处理，则兼顾了 IDDT 的时 域和频域信息，为最大限度的提取故障信息提供了可能，也具有较高的准确 度。而且小波母函数是可以选择的，因此也为故障诊断提供了灵活性。因此 小波分析是未来动态电流波形处理方法的重点发展方向。但使用小波变换计 算复杂，有大量冗余信息，不利于工程上的实现，因此还需要进行大量的研 究工作。 全速电流测试的优点是对测试仪器精度和速度要求低，而且结合了动态 电流和静态电流信息，但是整个所花费的测试时间比较长，测试生成要求也 比较高。TSA 的优点是其能够有效的滤除电路中制造过程的影响，而且能够提高多个测量点，获得的信息量多。因为故障点对离其近的 TSA 测试点影响比较 大，所以用于故障点的区域定位是比较方便的。其缺点是并不是所有故障点 都是可测的，而且目前还没有定量的算法提取出动态信号中的信息。 动态功耗法和能耗比两个方法虽然简单，但是测试速度比较慢，难以适 应当今大规模集成电路测试的要求。 动态电流测试方法，作为传统测试方法的一个补充，正逐步得到研究领 域和工业领域的关注。动态电流测试方法的研究，对于保证集成电路产品的 高可靠性具有潜在的积极意义。我们相信，随着研究工作的成熟和完善，动 态电流测试方法在不久的将来也会像静态电流测试方法一样逐步被工业界所 采用。23基于电源电流测试的数字电路故障诊断研究2.4 本章小结本章阐述了数字电路中出现的新型故障模型，并依次介绍了动态电流和 静态测试技术的测试机理，讨论了现有的静态电流测试和动态电流测试的关 键技术和主要方法。24南京航空航天大学硕士学位论文第三章 基于电源电流测试的数字电路故障诊断电源电流测试技术作为新兴的测试技术，其有效性还有待进一步验证。 本章正是在这样的背景下开展研究工作的，首先对逻辑门电路测试进行了研 究，在此基础上研究了基于电源电流测试的组合逻辑电路故障诊断，并提出 了有效的解决方案，并探讨了大规模和超大规模集成电路未来设计模式和测 试模式。3.1 特征提取技术3.1.1 小波分析（1）小波变换 小波变换[41-44]是在傅立叶分析基础上发展起来的，它优于傅立叶分析的地 方是它在空域和时域都是局部化的，其局部化格式随频率自动变化，在高频处 取窄的时间窗，在低频处取宽的时间窗，适合处理非平稳信号，在图像处理、 模式识别、机器视觉、量子力学等领域得到广泛的应用。目前，小波分析理论 已成为数学、计算机和物理学科共同研究的热点。2 ? (ω ) 满 足 小 波 变 换 的 定 义 为 ： 如 果 ψ ( x) ∈ L ( R) 的 Fourier 变 换 ψ| ? (2 ∑ψj∈Z?jω) |2 = 1，则定义ψ ( x) 为小波（基小波）函数。小波和它的 Fourier 变*? (ω ) 都是窗函数，中心和半径分别为 t*， ?ψ ， ω ， ?ψ? 。小波函数有两种： 换ψ平移和伸缩，经这种操作后形成一小波函数族，其连续和离散形式分别如下：ψ ( a , b) =| a | 2 ψ (j?1x?b ) a(3-1)ψ j , k = 2 2 ψ (2 j x ? k )j, k ∈ Z(3-2)其中 a 和 b 及其离散形式 2j 和 k/2j 分别为伸缩因子和平移因子，Z 为整数 集合。离散正交小波函数族在小波变换中占据重要地位，它形成了平方可积函25基于电源电流测试的数字电路故障诊断研究数 f(x)的一组正交基，f(x)的小波级数表示为：f ( x) =k = +∞ k = ?∞∑ 2 ∫Wk ?∞+∞k f(b) × t ( 2 ? k ,b ) ( x)db(3-3)总结地说，对信号 f(x) 作小波分析时是将信号分解成不同级的小波分量ψ(2 x-k)。 不同的级对应着不同宽度的时窗， 而窗又沿着 x 轴逐步移动来作分析。不同级也对应着不同宽度的频窗。几级小波叠加作用的结果大体上相当于对信 号作了低通滤波。 不断的分级分析就可以实现所需精细程度的时、 频局部分析。 （2）小波包分析 小波分析中，多分辨分析是常用的分析方法，可以对信号进行有效的时频 分解，但由于其尺度是按二进制变化的，所以在高频段其频率分辨率较差，而 在低频段其时间分辨率较差，即对信号的频带进行指数等间隔划分。而小波包 分析（Wavelet Packet Analysis）能够为信号提供一种更加精细的分析方法，它 将频带进行多层次划分，对多分辨分析没有细分的高频部分进一步分解，并能 够根据被分析信号的特征，自适应地选择相应频带，使之与信号频谱相匹配， 从而提高了时－频分辨率，因此小波包具有更广泛的应用价值。 小波包的分解算法，由分解系数 d kj +1,n 求 d l j , 2 n 和 d l j , 2 n +1 的公式如下：jd l j , 2 n = ∑ a k ? 2l d kj +1,nk(3-4)d l j , 2 n +1 = ∑ bk ? 2l d kj +1,nk(3-5)公式(3-4)和(3-5)中，a、b 分别为高通和低通滤波器。小波包分解就是通过 一组高、低通共扼正交滤波器将信号分割到不同的频带上，每作一层分解，数 据就进行一次 2 倍抽取。在第 n 层，信号被划分成 2 个等宽的频带。这些频带 的总和包含了原始信号的全部信息。 小波分解树如图 3.1 所示，n图 3.1 小波分解树在图 3.1 中，A 表示低频，D 表示高频，末尾的序号数表示小波分解的层26南京航空航天大学硕士学位论文数（即尺度数） 。每层分解后对信号进行 2 倍抽取。明显看出，小波包分解可 以同时对低频和高频段进行分解。将信号按频带进行分解，这在实际应用中有 重要的意义，可提取所需的任意细节频带内的信息。3.1.2 归一化和主成分分析数据预处理技术归一化处理主要是为了数据处理方便而提出的，即先把数据映射到 0～1 范围之内再进行处理，这样对于信号处理可以更加便捷快速。 主元分析(亦称主成分分析或主分量分析)是将研究对象的多个相关变量 转化为少数几个不相关变量的一种多元统计方法。它基于 Karhunen-Loeve 分 解，目的是在数据空间中找一组向量尽可能的解释数据的方差，通过一个特 殊的向量矩阵，将数据从原来的高维空间映射到一个低维向量空间，降维后 保存了数据的主要信息，从而使数据更易于处理[45]。 主成分分析是在降维的思想下产生的处理高维数据的方法[46]，在神经网 络模型中，如果输入变量过多不仅会增加网络计算的复杂性，而且这些输入 信息在一定程度上有所重叠，还会影响预报的精度和准确性，因此，我们采 用主成分分析方法来降低输入变量的维数。设经过小波包分析后得到训练样 本集为 X=（X1，X2，…，Xr）其中列向量 X i =（ X i1 ， X i 2 ，…， Xin ） T ， （i=1，2，…，r），n 为特征向量的维数，依据总方差和不变(见公式(3.6)) 的原则，进行线性变换。Var ( X ) =∑Var ( Xi =1i) =∑ Var (Yi ) =Var (Y )i =1(3-6)Y j = (Y j1 , Y j 2 ,KY jn ) ，（j=1，2，…，r），且属性 Y1，Y2，…，Yr 之间不相关，T将原来的属性集 X 转换为新的属性集 Y=(Y1，Y2，…，Yr)，其中列向量依据在总方差中的贡献率来选择 Yr，从而用前 m 个主成分 Y1，Y2，…，Ym 代替原属性集 X，不但使变量维数降低，消除了输入变量之间的重叠性，而且 也不至于损失原始变量中的太多信息。3.2 智能故障诊断技术3.2.1 BP 神经网络原理人工神经网络以大脑作为研究基础，模拟人的大脑的活动机理以实现大脑 的某些方面的功能。人工神经网络仿照生理神经网络结构的非线性预测模型，27基于电源电流测试的数字电路故障诊断研究通过学习进行模式识别。传统的计算方法采用自底向上的方法，对一个待解的 问题，首先对它进行全面的分析，然后再全面分解，最后为它建立一个计算模 型。与编写模仿人脑思维方式的计算机程序来实现智能的自底向上方法不同， 人工神经网络是一种建立人脑的神经网络的仿真的自顶向下的方法。人工神经 系统通过采集数据样本进行学习的方法来建立数据模型，系统靠样本不断学 习，在此基础上建立计算模型，从而建立神经网络结构[47]。 通过模拟人类的神经网络，人工神经网络具有一