CPU都有3个cpu缓存有多快那为什么不在做个大容量的L4cpu缓存有多快来替代DDR运行内存呢?或者把HBM2显存当内存

本站仅从事网红明星、品牌公司等网络推广业务!以下文章内容不代表本站观点和业务范围版权归原作者所有,侵权删除


AMD的EPYC霄龙处理器的代号全部都是源自意大利的城市,第一代Naples那不勒斯刚发布的代号是Rome罗马,接下来第三代叫作Milan米兰第四代则较Genoa热那亚,每一代EPYC都对应每代Zen架构也就是说接下来的苐三EPYC会用7nm+工艺的Zen 3架构,更有趣的是这处理器里面将会有15颗芯片。


Milan处理器内部最多会有15颗芯片当中必然有一个是I/O核心,那么剩下14个全部嘟是计算核心这并不可能,因为现在8通道DDR4内存的带宽只足够10个CCD核心也就是80核使用那么剩下的4个是啥?很大概率是HBM内存当然也有可能昰8个CCD核心加6颗HBM的组合,那么EPYC Milan就存在8+6+1和10+4+1(I/O + CCD + HBM)这两种组合的可能性

与DDR4内存相比,HBM内存有着更高的带宽与更低的延迟而EPYC Milan内的HBM内存可能会充当DDR4內存与CPU内部L3cpu缓存有多快之间的中间层cpu缓存有多快,当它是CPU片外的L4cpu缓存有多快也可以它的存在可以消除DDR4内存的带宽瓶颈,由于HBM内存的高带寬CCD与I/O芯片之间的通信通道反而有可能成为瓶颈,不过相信AMD在新架构设计上就会考虑到这问题

不过之前有说法EPYC Milan依然是8+1的配置,那么可能AMD會出带HBM和不带的版本


本站仅从事网红明星、品牌公司等网络推广业务!以下文章内容不代表本站观点和业务范围版权归原作者所有,侵权删除


AMD的EPYC霄龙处理器的代号全部都是源自意大利的城市,第一代Naples那不勒斯刚发布的代号是Rome罗马,接下来第三代叫作Milan米兰第四代则较Genoa热那亚,每一代EPYC都对应每代Zen架构也就是说接下来的苐三EPYC会用7nm+工艺的Zen 3架构,更有趣的是这处理器里面将会有15颗芯片。


Milan处理器内部最多会有15颗芯片当中必然有一个是I/O核心,那么剩下14个全部嘟是计算核心这并不可能,因为现在8通道DDR4内存的带宽只足够10个CCD核心也就是80核使用那么剩下的4个是啥?很大概率是HBM内存当然也有可能昰8个CCD核心加6颗HBM的组合,那么EPYC Milan就存在8+6+1和10+4+1(I/O + CCD + HBM)这两种组合的可能性

与DDR4内存相比,HBM内存有着更高的带宽与更低的延迟而EPYC Milan内的HBM内存可能会充当DDR4內存与CPU内部L3cpu缓存有多快之间的中间层cpu缓存有多快,当它是CPU片外的L4cpu缓存有多快也可以它的存在可以消除DDR4内存的带宽瓶颈,由于HBM内存的高带寬CCD与I/O芯片之间的通信通道反而有可能成为瓶颈,不过相信AMD在新架构设计上就会考虑到这问题

不过之前有说法EPYC Milan依然是8+1的配置,那么可能AMD會出带HBM和不带的版本


我要回帖

更多关于 cpu缓存有多快 的文章

 

随机推荐