活动状态电源管理（ASPM&&Active State Power Management）　微软VISTA以及之后的系统上所支持的一种电源链接管理方案，尝试在设备（PCI Express）空闲时采用节电模式。具体模式分为：L0s、L1、L2。L0s/L1级电源状态管理通过将链路置于电气空闲(E-IDLE)下来降低能耗。要求链路双方设备都能否实现L0s，快速的进入或退出电气空闲状态。从PCIe1.0开始，L0s级电源管理就是调试测试的一个难题。L1级也将链路置于电气空闲状态，需要链路双方协商，并且需要花较长的时间才能退出电气空闲。L1相对于L0会进一步降低功耗。链路宽度降低是根据链路数据传输流量控制而定，只要满足系统的吞吐率，可以适当的关闭原本活动的链路，以达到减小能耗。同样，当系统吞吐率要求增大时，能够开启被关闭的链路。链路的传输速率也可以在2.5Gbps和5Gbps之间切换，以最小的系统能耗完成数据传输任务。
详细介绍/ASPM
PCI Express REV1.1基础规格． ． 一个「Yes」的指令即表示须要支援(除非另有说明)、「On」及「Off」的指令表示需要时脉及电源输送、「On / Off」表示一个设计选择项目。PCI Express连结电源管理状况 PCI Express连结电源管理状况 PCI Express连结电源管理状况 PCI Express连结电源管理状况L0—正常运作：在L0模式下，连结处在全线运作状态，所有时脉都启用，任何传输作业都在正常延迟速度下进行，所有装置都必须支援这种模式。L0s—连结待机：所有PCIe系统都必须支援L0s模式，在L0s模式中，时脉都维持运作，电源亦保持开启状态，但连结不会主动传送资料。&&这也意谓著连结从L0s模式回复正常模式的时候时，必须要重新启动，但回复过程的延迟相当短暂。装置在从L0s回复时有不同的延迟时间，但是其变幅相当小。 连接功能暂存器中定义的L0s延迟范围为64ns至4μs。L0s有许多优点，由於不需要端点对端点的互动就能进入L0s模式，因此切换的速度相当快。 由於时脉讯号依然保持运作状态，因此离开的速度也相当快。&&此外，它能套用至连结的某一端(传送或接收端)，另一端仍能继续运作。&&这意谓著系统从一端传送资料时，在大多数的时间会自动获得L0s的协助，但在送出讯框完成(FC)封包以及通知(ACK)封包时，连结就会被唤醒。&&L0s的缺点是时脉讯号一直呈现运作状态，因此L0s模式会耗用不少电力。传送器仅须传送Electrical Idle指令集，并将PCIe链路置於电力待机状态，就能将接收端置入L0s模式。Electrical Idle指令集是少数在实体层中进行解译名为Ordered Set的PCIe讯息。 Ordered Set指令集长度有四个字元，因此要将连结置入L0s模式时，需要的时间为4×10bits×400ps= 16ns，因此这是相当短的延迟。因此，从L0s回复至正常模式也会相当地快，传送器只须在连结上传送几个Fast Training Sequence(FTS)Ordered Sets的指令集，连结就会回复至正常模式。&&而且，接收器可以指定要从范围在1到255的L0s回复所需的FTS数量。&&因此，其连结便可以在16ns至4ms间从L0s回复至正常的模式，实际时间则视接收器的功能以及时脉来源而定。L1—低耗电待机模式：L1则是PCIe的一种选项功能，其省电效率远超过L0s，但是缺点就是延迟时间较为长久。在L1模式中，PCIe参考时脉讯号维持不变，但PCIe装置使用的内部相锁回路(PLL)则被关闭，这种设计让省电效率得以超越L0s，但却衍生出较长的延迟和较高的传输占量(Overhead)。 当下游装置切换至PCI电源管理模式(D1～D3)或是当装置已准备好透过上述自动电源控制机制ASPM进入L1模式时(图2)，系统就会进入L1模式。&&由於连结的两端都须参与作业，因此进入L1模式所涉及的端点对端点互动步骤比进入L0s模式还要多。 图3显示进入L1模式所需进行的互动步骤。在这个例子中，下游连结埠被指示进入L1模式，并将负责管理传输作业。 链路的其中一端或两端都可以发出指令，让链路从L0模式转换至L1模式。首先，下游连结埠的电源管理逻辑栏位要求进入L1模式，为了要进入L1模式，该连结埠必须：． ． 阻挡新的传输层封包(TLP)传输作业． ． 确定回覆缓冲区已清空资料． ． 确定已收到足够的流量控制权限，以便能在每个虚拟通道(VC)与每种资料流上达到最高容量的传输。因此，当所有条件都符合的时候，其中下游的连结埠就会开始持续传送一个PM Active State Request L1的资料链结层封包(DLLP)，最後直到收到PM Request Ack DLLP为止。 在此同时，在上游部份，当收到PM Active State Request L1 DLLP的时候，就会触发一连串的事件，该连结埠必须：． ． 阻断新的传输层封包(TLP)传输作业． ． 等待回传缓冲区清空资料． ． 等待收到足够的流量控制权限，以便能在每个虚拟通道(VC)与每种资料流上达到最高容量的传输当上游元件符合所有条件的时後，就会开始传送一个PM Request Ack DLLP，这个讯号会触发下游元件转移至L1模式，并且透过上述的程序使得连结切换至闲置状态。这种程序看似复杂，但全部都是由PCIe状态机器负责执行，如果装置支援L1 ASPM机制，主机软体甚至完全不必执行任何作业。 这就是PCIe电源管理技术的优点。 连结的任何一端皆可以让连结离开L1状态(图3)，当装置决定要离开L1模式时，就会开始传送TS1指令集到连结的另一端。 回复程序会迅速回复连结的时序，并确保连结的实际参数跟连结关闭时完全一样，从L1模式回复所需的时间不到64ms，这个过程的时间愈短代表连结消耗的电力愈少。L2—辅助电源模式：除了关闭装置上所有电源外，L2模式是耗电量最低的状态。在L2模式中，所有装置的时脉讯号都处在闲置状态，只剩下用来侦测网路唤醒功能(WAKE)与信标(Beacon)事件的低频时脉。&&系统只能利用VAUX为装置提供电力。若WAKE被启动时，VAUX则供应高达375mA的电流，若WAKE关闭时，VAUX则只供应20mA的电流，进入L2模式与进入L1模式非常类似，两者间只有以下差异：． ． L2无法透过ASPM来触发，只能由主机来触发． ． L2模式进入协定会将连结切换至「L2_ready」 状态。当主机看到下游连结处於L2模式时，就会移除VMAIN。． ． 装置须要运用更多的电源关闭步骤来进入L2模式等候状态、连结层传输、通讯协定电源规画等， 这些都是为了延长电池续航力所需要的关键要素。可携式电子产品节省电力的关键在於缩短产品处理作业上的时间，以及缩短元件之间传输作业的时间，如此，电子装置在标准运作模式下的耗电量就愈低。更确切地说，可携式装置进出各种作业的速度愈快，省电效率就愈高。为达到这项目标，在开发装置必须考量PCI Express的能力。就目前而言，许多业者等候PCI Express大举进军桌上型电脑与伺服器产品，根据上述特别的考量因素，PCI Express一直在开发电源敏感度协定。因此，当看到设计业者及工程师将PCI Express视为注重电池续航力的高速资料连结理想介面时，也毋须觉得讶异。 考虑到人们对於「更快」、「更轻巧」，以及「功能更强劲」的看法永远无法一致，业者在开发未来的笔记型电脑与可携式运算装置之际，PCI Express必然成为资料连结的最佳选择。
&|&相关影像
互动百科的词条（含所附图片）系由网友上传，如果涉嫌侵权，请与客服联系，我们将按照法律之相关规定及时进行处理。未经许可，禁止商业网站等复制、抓取本站内容；合理使用者，请注明来源于www.baike.com。
登录后使用互动百科的服务，将会得到个性化的提示和帮助，还有机会和专业认证智愿者沟通。
此词条还可添加&
编辑次数：1次
参与编辑人数：1位
最近更新时间： 06:28:15
贡献光荣榜
扫码下载APP请问 windows 7 中 电源管理 pci express 链接状态电源管理 什么意思_百度知道
请问 windows 7 中 电源管理 pci express 链接状态电源管理 什么意思
请问电源源管理中PCIExpress链接状态电源管理PCIExpress链接状态电源管理中有关闭、中等电源节省量、最大电源节省量3个选项，分别代表什么意思？...
请问电源源管理中 PCI Express链接状态电源管理PCI Express链接状态电源管理中有 关闭、中等电源节省量、最大电源节省量 3个选项，分别代表什么意思？
答题抽奖
首次认真答题后
即可获得3次抽奖机会，100%中奖。
竟然没名字用了知道合伙人
来自知道合伙人认证团队
竟然没名字用了
知道合伙人
采纳数：284
获赞数：1654
擅长：暂未定制
windows 7中电源管理 pci express 链接状态电源管理就是对显卡的供电，还是关闭比较好。1、中等电源节省是指：一段时间内不使用，自动关闭PCIE设备。属于节能和性能兼备。2、最大电源节省量是指：根据你的PCIE设备使用情况，实时的调整设备带宽、频率等。属于倾向于节能，设备性能会有所影响。3、关闭是指：设备一直处于开启状态，并且一直是全功率运行，属于最好性能状态。4、PCIE设备并不局限于常见的显卡，很多人存在的误区，其实现在芯片组把硬盘、网卡、声卡、显卡、采集卡之类的都归属于PCIE总线。
mike922知道合伙人
采纳数：18
获赞数：303
建议你关比，就是对显卡的供电，还是关闭比较好，这样显卡电力足，电脑性能也好点，显卡风转快点温度也低点能提高 寿命，不相差显卡这几W电的，
flycisco知道合伙人
采纳数：10
获赞数：34
关闭不使用节省电源。中等 在一定时间关闭一些设备，比如硬盘，外接设备。最大，是指所有设备一直开着。
本回答被提问者采纳
1条折叠回答
为你推荐：
其他类似问题
您可能关注的内容
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。您要找的是不是:
n. 微软推出的一种网络编程方法
活动状态电源管理
第一种方法是通过活动状态电源管理（ASPM）机制挂起PCIe链路，类似于SATA链路电源管理机制。
基于98个网页-
随著越来越多 PCI Express 系统的设计纳入动态电源管理 (ASPM)，除错的问题一定会出现。电源状态转换期间撷取错误讯号的关键是逻辑协定分析仪，可在电源状态退出时可靠的同时进行连接。
基于88个网页-
户专用功率模块
...国家发改委2007年发布的《关于组织实施新型电力电子器件产业化专项有关问题的通知》，智能功率模块(IPM)和用户专用功率模块(ASPM)！集成门极换流晶闸管(IGCT：IntergratedGateCommutatedThyristors)是一种用于巨型电力电子成置中的新型电力半导体器件？
基于78个网页-
...等产品的芯片设计、制造、封装测试和模块组装产业化；实现电力电子器件系统集成模块，智能功率模块(IPM)和用户专用功率模块(ASPM)的产业化；根据电机节能、照明节能、交通、电力、冶金等领域需求，开发具有自主知识产权芯片和技术的电力电子装置；研制电力电子...
基于68个网页-
活动状态电源管理
Abnormal spindle-like microcephaly-associated protein also known as abnormal spindle protein homolog or Asp homolog is a protein that in humans is encoded by the ASPM gene. ASPM is located on chromosome 1, band q31 (1q31).
以上来源于:
These results suggest that ASPM gene is involved in cell mitosis , proliferation and differentiation.
这些结果显示ASPM基因与细胞分裂，细胞增殖以及细胞分化有著相关性。
The homozygous mutations of ASPM gene are the most common cause of MCPH and lead to microcephaly and mental retardation.
ASPM基因的同型合子突变是造成MCPH最常见的原因，会造成病患的小脑症且心智发育迟缓。
At the same time, a measurement and assessment model base on this framework is also provided with examples, so that the agility of the ASPM can be measured and evaluated.
同时，框架模型也为敏捷软件过程管理度量和评价提供了一个基础，在此基础上本文建立了一个敏捷软件过程管理的度量与评价模型，并用实例进行了说明。
$firstVoiceSent
- 来自原声例句
请问您想要如何调整此模块？
感谢您的反馈，我们会尽快进行适当修改！
请问您想要如何调整此模块？
感谢您的反馈，我们会尽快进行适当修改！您的位置：
地区(语言):&大陆(简体中文) 发行时间:&2006年
收藏人数: 1265
图书分类:&硬件出版社:&语言:&
收藏资源后，一旦有新更新（字幕、文件）我们
将会用站内消息和电子邮件通知你。
收藏资源后，一旦有新更新（字幕、文件）我们
将会用站内消息和电子邮件通知你。
该内容尚未提供权利证明，无法提供下载。
中文名:&PCI Express系统体系结构标准教材原名:&PCI Express System Architecture作者:&译者:&图书分类:&硬件资源格式:&PDF版本:&扫描版出版社:&书号:&地区:&语言:&简介:&
内容介绍：本书首先概述第三代pci express总线和第二代总线及其之间的关系和区别，然后全面论述目前市场上最为流行的第三代总线——ci express。主要内容包括：pci express总线的发展过程和特点；pci express总线事务路由方法；数据包传送的主要协议和实现服务质量的方法；事务顺序、中断与错务处理；pci express总线物理层详述；复位和链路定向与初始化；附加卡的外观结构；pci express的电源管理；pci express配置方式。附录提供的内容包括pci express的测试、调试和验证。本书详细描述的pci express系统的体系结构，以及列举的大量示例，对于理解pci express内容并构思其用途有很大帮助，是软硬件设计人员和技术人员不可多得的参考书籍。 内容截图：
第一部分 总 览第1章 体系结构展望1.1 pci express简介1.1.1 初始pci解决方案的作用1.2 与原有总线的比较1.2.1 作者的声明1.2.2 总线性能及其插槽数的比较1.2.3 pci express的总吞吐量1.2.4 比较每引脚的性能1.3 i/o总线体系结构展望1.3.1 基于33mhz pci总线的系统1.3.2 基于66mhz pci总线的系统1.3.3 基于66mhz和133mhz pci-x 1.0总线的平台1.3.4 基于ddr和qdr pci-x 2.0总线的平台1.4 pci express的线路1.4.1 pci express的拓扑结构1.4.2 pci express系统模块图1.5 pci express规范第2章 体系结构概述2.1 pci express事务简介.2.1.1 pci express事务协议2.1.2一些事务示例2.2 pci express的设备层2.2.1 概述2.2.2 设备层及相关的数据包2.2.3 各pci express设备层的功能2.3 非报告存储器读事务示例2.4 热插拔2.5 pci express的性能与数据传送效率第二部分 事务协议第3章 地址空间与事务路由3.1 简介3.1.1 接收器检查3种类型的链路流量3.1.2 多端口设备承担路由负荷3.1.3 端点的路由能力有限3.1.4 系统路由策略是可编程的3.2 两种类型的本地链路流量3.2.1 有序集3.2.2 数据链路层数据包(dllp)3.3 处理层数据包路由基础3.3.1 用于访问4种地址空间的tlp3.3.2 使用分离事务协议了吗3.3.3 tlp路由的3种方法3.3.4 pci express的路由方法与pci兼容吗3.3.5 定义数据包格式和路由的头字段3.3.6 使用tlp的头信息：概述3.4 应用路由机制3.4.1 地址路由3.4.2 id路由3.4.3 隐式路由3.5 路由选项的即插即用设置3.5.1 路由配置是pci兼容的吗3.5.2 基址寄存器(bar)：类型o、类型1的头3.5.3 基址/限界寄存器，只限类型1头3.5.4 总线号寄存器，只限类型1头第4章 基于数据包的事务4.1 基于数据包的协议简介4.1.1 为什么要使用基于数据包的事务协议4.2 处理层数据包4.2.1 组装和拆解tlp4.2.2 设备核心请求访问4种空间4.2.3 所定义的tlp事务变体4.2.4 tlp的结构4.2.5 建立事务：tlp请求和完成4.3 数据链路层数据包4.3.1 dllp的类型4.3.2 dllp是本地流量4.3.3 接收器对dllp的处理4.3.4 发送一个数据链路层数据包4.3.5 dllp数据包的类型第5章 ack/nak协议5.1 通过各链路可靠地传输tlp5.2 ack/nak协议的基本组成5.2.1 ack/nak协议中发送器的基本组成5.2.2 ack/nak协议的接收器基本组成5.3 ack/nak dllp的格式5.4 ack/nak协议详解5.4.1 发送器协议详解5.4.2 接收器协议详解5.5 利用ack/nak协议可靠地处理错误情况5.6 ack/nak协议小结5.6.1 发送器部分5.6.2 接收器部分5.7 安排数据包时推荐的优先级5.8 更多的示例5.8.1 丢失tlp5.8.2 丢失ack dllp或ack dllp并有crc错误5.8.3 丢失跟随nak dllp的ack dllp5.9 交换器直通转发模式5.9.1 没有直通转发模式5.9.2 交换器直通转发模式第6章 qos/xc/vc和仲裁6.1 服务质量6.1.1 同步事务支持6.1.2 差异性服务6.2 对qos/tc/vc和仲裁的看法6.3 流量类别和虚拟通道6.3.1 vc分配和tc映射6.4 仲裁6.4.1 虚拟信道仲裁6.4.2 端口仲裁6.4.3 交换器仲裁示例第7章 流控制7.1 流控制的概念7.2 流控制缓冲区7.2.1 vc流控制缓冲区的组织7.2.2 流控制信用7.2.3 流控制缓冲区的最大容量7.3 流控制机制简介7.3.1 流控制的基本组成7.4 流控制数据包7.5 流控制模型的操作——示例7.5.1 第一阶段——初始化之后的流控制7.5.2 第二阶段——流控制缓冲区填满7.5.3 第三阶段——信用限额计数器翻转7.5.4 第四阶段——fc缓冲区溢出错误检查7.6 通告无限流控制7.6.1 谁能通告无限流控制信用7.6.2 无限信用通告的特殊用途7.6.3 头和数据通告可能冲突7.7 最小流控制通告7.8 流控制初始化7.8.1 fc初始化序列7.9 fc.init之后的流控制更新7.9.1 fc-update dllp的格式和内容7.9.2 流控制更新频率7.9.3 错误检测定时器——一种伪需求第8章 事务顺序8.1 简介8.2 生产者/使用者模型8.3 真正的pci express顺序规则8.3.1 真正pci express设备的生产者/使用者模型8.4 灵活的顺序8.4.1 ro对存储器写和消息的影响8.4.2 ro对存储器读事务的影响8.4.3 强顺序规则总结8.5 改变顺序规则，提高性能8.5.1 强顺序可能导致事务阻塞8.5.2 用vc缓冲区完成的顺序管理8.5.3 改进的顺序规则小结8.6 支持pci总线和避免死锁第9章 中断9.1 发送中断的两种方法9.2 消息信号中断9.2.1 msi功能寄存器组9.2.2 msi配置基础9.2.3 生成msi中断请求的基础9.2.4 中断处理程序处理时的存储器同步9.2.5 中断延迟9.2.6 一些规则、建议等等9.3 传统的pci中断发送机制9.3.1 背景知识——pci中断信令9.3.2 虚拟intx信令9.4 设备可以同时支持msi和传统的中断9.5 基本系统外围设备必须考虑的特殊情况9.5.1 示例系统第10章 错误检测和处理10.1 背景10.2 pci express错误管理简介10.2.1 pci express的错误校验机制10.2.2 错误报告机制10.2.3 错误处理机制10.3 pci express错误的来源10.3.1 ecrc的产生与校验10.3.2 数据中毒(可选)10.3.3 tc到vc映射错误10.3.4 链路流控制相关的错误10.3.5 畸形处理层数据包(tlp)10.3.6 分离事务的错误10.4 错误分类10.4.1 可修正的错误lo.4.2 不可修正的非致命错误10.4.3不可修正的致命错误10.5 报告错误的方法10.5.1 错误消息10.5.2 完成状况10.6 基本的错误检测和处理10.6.1 pci兼容的错误报告机制10.6.2 pci express的基本错误处理10.7 高级错误报告机制10.7.1 ecrc的生成和校验10.7.2 粘滞比特的处理10.7.3 高级可修正错误的处理10.7.4 高级不可修正错误的处理10.7.5 错误记录10.7.6 根联合体错误跟踪和报告10.8 错误记录与报告小结第三部 分物理层第11章 物理层逻辑11.1 物理层概述11.1.1 声明11.1.2 发送逻辑概述11.1.3 接收逻辑概述11.1.4 物理层链路活动状态电源管理11.1.5 链路定向和初始化11.2 发送逻辑细节11.2.1 发送(tx)缓冲区11.2.2 多路复用器(mux)和多路复用器控制逻辑11.2.3 字节拆分(可选)11.2.4 扰频器11.2.5 8b/10b编码11.2.6 并行到串行转换器(串行器)11.2.7 差动发送驱动器11.2.8 发送器(tx)时钟11.2.9 发送逻辑的其他主题11.3 接收逻辑的细节11.3.1 差动接收器11.3.2 接收时钟的恢复11.3.3 串行到并行转换器(反串行器)11.3.4 符号边界测定(符号锁定)11.3.5 接收器时钟补偿逻辑11.3.6 通道到通道的相位补偿11.3.7 8b/10b解码器11.3.8 去扰频器11.3.9 字节反拆分11.3.10 过滤器和数据包校正检查11.3.11 接收缓冲区(rx缓冲区)11.4 物理层错误处理第12章 电气物理层12.1 电气物理层概述12.2 高速电气信令12.2.1 时钟要求12.2.2 阻抗和终结12.2.3 13(3共模电压12.2.4 esd和短路要求12.2.5 接收器检测12.2.6 差动驱动器和接收器12.2.7 电气空闲12.2.8 链路上发送线路的损耗12.2.9 ac耦合12.2.10 去矫(或预矫)12.2.11 信标信令12.3 lvds眼图12.3.1 抖动、噪音和信号衰减12.3.2 眼测试(eye test)12.3.3 最优眼12.3.4 抖动可使眼边加宽或变窄12.3.5 噪音和信号衰减使眼变高12.4 发送器驱动器特性12.4.1 概述12.4.2 发送驱动器一致性测试和测量负载12.5 输入接收器的特性12.6 在各种电源状态中的电气物理层状态第13章 系统复位13.1 两类系统复位13.1.1 基本复位13.1.2 带内复位或hot复位13.2 退出复位13.3 从l2低功率状态中的链路唤醒第14章 链路初始化和定向14.1 链路初始化和定向概述14.1.1 概述14.2 链路定向和初始化期间所用的有序集14.2.1 ts1和ts2有序集14.2.2 电气空闲有序集14.2.3 fts有序集14.2.4 skip有序集14.3 链路定向和状况状态机(ltssm)14.3.1 概述14.3.2 ltssm各状态概述14.4 ltssm各状态详述14.4.1 检测状态14.4.2 轮询状态14.4.3 配置状态14.4.4 恢复状态14.4.5 lo状态14.4.6 los状态14.4.7 l1状态14.4.8 l2状态14.4.9 hot复位状态14.4.10 禁用状态14.4.11 回环状态14.5 与ltssm相关的配置寄存器14.5.1 链路功能寄存器14.5.2 链路状况寄存器14.5.3 链路控制寄存器第四部分 与电源有关的主题第15章 功率预算15.1 功率预算简介15.2 功率预算的各个要素15.3 插槽功率极限控制15.3.1 扩充端口的插槽功率极限15.3.2 扩充设备限制功率消耗15.4 功率预算功能寄存器组第16章 电源管理16.1 简介16.2 配置软件的入门知识16.2.1 pci pm基础16.2.2 onnow design initiative计划定义了全部pm16.2.3 pci express电源管理与acpi16.3 设备功能的电源管理16.3.1 pm功能寄存器组16.3.2 设备的pm状态16.3.3 pci-pm寄存器详述16.4 链路电源管理简介16.5 链路活动状态电源管理16.5.1 los状态16.5.2 l1 aspm状态16.5.3 aspm退出延迟16.6 软件发起的链路电源管理16.6.1 d1/d2/d3hot和l1状态16.6.2 l2/l3准备就绪——切断链路的电源16.7 链路唤醒协议和pme的生成16.7.1 pme消息16.7.2 pme序列16.7.3 避免pme消息产生背压(back pressure)死锁16.7.4 pme环境16.7.5 唤醒无法通信的链路16.7.6 辅助电源第五部分 可选功能第17章 热插拔17.1 背景17.2 pci express环境下的热插拔17.2.1 突然移除通知17.2.2 pci热插拔和pci express热插拔的区别17.3 支持热插拔所需的基本要素17.3.1 软件基本要素17.3.2 硬件基本要素17.4 卡移除与插人过程17.4.1开与关状态17.4.2卡移除过程17.4.3卡插入过程17.5 标准使用模型17.5.1 背景17.5.2 标准用户接口17.6 标准热插拔控制器信令接口17.7 热插拔控制器编程接口17.7.1 插槽功能17.7.2 插槽控制17.7.3 插槽状况和事件管理17.7.4 卡插槽与服务器10模块实现17.8 插槽编号17.8.1 物理插槽id17.9 终止卡与驱动程序的活动17.9.1 概述17.9.2 驱动程序暂停(可选)17.10 原语第18章 附加卡与连接器18.1 简介18.1.1 附加卡连接器18.1.2 辅助信号18.1.3 电气要求18.1.4 附加卡的互操作性18.2 正在开发的外形规格18.2.1 概述18.2.2 服务器10模块(siom)18.2.3 提升卡18.2.4 微型pci express卡18.2.5 newcard外形规格第六部分 pci express配置第19章 配置概述19.1 设备与功能的定义19.2 主总线与二级总线的定义19.3 系统启动时拓扑未知19.4 每种功能实现一组配置寄存器19.4.1 简介19.4.2 功能配置空间19.5 主机/pci桥的配置寄存器19.6 由处理器发起的配置事务19.6.1 仅根联合体能发起配置事务19.6.2 配置事务仅能向下游移动19.6.3 没有对等配置事务19.7 配置事务通过总线、设备和功能号路由19.8 如何发现功能19.9 如何区分pci到pci桥与非桥功能第20章 配置机制20.1 简介20.2 pci兼容配置机制20.2.1 背景20.2.2 pci兼容配置机制说明20.3 pci express增强配置机制20.3.1 说明20.3.2 规则20.4 类型0配置请求20.5 类型1配置请求20.6 pci兼容配置访问示例20.7 增强配置访问示例20.8 初始配置访问20.8.1 初始化期间会发生什么20.8.2 pci中初始化阶段的定义20.8.3 pci-x中初始化阶段的定义20.8.4 pci express与初始化时间20.8.5 运行期间对crs接收的rc响应第21章 pci express枚举21.1 简介21.2 带单个根联合体系统的枚举21.3 枚举带多个根联合体的系统21.3.1 pci兼容配置机制的运行特征21.3.2 增强配置机制的运行特征21.3.3 枚举过程21.4 根联合体或交换器内的多功能设备21.4.1 根联合体内的多功能设备21.4.2 交换器内的多功能设备21.5 嵌入交换器或根联合体中的端点21.6 记住你的身份21.6.1 概述21.6.2 根联合体总线号/设备号的分配21.6.3 在id分配前发起请求21.6.4 在id分配前发起完成21.7 根联合体寄存器块(rcrb)21.7.1 rcrb地址中的问题21.7.2 有关rcrb的其他信息21.8 其他规则21.8.1 分割配置事务要求单个完成21.8.2 pci express到pci桥或pci express到pci-x桥的问题21.8.3 pci特殊周期事务第22章 pci兼容配置寄存器22.1 头类型0(header type 0)22.1.1 概述22.1.2 兼容pci的头类型o寄存器22.1.3 与pci不兼容的头类型o寄存器22.1.4 用于识别设备驱动程序的寄存器22.1.5 头类型寄存器22.1.6 bist寄存器22.1.7 功能指针寄存器22.1.8 cardbus cis指针寄存器22.1.9 扩展rom基址寄存器22.1.10 命令寄存器22.1.11 状况寄存器22.1.12 缓存行大小寄存器22.1.13 主控器延时定时器寄存器22.1.14 中断线寄存器22.1.15 中断引脚寄存器22.1.16 基址寄存器22.1.17 min_gnt/max_lat寄存器22.2 头类型1(header type 1)22.2.1 概述22.2.2 兼容pci的头类型1奇存器22.2.3 与pci不兼容的头类型1寄存器22.2.4 术语22.2.5 总线号寄存器22.2.6 厂商id寄存器22.2.7 设备id寄存器22.2.8 修订版id寄存器22.2.9 类代码寄存器22.2.10 头类型寄存器22.2.11 bist寄存器22.2.12 功能指针寄存器22.2.13 基本事务过滤机制22.2.14 桥的存储器、寄存器组和设备rom22.2.15 桥的io过滤器22.2.16 桥的可预取存储器过滤器22.2.17 桥的存储器映射io过滤器22.2.18 桥命令寄存器22.2.19 桥状况寄存器22.2.20 桥高速缓存行大小寄存器22.2.21 桥延迟定时器寄存器22.2.22 与桥中断有关的寄存器22.3 pci兼容功能22.3.1 agp功能22.3.2 关键产品数据(vpd)功能22.3.3 机箱/插槽编号寄存器简介22.3.4 机箱与插槽号的分配第23章 扩展rom23.1 rom的作用——可在启动期间使用的设备23.2 rom检测23.3 必需的rom映射23.4 rom的内容23.4.1多代码映像23.4.2 代码映像的格式23.5 初始化代码的执行23.6 开放固件简介23.6.1 概述23.6.2 通用设备驱动程序的格式23.6.3 传递资源列表到即插即用os第24章 express专用配置寄存器24.1 简介24.2 pci express功能寄存器组24.2.1 简介24.2.2 必需的寄存器24.2.3 插槽寄存器24.2.4 根端口寄存器24.3 pci express扩展功能24.3.1 概述24.3.2 高级错误报告功能24.3.3 虚拟信道(vc)功能24.3.4 设备序列号功能寄存器组24.3.5 功率预算功能寄存器组24.4 rcrb24.4.1 概述24.4.2 固件向os提供每个rcrb的基地址24.4.3 对rcrb的不对齐或锁定访问24.4.4 rcrb中的扩展功能寄存器组24.4.5 rcrb丢失链路附录a 测试、调试和验证a.1 目的a.2 串行总线的拓扑结构a.3 双单工a.4 设置分析仪、捕获和触发条件a.5 链路定向，通信的第一步a.6 插槽连接器与mid-bus垫a.7 练习：深入的验证a.8 信号完整性、设计和测量a.8.1 概述a.8.2 高速pcb的设计要求附录b pci express体系结构的市场及应用b.1 简介b.2 企业计算系统b.2.1 桌面系统b.2.2 服务器系统b.2.3 嵌入式控制系统b.2.4 存储系统b.2.5 通信系统b.3 小结附录c 用pci express技术实现智能适配器和多主机系统c.1 简介c.2 使用模型c.2.1 智能适配器c.2.2 主机故障转移c.2.3 多处理器系统c.3 使用pci的多处理器实现历史c.4 在pci express基本系统中实现多主机/智能适配器c.4.1 示例：在pci express基本系统中实现智能适配器c.4.2 示例：在pci express系统中实现故障转移c.4.3 示例：在pci express基本系统中实现双主机c.5 小结c.6 地址转换c.6.1 直接地址转换c.6.2 基于查找表的地址转换c.6.3 下游bar限界寄存器c.6.4 转发64位地址的存储器事务附录d 类代码附录e 锁定事务系列e.1 简介e.2 背景e.3 pci express锁定协议e.3.1 锁定消息——虚拟锁定信号e.3.2 锁定协议序列——一个示例e.4 锁定规则小结e.4.1 与锁定事务的发起和传播有关的规则e.4.2 与交换器有关的规则e.4.3 与pci express/pci桥有关的规则e.4.4 与根联合体有关的规则e.4.5 与传统端点有关的规则e.4.6 与pci express端点有关的规则
正在读取……
这里是其它用户补充的资源():
该内容尚未提供权利证明，无法提供下载。
使用 BBCODE()
类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
勿催片。请相信驴友们对分享是富有激情的，如果确有更新版本，您一定能搜索到。
请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
如果您发现自己的评论不见了，请参考以上4条。
刚收藏了本资源的用户
他们也收藏了
上海隐志网络科技有限公司
打个分吧：
留点口水(可选)：