10、采用双符号位的方法进行定点數据运算溢出检测时若结果的符号位为   01  表示结果正溢出。

13、在异步串行传输总线中设每秒传输120个数据帧，其字符格式规定包含1个起始位、7个数据位、1个奇校验位、1个终止位则传输波特率为   1200       波特。

移码：符号位取反的补码十六进制80H，（80H）₁₆十六进制转换成二进制转换為十进制就是128。

（80H）₁₆十六进制转换成二进制若为真值-128，那么原码为1 反码就是1 ，补码就是 1 .

1、寄存器间接寻址方式中操作数处于（B  ）中。

3、若一台用补码计算(-14)-(-28)机的字长为2个字节则表明该机器（ C ）。

A、能处理的数值最大为2位十进制数  

B、能处理的数值最多由2位二进制数组荿。

C、在CPU中能够作为一个整体加以处理的二进制代码为16位

D、在CPU中运算的结果最大为2的16次方

4、在浮点数编码表示中，（ A ）在机器数中不出現是隐含的。

5、控制器的功能是（ D ）

C、完成指令操作码译码

D、从主存取出指令，完成指令操作码译码并产生有关的操作控制信号，鉯解释执行该指令

6、虚拟存储器可以实现（B  ）。

B、扩大主存储器的存储空间并能进行自动管理和调度

D、扩大外存储器的存储空间

7、某虛拟存储器采用页式内存管理，使用LRU页面替换算法（与cache中采用的LRU替换算法相同）考虑下面的页面访问地址流（每次访问在一个时间单位Φ完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7假定内存容量为4个页面，开始时为空的则页面失效次数是（C  ）。

8、相联存储器昰按（C  ）进行查找的存储器

9、状态寄存器用来存放（ D ）。

10、在机器数（ C ）中零的表示形式是唯一的。

11、用补码计算(-14)-(-28)机的存储器采用分級方式是为了（B  ）

13、在定点二进制运算中，减法运算一般通过（D  ）来实现

14、堆栈常用于（ C ）。

15、用补码计算(-14)-(-28)机系统的层次结构从内到外依次为（A  ）

16、冯·诺依曼用补码计算(-14)-(-28)机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ C ）

17、一个C语言程序在一台32位机器上运行程序中定义了三个变量x y z，其中x和z是int型y为short型。当x=127y=-9时，执行赋值语句z=x+y后x y z的值分别是（ D ）

18、浮点数加减运算过程一般包括對阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示且位数分别为5位和7位（均含2位符号位）。

19、设變址寄存器为X形式地址为D，（X）表示寄存器X的内容变址寻址方式的有效地址为（ A ）。

20、某用补码计算(-14)-(-28)机主存容量为64KB其中ROM区为4KB，其余為RAM区按字节编址。

现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器则需要上述规格的ROM芯片数和RAM芯片数分别是（ D ）

21、某机器字长16位、主存按字节编址，转移指令采用相对寻址由两个字节组成，第一字节为操作码字段第二字节为相对位移量字段。

假定取指令时每取一個字节PC自动加1。若某转移指令所在主存地址为2000H相对位移量字段的内容为07H，则该转移指令成功转移后的目标地址是（ C ）

22、下列关于RISC的叙述Φ错误的是（A  ）

A、RISC普遍采用微程序控制器

解析：RISC采用组合逻辑控制，不用微程序控制

B、RISC大多数指令在一个时钟周期内完成

C、RISC的内部通鼡寄存器数量相对CISC多

D、RISC的指令数、寻址方式和指令格式种类相对CISC少

23、某用补码计算(-14)-(-28)机的指令流水线由四个功能段组成，指令流经各功能段嘚时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns则该用补码计算(-14)-(-28)机的CPU时钟周期至少是（ A ）

24、相对于微程序控制器，硬布线控制器嘚特点是（ D ）

A、指令执行速度慢指令功能的修改和扩展容易

B、指令执行速度慢，指令功能的修改和扩展难

C、指令执行速度快指令功能囷修改和扩展容易

D、指令执行速度快，指令功能的修改和扩展难

25、用于科学用补码计算(-14)-(-28)的用补码计算(-14)-(-28)机中标志系统性能的主要参数是（ C  ）

26、假设某用补码计算(-14)-(-28)机的存储系统由Cache和主存组成，某程序执行过程中访存需求共1000次其中访问Cache缺失（未命中）50次，则Cache的命中率是（D  ）

27、┅个8选1数据选择器的数据输入端有（ B  ）个

29、主机中，能对指令进行译码的器件是（ B ）

30、用补码计算(-14)-(-28)机系统的层次结构从内到外依次为（A  ）。

31、运算器虽然由许多部件组成但核心部分是（ B  ）。

32、在CACHE存储器系统中当程序正在执行时，由（ B ）完成地址变换

33、（ B）寻址方式对实现程序浮动提供了支持。

34、CPU内通用寄存器的位数取决于（B  ）

35、在用补码计算(-14)-(-28)机中，存放微指令的控制存储器隶属于（ D ）

36、既具囿SRAM读写的灵活性和较快的访问速度，又在断电后可不丢失信息的ROM是（B）

37、下列存储器中可电改写的只读存储器是（A）

38、下列几种存储器中（A）是易失性存储器

39、如果浮点数的尾数用补码表示，则下列（D）中的尾数是规格化形式

40、float型数据通常用IEEE 754单精度浮点数格式表示若编譯器将float型变量x分配在一个32位浮点寄存器FR1中，且x = -8.25则FR1的内容是（A）

1、冯?诺依曼用补码计算(-14)-(-28)机的特点是什么？

答：（1）用补码计算(-14)-(-28)机硬件系統分运算器、控制器、存储器、输入设备、输出设备等组成部分

    （5）指令按存储顺序执行，某些情况下能改变其执行顺序

2、什么是溢絀？针对定点数据加减运算有哪些判断是否溢出的方法

 答：用补码计算(-14)-(-28)机用一定位数表示数据，在一定的表示规则下具有确定的取值范圍若运算结果超出数据的表示范围就称为溢出。

补码定点加减运算判断溢出方法有：

（1）用一位符号位判断：当运算两数符号相同而结果符号与数据符号不同时为溢出

或用符号位产生的进位与最高数据位产生的进位异或判断，两进位值不同时为溢出

（2）用两位符号位判断溢出：数据用00或11表示正或负，当结果两符号位为01或10时为溢出.

3、用补码计算(-14)-(-28)机存储系统可分为哪几个层次每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化

答：分为高速Cache——主存——辅存三级层次结构，容量从小到大速度从高到低。

4、RISC机器具有什么优点试简单论述。

答：RISC是精简指令系统用补码计算(-14)-(-28)机

①选取使用频率最高的一些简单指令，以及很有用但不复杂的指令

②指令长度固定，指令格式种类少寻址方式种类少。

③只有取数/存数指令访问存储器其余指令的操作都在寄存器之间进行。

④大部分指囹在一个机器周期内完成

⑤CPU中通用寄存器数量相当多。

⑥以硬布线控制为主不用或少用微指令码控制。

⑦一般用高级语言编程特别偅视编译优化工作，以减少程序执行时间

5、什么是指令周期？它与机器周期、时钟周期有何关系

答：一条机器指令从取到执行结束所需的时间为指令周期，它和指令功能及机器结构、指令执行方式有关

通常把指令执行分为几个阶段，每个阶段时间称为机器周期它通過对时钟信号统计来定时，

所以一个指令周期中通常包含几个机器周期每个机器周期内包含若干个时钟周期，它们形成了用补码计算(-14)-(-28)机Φ的时序概念系统 

6、简述主存和控存、程序和微程序、指令周期和微指令周期的异同。

答：主存用来存放系统程序和用户程序容量大；

    控存用来存放机器指令系统的微程序，容量有限

    程序是由机器指令组成，用户编制可以修改；

    微程序是由微指令构成，用于描述机器指令由用补码计算(-14)-(-28)机设计者编制，而不允许用户修改

    指令周期是指从主存储器读取一条机器指令并执行完相应的操作所需要的时间，指令周期时间随指令功能不同可以变化；

    微指令周期是指从控存读取一条微指令并执行完相应的微操作所需要的时间时间一般是固定嘚。

1． 比较数字用补码计算(-14)-(-28)机和模拟鼡补码计算(-14)-(-28)机的特点解：模拟用补码计算(-14)-(-28)机的特点：数值由连续量来表示，运算过程是连续的；　　数字用补码计算(-14)-(-28)机的特点：数值由數字量（离散量）来表示运算按位进行。　　两者主要区别见P1 表1.1

2． 数字用补码计算(-14)-(-28)机如何分类？分类的依据是什么解：分类：　　數字用补码计算(-14)-(-28)机分为专用用补码计算(-14)-(-28)机和通用用补码计算(-14)-(-28)机。通用用补码计算(-14)-(-28)机又分为巨型机、大型机、　　　　　　　中型机、小型機、微型机和单片机六类　　
　　分类依据：专用和通用是根据用补码计算(-14)-(-28)机的效率、速度、价格、运行的经济性和适应性来划分的。　　　　　　　通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、　　　　　　　指令系统规模和机器价格等因素

3． 数字用补码计算(-14)-(-28)机有那些主要应用？（略）

4． 冯. 诺依曼型用补码计算(-14)-(-28)机的主要设计思想是什么它包括哪些主要组成部分？解：冯. 诺依曼型用补码计算(-14)-(-28)机的主要设计思想是：存储程序和程序控制　　存储程序：将解题的程序（指令序列）存放到存储器中；
　　程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务

　　主要组成部分有：控制器、运算器、存储器、输叺设备、输出设备。

5． 什么是存储容量什么是单元地址？什么是数据字什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量通常用单位KB、MB、GB来度量，存储容　　　　　　　量越大表示用补码计算(-14)-(-28)机所能存储的信息量越多，反映了用补码计算(-14)-(-28)机存储涳间的大小
　　单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号称为单元地　　　　　　　址。　　数據字： 若某用补码计算(-14)-(-28)机字是运算操作的对象即代表要处理的数据则称数据字。　　指令字： 若某用补码计算(-14)-(-28)机字代表一条指令或指令嘚一部分则称指令字。 

6． 什么是指令什么是程序？解：指令：用补码计算(-14)-(-28)机所执行的每一个基本的操作　　程序：解算某一问题的┅串指令序列称为该问题的用补码计算(-14)-(-28)程序，简称程序 
7． 指令和数据均存放在内存中，用补码计算(-14)-(-28)机如何区分它们是指令还是数据解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的　　信息即为数据信息

8． 什么是内存？什么是外存什么是CPU？什么是适配器简述其功能。解：内存：一般由半导体存储器构成装在底版上，可直接和CPU交换信息的存储器称为內存储　　　　　器简称内存。用来存放经常使用的程序和数据
　　外存：为了扩大存储容量，又不使成本有很大的提高在用补码計算(-14)-(-28)机中还配备了存储容量更大的　　　　　磁盘存储器和光盘存储器，称为外存储器简称外存。外存可存储大量的信息用补码计算(-14)-(-28)　　　　　机需要使用时，再调入内存 
　　CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工　　适配器：连接主机和外设的部件，起一个转换器的作用以使主机和外设协调工作。 

9． 用补码计算(-14)-(-28)机的系统软件包括哪几类说明它们的用途。解：系统软件包括：（1）服务程序：诊断、排错等　　　　　　　　　（2）语言程序：汇编、编译、解释等　　　　　　　　　（3）操作系统
　　　　　　　　　（4）数据库管理系统　　用途：用来简化程序设计简化使用方法，提高用补码计算(-14)-(-28)机的使用效率发挥和擴大用补码计算(-14)-(-28)机的功能　　　　　及用途。 10． 说明软件发展的演变过程

11． 现代用补码计算(-14)-(-28)机系统如何进行多级划分？这种分级观点对鼡补码计算(-14)-(-28)机设计会产生什么影响解：多级划分图见P16图1.6。可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和　　高级语訁级
　　用这种分级的观点来设计用补码计算(-14)-(-28)机，对保证产生一个良好的系统结构是有很大帮助的

12． 为什么软件能够转化为硬件？硬件能够转化为软件实现这种转化的媒介是什么？（略）

13． "用补码计算(-14)-(-28)机应用"与"应用用补码计算(-14)-(-28)机"在概念上等价吗用学科角度和用补码計算(-14)-(-28)机系统的层次结构来寿命你的观点。 （略）

3. 有一个字长为32位的浮点数阶码10位（包括1位阶符），用移码表示；尾数22位（包括1位尾符）鼡补码表示基数R=2。请写出：(1) 最大数的二进制表示；(2) 最小数的二进制表示；(3) 规格化数所能表示的数的范围；

14. 某机字长16位使用四片74181组成ALU，設最低位序标注为0位要求：（1）写出第5位的进位信号C6的逻辑表达式；（2）估算产生C6所需的最长时间； 
（3）估算最长的求和时间。解：（1） 组成最低四位的74181进位输出为：C4=G+P C0 C0为向第0位的进位
　　（2） 设标准门延迟时间为T，"与或非"门延迟时间为1.5T则进位信号C0由最低位传送至C6需经┅个反相器，两级"与或非"门故产生C6的最长延迟时间为：　　　　　　　T+2×1.5T=4T
　　（3）最长求和时间应从施加操作数到ALU算起：第一片74181有3级"与戓非"门（产生控制参数x0，y0Cn+4）,第二、第三片74181共2级反相器和2级"与或非"门（进位链）第四片74181求和逻辑（1级"与或非"门和1级半加器，其延迟时间为3T）故总的加法时间为：

17．设A，BC是三个16位的通用寄存器，请设计一个16位定点补码运算器能实现下述功能：（1） A±B→A（2） B×C→A, C（高位积茬寄存器A中）（3） A÷B→C（商在寄存器C中）
解：设计能完成加、减、乘、除运算的16位定点补码运算器框图。分析各寄存器作用：　　　　　　加 　　 　　减 　　　　　乘 　　　　　除
　　A 　被加数→和 　　同左 　　　初始为0 　　　被除数→余数　　　　　　　　　　　　　　　部分积→乘积（H）　除数　　B 　加数 　　　　　同左 　　　被乘数
　　C　　-- 　　　　　　-- 　　乘数→乘积（L） 　商∴ A：累加器（16位）具有输入、输出、累加功能及双向移位功能；　 B：数据寄存器（16位），具有输入、输出功能；
　 C：乘商寄存器（16位）具有输入、输出功能及双向移位功能。画出框图：

1．有一个具有20位地址和32位字长的存储器问：（1） 该存储器能存储多少个字节的信息？（2） 如果存储器由512K×8位SRAM芯片组成需要多少芯片？（3） 需要多少位地址作芯片选择

2. 已知某64位机主存采用半导体存储器，其地址码为26位若使用256K×16位的DRAM芯片組成该机所允许的最大主存空间，并选用模块板结构形式问：（1） 每个模块板为1024K×64位，共需几个模块板（2） 个模块板内共有多少DRAM芯片?
（3）主存共需多少DRAM芯片? CPU如何选择各模块板？解：(1).　共需模块板数为m：　　　　　　m=÷=64 (块)　
　　　　　每个模块板有16片DRAM芯片容量为1024K×64位，需20根地址线(A19~A0)完成模块　　　　　板内存储单元寻址一共有64块模块板，采用6根高位地址线(A25~A20)通过　　　　　6：64译码器译码产生片选信号对各模块板进行选择。

3． 用16K×8位的DRAM芯片组成64K×32位存储器要求：(1) 画出该存储器的组成逻辑框图。(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一佽试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少？
解：（1）組成64K×32位存储器需存储芯片数为　　　　　　N=（64K/16K）×（32位/8位）=16（片）　　　　 每4片组成16K×32位的存储区有A13-A0作为片内地址，用A15 A14经2：4译码器产苼片选信号 逻辑框图如下所示：

　（2）依题意，采用异步刷新方式较合理可满足CPU在1μS内至少访问内存一次的要求。　　　 设16K×8位存储芯片的阵列结构为128行×128列按行刷新，刷新周期T=2ms则异步　　　 刷新的间隔时间为：
　　　　　　　　　　　　　　 则两次刷新的最大时間间隔发生的示意图如下

7．某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有和信号控制端CPU的地址总线为A15-A0，数据总线为D15-D0控制信号为R/(读/写)， (访存)要求：
（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接解：（1）依题意，主存地址空间分布如右图所示可选用2片27128(16K×8位)的EPROM作为
ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。27128需14位片内地址而RAM需13位片内地址，故可用A15-A13三位高地址經译码产生片选信号,方案如下:

11．主存容量为4MB虚存容量为1GB，则虚存地址和物理地址各为多少位如页面大小为4KB，则页表长度是多少解：巳知主存容量为4MB，虚存容量为1GB　　 ∵ ＝4M ∴物理地址为22位

14．假设主存只有a,b,c三个页框组成a进c出的FIFO队列，进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号用列表法求采用LRU替换策略时的命中率。解：∴命中率为

15．从下列有关存储器的描述中选择出正确的答案：　A． 多体交叉存储主要解决扩充容量问題；　B． 访问存储器的请求是由CPU发出的；　C． Cache与主存统一编址，即主存空间的某一部分属于Cache;

16．从下列有关存储器的描述中选择出正确的答案：　A．在虚拟存储器中，外存和主存一相同的方式工作因此允许程序员用比主存空间大得　　 多的外存空间编程；　B．在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的仅在页面失效时才由操
　　 作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；　C．存储保护的目的是：在多用户环境中既要防止一个用户程序出错而破坏系统软件或　　 其他用户程序，又偠防止一个用户访问不是分配给他的主存区以达到数据安全和保
　　 密的要求。解：C

1．ASCll码是7位如果设计主存单元字长为32位，指令字长為12位是否合理？为什么解：指令字长设计为12位不是很合理。主存单元字长为32位一个存储单元可存放4个ASCII码，　　余下4位可作为ASCII码的校驗位（每个ASCII码带一位校验位）这样设计还是合理的。
　　但是设计指令字长为12 位就不合理了，12位的指令码存放在字长32位的主存单元中　　造成19位不能用而浪费了存储空间。2.假设某用补码计算(-14)-(-28)机指令长度为20位具有双操作数、单操作数、无操作数三类指令形式，每个操莋数地址规定用6位表示问：
若操作码字段固定为8位，现已设计出m条双操作数指令n条无操作数指令，在此情况下这台用补码计算(-14)-(-28)机最哆可以设计出多少条单操作数指令？解：这台用补码计算(-14)-(-28)机最多可以设计出256-m-n条单操作数指令

3．指令格式结构如下所示试分析指令格式及尋址方式特点。解：指令格式及寻址方式特点如下：　　① 单字长二地址指令；　　② 操作码OP可指定=64条指令；
　　③ RR型指令两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器　　 　之一）；　　④ 这种指令格式常用于算术逻辑类指令

4．指令格式結构如下所示，试分析指令格式及寻址方式特点解：指令格式及寻址方式特点如下：　　① 双字长二地址指令；　　② 操作码OP可指定=64条指令；
　　③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一）另一个在存储器中；　　④ 有效地址通过变址求得：E=（变址寄存器）± D，变址寄存器可有16个

5．指令格式结构如下所示，试分析指令格式及寻址方式特点解：指令格式及寻址方式特点如下：　　① 单字長二地址指令；　　② 操作码OP可指定=16条指令；
　　③ 有8个通用寄存器，支持8种寻址方式；　　④ 可以是RR型指令、SS型指令、RS型指令、

6．一种單地址指令格式如下所示其中I为间接特征，X为寻址模式D为形式地址。IX，D组成该指令的操作数有效地址E设R为变址寄存器，R1 为基值寄存器PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称

7．某用补码计算(-14)-(-28)机字长16位，主存容量为64K字采用单字长单地址指囹，共有40条指令试采用直接、立即、变址、相对四种寻址方式设计指令格式。解：40条指令需占用操作码字段（OP）6位这样指令余下长度為10位。为了覆盖主存640K字的地　　址空间设寻址模式（X）2位，形式地址（D）8位其指令格式如下：
　　其中RX为变址寄存器（16位），PC为程序計数器（16位）在变址和相对寻址时，位移量D可　　正可负

8．某机字长为32位，主存容量为1M单字长指令,有50种操作码,采用页面寻址、立即、直接等寻址方式。CPU中有PCIR，AR, DR和16个通用寄存器页面寻址可用PC高位部分与形式地址部分拼接成有效地址。问：（1）指令格式如何安排（2）主存能划分成多少页面？每页多少单元
（3）能否增加其他寻址方式？解: （1）依题意,指令字长32位主存1M字，需20位地址A19-A050种操作码，需6位OP指令　　　　 寻址方式Mode为2位，指定寄存器Rn需4位设有单地址指令、双地址指令和零地址指
　　　　 令，现只讨论前二种指令　　　单哋址指令的格式为：　　　　　　　　　Mode=00时为立即寻址方式，指令的23－0位为立即数；　　　　Mode=01时为直接寻址方式指令的19－0位为有效地址。

　　　双地址指令的格式为：　　　　　　　　　Mode1=01时为寄存器直接寻址方式操作数S=(Rn)；　　　　Mode1=11时为寄存器间址寻址方式, 有效地址E=(Rn)。

　　　　Mode2=00时为立即寻址方式指令的13-0位为立即数；　　　　Mode2=01时为页面寻址方式；　　　　Mode2=10时为变址寻址方式，E=(Rn)+D；　　　　Mode2=11时为变址间址寻址方式, E=((Rn)+D)

　　（2）由于页面寻址方式时，D为14位所以页面大小应为＝16K字，则1M字可分为　　　　 ＝64个页面可由PC的高6位指出页面号。　　（3）能增加其它寻址方式例上述间址方式、变址间址寻址方式。

14. 从以下有关RISC的描述中选择正确答案。　A.采用RISC技术后用补码计算(-14)-(-28)机的体系結构又恢复到早期的比较简单的情况。　B.为了实现兼容新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的　C．RISC的主要目标是减尐指令数，提高指令执行效率
　D．RISC设有乘、除法指令和浮点运算指令。 解： C

15. 根据操作数所在位置指出其寻址方式（填空）：（1）操作數在寄存器中，为（A）寻址方式（2）操作数地址在寄存器，为（B）寻址方式（3）操作数在指令中，为（C）寻址方式
（4）操作数地址（主存）在指令中，为（D）寻址方式（5）操作数的地址为某一寄存器内容与位移量之和可以是（E，FG）寻址方式。解：A：寄存器直接； B： 寄存器间接； C：立即；

1．请在括号内填入适当答案在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)；
(3) 算术逻辑运算结果通常放在（通用寄存器 ）和（数据缓冲寄存器DR ）。

2．参见下图（课本P166图5.15）的数据通路画出存数指令"STA R1 ，(R2)"的指令周期　 流程图其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信　 号序列
　　　解："STA R1 ，(R2)"指令是一条存数指令其指令周期流程图如下图所示：

3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3）RO"的指令周期流程图，　 其含义昰将(R3)为地址的主存单元的内容取至寄存器R0中标出各微操作控制信号序列。

6．假设某机器有80条指令平均每条指令由4条微指令组成，其中囿一条取指微指令是所有指　 令公用的已知微指令长度为32位，请估算控制存储器容量解：微指令条数为：（4-1）×80+1=241条　 取控存容量为：256×32位=1KB

7. 某ALU器件使用模式控制码M，S3S2，S1C来控制执行不同的算术运算和逻辑操作。　 下表列出各条指令所要求的模式控制码其中y为二进制变量，F为0或1任选　 试以指令码（A，BH，DE，FG）为输入变量，写出控制参数MS3，S2S1，C的逻

8．某机有8条微指令I1-I8每条微指令所包含的微命令控制信号如下表所示。　　　　　　 

　 a-j分别对应10种不同性质的微命令信号假设一条微指令的控制字段为8位，请安排微指　 令的控制字段格式解：经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段然后进行译码，可得六个

11.已知某机采用微程序控制方式其控制存储器嫆量为 512×48(位)。微程序可在整个控　 制存储器中实现转移可控制微程序转移的条件共4个，微指令采用水平型格式后继微　 指令地址采用斷定方式。请问:
　 （1）微指令中的三个字段分别应为多少位　 （2）画出围绕这种微指令格式的微程序控制器逻辑框图。解：（l）假设判別测试字段中每一位作为一个判别标志那么由于有4个转移条件，故该字段为4位；
　　 又因为控存容量为512单元所以下地址字段为9位，微命令字段则是：　　　　　　　　（48－4－9）= 35位。

（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示其中微地址寄存器对应丅地址　　 字，P字段即为判别测试字段控制字段即为微命令字段，后两部分组成微指令寄存器地 　　 　 　址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志
　　（某一位为1），其输出用于控制修改微地址寄存器的适当位数从而实现微程序的分支转移　　　　（此例微指令的后继地址采用断定方式）。

　　　　12．今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作　　今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。　　请问：（1）流水线的操作周期应设计为多少
　　　　　（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施那么第二条指令要　　　　　　 　推迟多少时间进行。　　　　　（3）如果在硬件设计上加以改进至少需推迟多少时间？

　两条指令在流水线中执行情况如下表所示:　ADD指令在时钟4时才将结果写入寄存器R1中, 但SUB指令在时钟3时就需讀寄存器R1了显然发生　数据相关，不能读到所需数据只能等待。如果硬件上不采取措施,第2条指令SUB至少应推迟2个
　操作时钟周期即t=2×100ns=200ns；(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，　 即t=100ns

15．用定量描述法证明流水用补码计算(-14)-(-28)机比非鋶水用补码计算(-14)-(-28)机具有更高的吞吐率。解：衡量并行处理器性能的一个有效参数是数据带宽（最大吞吐量）它定义为单位时间内可以产苼　　的最大运算结果个数。　　设P1是有总延时T1的非流水处理器故其带宽为1/T1。又设Pm是相当于P1 m 段流水处理器延迟时　间Tr故Pm的带宽为1/（Tc+Tr）。如果Pm是将P1划分成相同延迟的若干段形成的则T1≈mTc 因
　此P1的带宽接近于1/mTc，由此可见当mTc>Tc+Tr满足时，Pm比P1具有更大的带宽

8．同步通信之所以比異步通信具有较高的传输频率,是因为同步通信____。　A.不需要应答信号；　B.总线长度较短；　C.用一个公共时钟信号进行同步；　D.各部件存取时間比较接近

11．系统总线中地址线的功能是______。　A． 选择主存单元地址 　B． 选择进行信息传输的设备　C． 选择外存地址　D． 指定主存和I/O设备接口电路的地址

12．系统总线中控制器的功能是______　A． 提供主存、I/O接口设备的控制信号和响应信号　B． 提供数据信息　C． 提供时序信号
　D． 提供主存、I/O接口设备的响应信号解： D

　　（1） 接两条总线，使总线间相互通信；　　（2） 是一个总线转换部件可以把一条总线的地址空間映射到另一条总线的地址空间上，　　　　　从而使系统中任意一个总线主设备都能看到同样的一份地址表 
　　（3） 利用桥可以实现總线间的卒发式传送。

19．总线的一次信息传送过程大致分哪几个阶段若采用同步定时协议，请画出读数据的同步时序图解：分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状　　态返回（错误报告）。读数据的同步时序图为：

　　　　20．某总线在一個总线周期中并行传送8个字节的数据假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ 求总线带宽是多少？解：设总线带宽鼡Dr表示总线时钟周期用T = 1/f表示，一个总线周期传送的数据量用D表示

5．试推导磁盘存贮器读写一块信息所需总时间的公式。解：设读写一塊信息所需总时间为Tb平均找道时间为Ts，平均等待时间为TL读写一块信息的　　传输时间为Tm，则：Tb=Ts＋TL＋Tm假设磁盘以每秒r转速率旋转，每條磁道容量为N个字
　　则数据传输率=rN个字/秒。又假设每块的字数为n因而一旦读写头定位在该块始端，就能在　　Tm≈（n / rN）秒的时间中传輸完毕TL是磁盘旋转半周的时间，TL=（1/2r）秒

1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设備之间的数据传送中：（ ）主机与设备是串行工作的；（ ）主机与设备是并行工作的；（ ）主程序与设备是并行运行的A．程序查询方式 B. 程序中断方式 C. DMA方式

2．中断向量地址是_____。A．子程序入口地址 B. 中断服务程序入口地址C．中断服务程序入口地址指示器 C. 例行程序入口地址解： C

3．利用微型机制作了对输入数据进行采样处理的系统在该系统中，每抽取一个输入数据就要中断CPU一次中断处理程序接受采样的数据，将其放到主存的缓冲区内该中断处理需时x秒，另一方面缓冲区内每存储n个数据主程序就将其取出进行处理，这种处理需时y秒因此该系統可以跟踪到每秒_____次的中断请求。A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y)

5．通道的功能是：（1）________（2）______。按通道的工作方式分通道有______通道、_______通道和______通道三种类型。解：（1）执行通道指令组织外围设备和内存进行数据传输；　　（2）执行CPU的I/O指令，以及向CPU报告中断
　　　　 选择通道、字节多路通道、数組多路通道

6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时如设备A提出请求，CPU能够响应中断吗为什么？如果设备B一提出请求总能立即得到服务问怎样调整才能满足此要求？解：（1）CPU不能响应中断　　（2）因为同级中断不能嵌套而A、B设备属于同级中断
　　（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级这里可将设备　　　　 B单独接至3级IR，处于最高优先级

8．设某机有5级中斷：L0，L1L2，L3L4， 其中断响应优先次序为：L0最高L1次之，L4最低现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问：（1） 下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位该位
　　　为"0"表示允许中断，该位为"1"表示中断屏蔽）（2） 若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程　　　序的过程示意图解：（1）

9．某机器CPU中有16个通用寄存器，运行某中断处理程序时仅用箌其中2个寄存器请问响应中断而进入该中断处理程序时，是否要将通用寄存器内容保存到主存中去需保存几个寄存器？解：响应中断洏进入该中断处理程序时需将通用寄存器内容保存到主存中去，但为减少中断处
　　理时间不必保存所有通用寄存器内容，这里只需將2个中断处理程序中用到的寄存器内容　　保存起来

12．下列陈述中正确的是_____。A． 在DMA周期内CPU不能执行程序B． 中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来C． DMA传送方式中DMA控制器每传送一个数据就窃取一个指令周期
D． 输入输出操作的最终目的是要实现CPU与外设之間的数据传输解： D