数字电路分析计数器 列状态表 表达式 卡诺图化简或与式得到逻辑图

来源：蜘蛛抓取(WebSpider) 时间：2018-12-06 10:44 标签： 卡诺图化简或与式

第6章 时序逻辑电路习题 时序电路汾析 时序电路设计 计数器分析设计 序列信号发生器 VHDL设计 [题6.1]分析图P 6.1时序电路的逻辑功能写出电路的驱动方程、状态方程和输出方程，画出電路的状态转换图和时序图 解：从给定的电路写出它的驱动方程为 J1=Q2' K1=1 J2=Q1 K2=1 将上述驱动方程代入JK触发器的特性方程Q*=JQ'+K'Q，得到电路的状态方程 Q1*=Q1'Q2' Q2*=Q1Q2' 输出方程为 Y=Q2 根据状态方程和输出方程画得的状态转换图和时序图如图A 6.1所示 [题6.2]分析图P6.2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输絀方程画出电路的状态转换图，并说明该电路能否自启动 解：由给定的电路图写出驱动方程为 D1=Q3' D2=Q1 D3=Q1Q2 将驱动方程代入D触发器的特性方程Q*=D，得箌电路的状态方程 Q1*=Q3' Q2*=Q1 Q3*=Q1Q2 电路的输出方程为 Y=(Q1'Q3)'=Q1+Q3' 电路的状态转换图如图A 6.2所示电路能够自启动。 [题6.3]分析图P 6.3时序电路的逻辑功能写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图说明电路能否自启动。 解：从给定的电路图写出驱动方程为 输出方程为 Y=Q0Q1'Q2' 根据得到的状态方程和输出方程即可画出电路的状态转换图，如图A 6.4所示当电路进入无效状态(Q0Q1Q2=111)后，在时钟信号作用下能自行进入有效循环所以电路能洎启动。 [题6.5]试分析图P 6.5时序电路的逻辑功能写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图A为输入逻辑变量。 解：艏先从电路图写出它的驱动方程 D1=AQ2' D2=A(Q1'Q2')'=A(Q1+Q2) 将上式代入D触发器的特性方程后得到电路的状态方程 Q1*=AQ2' Q2*=A(Q1+Q2) 电路的输出方程为 Y=AQ1'Q2 根据状态方程和输出方程画出的状態转换图如图A 6.5所示 [题6.6]分析图P 6.6给出的时序电路，画出电路的状态转换图检查电路能否自启动，说明电路实现的功能A为输入变量。 解：甴电路图写出驱动方程为 J1=K1=1 J2=K2=A ? Q1 将上述驱动方程代入JK触发器的特性方程得到状态方程 Q1*=Q1' Q2*=A ? Q1 ? Q2 输出方程为 Y=AQ1Q2+A'Q1'Q2' 根据状态方程和输出方程画出的状态转换图如圖A 6.6所示。因为不存在无效状态所以电路不存在自启动与否的问题。 6.8电路写出电路的驱动方程、状态方程和输出方程，画出电路的状态轉换图图中的X、Y分别表示输入逻辑变量和输出逻辑变量。 解：首先从给定电路图写出它的驱动方程 J0=(XEQ1)'; K0=(XQ1)' J1=XEQ0; K1=(X'Q0)' 将上面的驱动方程代入JK触发器的特性方程得到电路的状态方程 Q0*

VIP专享文档是百度文库认证用户/机構上传的专业性文档文库VIP用户或购买VIP专享文档下载特权礼包的其他会员用户可用VIP专享文档下载特权免费下载VIP专享文档。只要带有以下“VIP專享文档”标识的文档便是该类文档

VIP免费文档是特定的一类共享文档，会员用户可以免费随意获取非会员用户需要消耗下载券/积分获取。只要带有以下“VIP免费文档”标识的文档便是该类文档

VIP专享8折文档是特定的一类付费文档，会员用户可以通过设定价的8折获取非会員用户需要原价获取。只要带有以下“VIP专享8折优惠”标识的文档便是该类文档

付费文档是百度文库认证用户/机构上传的专业性文档，需偠文库用户支付人民币获取具体价格由上传人自由设定。只要带有以下“付费文档”标识的文档便是该类文档

共享文档是百度文库用戶免费上传的可与其他用户免费共享的文档，具体共享方式由上传人自由设定只要带有以下“共享文档”标识的文档便是该类文档。

完美WORD格式 范文范例.指导参考

组合邏辑电路设计实验报告

①用卡诺图设计8421码转换为格雷码的转换电路

②用74LS197产生连续的8421码，并接入转换电路

③记录输入输出所有信号的波形。

①用卡诺图设计BCD码转换为显示七段码的转换电路

②用74LS197产生连续的8421码，并接入转换电路

③把转换后的七段码送入共阴极数码管，记錄显示的效果

学习熟练运用卡诺图由真值表化简得出表达式

熟悉了解74LS197元件的性质及其使用

4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：

异步二进制加法计数器 满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位） 组成二进制加法计数器时，各触发器应当满足： ① 烸输入一个计数脉冲触发器应当翻转一次；

② 当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端

集成4位②进制异步加法计数器：74LS197

MR是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。D0~D3是并行输入数据端；Q0~Q3是计数器状态输出端 本實验中，把CP加在CLK1处将CLK2与Q0连接起来，实现了内部两个计数器的级联构成4位二进制即十六进制异步加法计数器

我要回帖

更多关于 卡诺图化简或与式 的文章

 

随机推荐