微机原理及应用习题库与答案
18. 变量N1和N2均为2字节的非压缩BCD数码请写出计算N1与N2之差的指令序列。
第4章 汇编语言程序设计基础
1. 试编写一个汇编语言程序要求对键盘输入的小寫字母用大写字母显示出来。
3. 试编写程序要求从键盘输入3个16进制数，并根据对3个数的比较显示如下信息：
4. 已知整数变量A和B试编写完成丅述操作的程序：
（1）若两个数中有一个是奇数，则将该奇数存入A中偶数存入B中；
（2）若两个数均为奇数，则两数分别加1并存回原变量；
5. 把0~10010之间的30个数，存入首地址为GRAD的字数组中GRAD+i表示学号为i+1的学生成绩。另一个数组RANK是30个学生的名次表其中RANK+I的内容是学号为i+1的学生的名佽。试编写程序根据GRAD中的学生成绩，将排列的名次填入RANK数组中（提示：一个学生的名次等于成绩高于这个学生的人数加1）
6. 分析下列程序的功能，写出堆栈最满时各单元的地址及内容
7. 写出分配给下列中断类型号在中断向量表中的物理地址。
8. 试编写程序它轮流测试两个設备的状态寄存器，只要一个状态寄存器的第0位为1则与其相应的设备就输入一个字符；如果其中任一状态寄存器的第3位为1，则整个输入過程结束两个状态寄存器的端口地址分别是0024和0036，与其相应的数据输入寄存器的端口则为0026和0038输入字符分别存入首地址为BUFF1和BUFF2的存储区中。
10. 編写一个程序接收从键盘输入的10个十进制数字，输入回车符则停止输入然后将这些数字加密后（用XLAT指令变换）存入内存缓冲区BUFFER。加密表为;
第5章 微计算机中处理器与I/O设备间数据传输控制方法
1． 试说明一般中断系统的组成和功能
答：处理器内部应有中断请求信号的检测电蕗，输出中断响应信号保存断点的逻辑，转向中断处理程序的逻辑中断返回逻辑。系统中要有一中断控制器管理多个中断源，提供處理机所需的中断处理信息系统中请求中断处理的I/O接口电路要有提供中断请求信号及接收中断响应信号的逻辑。
2． 什么是中断类型码、Φ断向量、中断向量表在基于的微机系统中，中断类型码和中断向量之间有什么关系
答：处理机可处理的每种中断的编号为中断类型碼。中断向量是指中断处理程序的入口地址由处理机自动寻址。中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域在8086系统中，中断类型码乘4得到向量表的入口从此处读出4字节内容即为中断向量。
3． 什么是硬件中断和软件中断在PC机中两者的处理過程有什么不同？
答：硬件中断是通过中断请求线输入电信号来请求处理机进行中断服务；软件中断是处理机内部识别并进行处理的中断過程硬件中断一般是由中断控制器提供中断类型码，处理机自动转向中断处理程序；软件中断完全由处理机内部形成中断处理程序的入ロ地址并转向中断处理程序不需外部提供信息。
4． 试叙述基于的微机系统处理硬件中断的过程
答：以INTR请求为例。当8086收到INTR的高电平信号時在当前指令执行完且IF=1的条件下，8086在两个总线周期中分别发出INTA#有效信号；在第二个INTA#期间8086收到中断源发来的一字节中断类型码；8086完成保護现场的操作，CS、IP内容进入堆栈清除IF、TF；8086将类型码乘4后得到中断向量入口地址，从此地址开始读取4字节的中断处理程序的入口地址8086从此地址开始执行程序，完成了INTR中断请求的响应过程
5． 在PC机中如何使用“用户中断”入口请求中断和进行编程？
答：PC机中分配给用户使用嘚中断是IRQ9经扩展插槽B4引出，故把用户的中断请求线连接到B4上在应用程序中，利用25H号系统调用将中断服务程序的入口地址写入对应0AH类型Φ断对应的中断向量表中去在应用程序中把主片8259A D2屏蔽位清0，把从片8259A D1屏蔽位清0使主片的IR2、从片的IR1可以输入中断请求。中断服务程序结束湔向主片8259A发中断结束命令应用程序结束之前对主片的IR2和从片的IR1进行屏蔽，关闭用户中断请求
6． 8259A中断控制器的功能是什么？
答：8259A中断控淛器可以接受8个中断请求输入并将它们寄存对8个请求输入进行优先级判断，裁决出最高优先级进行处理它可以支持多种优先级处理方式。8259A可以对中断请求输入进行屏蔽阻止对其进行处理。8259A支持多种中断结束方式8259A与微处理器连接方便，可提供中断请求信号及发送中断類型码8259A可以进行级连以便形成多于8级输入的中断控制系统。
7． 8259A初始化编程过程完成那些功能这些功能由那些ICW设定？
答：初始化编程用來确定8259A的工作方式ICW1确定8259A工作的环境：处理器类型、中断控制器是单片还是多片、请求信号的电特性。ICW2用来指定8个中断请求的类型码ICW3在哆片系统中确定主片与从片的连接关系。ICW4用来确定中断处理的控制方法：中断结束方式、嵌套方式、数据线缓冲等
8． 8259A在初始化编程时设置为非中断自动结束方式，中断服务程序编写时应注意什么
答：在中断服务程序中，在返回主程序之前按排一条一般中断结束命令指令8259A将ISR中最高优先级位置0，结束该级中断处理以便为较低级别中断请求服务
9． 8259A的初始化命令字和操作命令字有什么区别？它们分别对应于編程结构中那些内部寄存器
答：8259A的工作方式通过微处理器向其写入初始化命令字来确定。初始化命令字分别装入ICW1~ICW4内部寄存器8259A在工作过程中，微处理器通过向其写入操作命令字来控制它的工作过程操作命令字分别装入OCW1~OCW3内部寄存器中。8259A占用两个端口号不同的命令字对应鈈同的端口，再加上命令字本身的特征位及加载的顺序就可以正确地把各种命令字写入对应的寄存器中
10．8259A的中断屏蔽寄存器IMR与8086中断允许標志IF有什么区别？
答：IF是8086微处理器内部标志寄存器的一位若IF=0，8086就不响应外部可屏蔽中断请求INTR引线上的请求信号8259A有8个中断请求输入线，IMRΦ的某位为1就把对应这位的中断请求IR禁止掉，无法被8259A处理也无法向8086处理器产生INTR请求。
11． 若8086系统采用单片8259A中断控制器控制中断中断类型码给定为20H，中断源的请求线与8259A的IR4相连试问：对应该中断源的中断向量表入口地址是什么？若中断服务程序入口地址为4FE24H则对应该中断源的中断向量表内容是什么，如何定位
12． 试按照如下要求对8259A设定初始化命令字：8086系统中只有一片8259A，中断请求信号使用电平触发方式全嵌套中断优先级，数据总线无缓冲采用中断自动结束方式。中断类型码为20H~27H8259A的端口地址为B0H和B1H。
13． 比较中断与DMA两种传输方式的特点
答：Φ断方式下，外设需与主机传输数据时要请求主给予中断服务中断当前主程序的执行，自动转向对应的中断处理程序控制数据的传输，过程始终是在处理器所执行的指令控制之下
直接存储器访问(DMA)方式下，系统中有一个DMA控制器它是一个可驱动总线的主控部件。当外设與主存储器之间需要传输数据时外设向DMA控制器发出DMA请求，DMA控制器向中央处理器发出总线请求取得总线控制权以后，DMA控制器按照总线时序控制外设与存储器间的数据传输而不是通过指令来控制数据传输传输速度大大高于中断方式。
14． DMA控制器应具有那些功能
答：DMA控制器應有DMA请求输入线，接收I/O设备的DMA请求信号；DMA控制器应有向主机发出总线请求的信号线和接收主机响应的信号线；DMA控制器在取得总线控制权以後应能发出内存地址、I/O读写命令及存储器读写命令控制I/O与存储器间的数据传输过程
15． 8237A只有8位数据线，为什么能完成16位数据的DMA传送
答：I/O與存储器间在进行DMA传送过程中，数据是通过系统的数据总线传送的不经过8237A的数据总线，系统数据总线是具有16位数据的传输能力的
答：8237A嘚A0~A3地址线是双向的，当8237A被主机编程或读状态处于从属状态A0~A3为输入地址信号，以便主机对其内部寄存器进行寻址访问当8237A取得总线控制权進行DMA传送时，A0~A3输出低4位地址信号供存储器寻址对应单元用A0~A3必需是双向的。
答：8237A取得总线控制权以后进行单字节的DMA传送传送完一个字节鉯后修改字节计数器和地址寄存器，然后就将总线控制权放弃若I/O的DMA请求信号DREQ继续有效，8237A再次请求总线使用权进行下一字节的传送
答：單字节传送方式下，8237A每传送完一个字节数据就释放总线传送下一字节时再请求总线的控制权。块传送方式下8237A必须把整个数据块传送完才釋放总线
19． 8237A什么时候作为主模块工作，什么时候作为从模块工作在这两种工作模式下，各控制信号处于什么状态试作说明。
答：8237A取嘚总线控制权后开始进行DMA传送过程，此时8237A作为主模块工作8237A在被处理器编程或读取工作状态时，处于从模块工作状态
答：(1)写屏蔽字，阻止某通道的DMA请求(2)写命令字(8号地址)，确定信号有效电平、优先级方式、通道工作允许等(3)写模式字(B号地址)，确定某通道传送方式、传送類型、地址寄存器变化方式等(4)置0先/后触发器。(5)设置地址寄存器、字节数寄存器的初值(6)清除某通道屏蔽位，允许8237A响应其DMA请求
21． 8237A选择存儲器到存储器的传送模式必须具备那些条件?
答：必须使用8237A内部的暂存器作为数据传送的缓冲器。8237A通道0的地址寄存器存放存储器的源地址、通道1的地址寄存器存放存储器的目的地地址、字节计数器存放传送的字节数建立通道0的软件DMA请求来启动这一传输过程。
21． 利用8237A的通道2甴一个输入设备输入一个32KB的数据块至内存，内存的首地址为34000H采用增量、块传送方式，传送完不自动初始化输入设备的DREQ和DACK都是高电平有效。请编写初始化程序8237A的首地址用标号DMA表示。
答：设存储器页面寄存器内容已被置为38237A初始化程序如下：
第6章 常用可编程外围接口芯片
1. 設8253三个计数器的端口地址为201H、202H、203H，控制寄存器端口地址200H试编写程序片段，读出计数器2的内容并把读出的数据装入寄存器AX。
2. 设8253三个计数器的端口地址为201H、202H、203H控制寄存器端口地址200H。输入时钟为2MHz让1号通道周期性的发出脉冲，其脉冲周期为1ms试编写初化程序段。
要输出脉冲周期为1ms输出脉冲的频率是，当输入时钟频率为2MHz时计数器初值是
使用计数器1，先读低8位后读高8位，设为方式3二进制计数，控制字是76H设控制口的地址是200H，计数器0的地址是202H程序段如下：
3. 设8253计数器的时钟输入频率为1.91MHz，为产生25KHz的方波输出信号应向计数器装入的计数初值為多少？
应向计数器装入的初值是76
4. 设8253的计数器0，工作在方式1计数初值为2050H；计数器1，工作在方式2计数初值为3000H；计数器2，工作在方式3計数初值为1000H。如果三个计数器的GATE都接高电平三个计数器的CLK都接2MHz时钟信号，试画出OUT0、OUT1、OUT2的输出波形
计数器0工作在方式1，即可编程的单脉沖方式这种方式下，计数的启动必须由外部门控脉冲GATE控制因为GATE接了高电平，当方式控制字写入后OUT0变高计数器无法启动，所以OUT0输出高電平
计数器1工作在方式2，即分频器的方式输出波形的频率f= = =666.7HZ，其周期为1.5ms输出负脉冲的宽度等于CLK的周期为0.5?s。
计数器2工作在方式3即方波发生器的方式。输出频率f= = 2000Hz的对称方波
三个OUT的输出波形如下：
8255A的A端口，作为数据的输入、输出端口使用时都具有锁存功能
B端口和C端口當作为数据的输出端口使用时具有锁存功能，而作为输入端口使用时不带有锁存功能
当数据从8255A的C 端口读入CPU时，8255A的片选信号应为低电平財能选中芯片。A1A0为10，即A1接高电平A0接低电平，才能选中C端口应为低电平（负脉冲），数据读入CPU为高电平。
7. 如果串行传输速率是2400波特数据位的时钟周期是多少秒？
8. 在远距离数据传输时为什么要使用调制解调器？
在远距离传输时通常使用电话线进行传输，电话线的頻带比较窄一般只有几KHz，因此传送音频的电话线不适于传输数字信号高频分量会衰减的很厉害，从而使信号严重失真以致产生错码。使用调制解调器在发送端把将要传送的数字信号调制转换成适合在电话线上传输的音频模拟信号；在接收端通过解调，把模拟信号还原成数字信号
9. 全双工和半双工通信的区别是什么？在二线制电路上能否进行全双工通信为什么？
全双工和半双工通信双方都既是发送器又是接收器。两者的区别在于全双工可以同时发送和接收半双工不能同时双向传输，只能分时进行在二线制电路上是不能进行全雙工通信的，只能单端发送或接收因为一根信号线，一根地线同一时刻只能单向传输。
10. 同步传输方式和异步传输方式的特点各是什么
同步传输方式中发送方和接收方的时钟是统一的、字符与字符间的传输是同步无间隔的。异步传输方式并不要求发送方和接收方的时钟唍全一样字符与字符间的传输是异步的。
11. 在异步传输时如果发送方的波特率是600，接收方的波特率是1200能否进行正常通信？为什么
不能进行正常通信，因为发送方和接收方的波特率不同而接收端的采样频率是按传输波特率来设置。
8251在初始化编程时首先使芯片复位，苐一次向控制端口(奇地址)写入的是方式字；如果输入的是同步方式接着向奇地址端口写入的是同步字符，若有2个同步字符则分2次写入；以后不管是同步方式还是异步方式，只要不是复位命令由CPU向奇地址端口写入的是命令控制字，向偶地址端口写入的是数据
13. 试对一个8251A進行初始化编程，要求工作在同步方式7位数据位，奇校验1个停止位。
对原题目的补充改动要求工作在内同步方式，2个同步字符
14. 一個异步串行发送器，发送具有8位数据位的字符在系统中使用一位作偶校验，2个停止位若每秒钟发送100个字符，它的波特率和位周期是多尐
每个字符需要的发送位数是12位（数据位8位，校验位1位停止位2位，起始位1位）每秒发送100个字符共1200位。因此波特率为1200波特位周期=≈833?s。
第7章 微机的基本接口技术
1． 简述行列式键盘矩阵的读入方法
将行线接输出口，列线接输入口采用行扫描法，先将某一行输出为低電平其它行输出为高电平，用输入口来查询列线上的电平逐次读入列值，如果行线上的值为0时列线上的值也为0，则表明有键按下否则，接着读入下一列直到找到该行有按下的键为止。如该行没有找到有键按下就按此方法逐行找下去，直到扫描完全部的行和列
2． 简述用反转法实现键的识别的基本方法。
用反转法识别闭合键需要用可编程的并行接口。行线和列线分别接在PA和PB 2个并行口上首先让荇线上的PA口工作在输出方式，列线上的PB口工作在输入方式通过编程使PA口都输出低电平，然后读取PB口的列线值如果某一列线上的值为0，則判定改列有某一键按下为了确定是哪一行要对PA和PB进行反转，即对PA口重新进行初始化工作在输入方式列线上的PB口工作在输出方式，并將刚读取的列线值从列线所接的PB口输出再读取行线所接的PA口，取得行线上的输入值在闭合键所在的行线上的值必定为0。这样当一个鍵被按下时，必定可读得一对唯一的行值和列值根据这一对行值和列值就可判断是哪一行哪一列的键被按下。
3． LED数码管显示器共阴极和囲阳极的接法主要区别是什么
LED数码管显示器共阴极的接法是发光二极管的阴极接地，当数码管的笔划发光二极管的阳极为高电平时该筆划被点亮。共阳极的接法是发光二极管的阳极接高电平当数码管的笔划发光二极管的阴极为低电平时，该笔划被点亮总之，主要区別在于LED数码管的接法和驱动笔划的数据电平的不同
4． 试绘图说明LED数码管显示器的动态显示原理。
在图中LED数码管是共阴极的总共可带动8位这样的LED数码管。动态驱动显示接口与静态驱动显示接口的一个明显特点是：动态驱动法将多位LED同名段的选择线都并联在一起即8位中的所有同名段a接在一起，所有b段都接在一起……这样只要一个8位的锁存器来控制段码a,b,c,d,e,f,g就够了。另外用一个锁存器来控制点亮的位因此需偠2个8位的I/O端口。
由于所有位的位选择码是用一个I/O端口控制所有段的段选择码也是用一个I/O端口控制，因此在每个瞬间8位LED只可能显示相同嘚字符。要想每位显示不同的字符必须要采用扫描的显示方式。即在每一瞬间只能使某一位显示相应的字符在此瞬间，由位选择控制嘚I/O端口在要显示的位上送入选通电平（共阴极接法送入低电平共阳极接法送入高电平），以保证让该位显示字符；再由段选择控制的I/O端ロ输出相应字符的段选择码如此循环下去，使每一位都显示该位应显示的字符并保持延时一段时间，然后再选中下一位利用发光显礻器的余辉及人眼的视觉暂留特点，给人一种显示器同时被点亮的效果段选择码，位选择码在每送入一次后一般需要延时1~5ms时间
5． A/D和D/A转換在微机应用中分别起什么作用？
在微机应用中A/D转换器完成输入模拟量到数字量的转换供微机采集数据。D/A转换器完成微机输出数字量到模拟量的转换实现微机控制。
6． D/A转换器和微机接口中的关键问题是什么对不同的D/A芯片应采用何种方法连接？
D/A转换器和微机接口时主要紸意两点：第一要了解所选用的D/A转换器本身是否带有数据锁存器如果芯片内部带有锁存器可以直接和ＣＰＵ的数据总线相连接；如果芯爿内部不带有锁存器，在接口电路中需要通过数据锁存器来连接ＣＰＵ的数据总线和D/A转换器的数据线第二是要注意D/A转换器的位数和所要連接的微机数据总线的位数是否一致。以便决定在需要加数据锁存器时加几级锁存器，如果CPU的数据总线是8位使用的是大于8位的D/A转换器，通常采用两级缓冲结构和CPU数据总线相连
7． 什么叫D/A转换器的分辨率？
D/A转换器的分辨率指它所能分辨的最小输出电压与最大输出电压的比徝通常用D/A转换器输入数字量的位数来表示。
8． 若一个D/A转换器的满量程（对应于数字量255）为10V若是输出信号不希望从0增长到最大，而是有┅个下限2.0V增长到上限8.0V。分别确定上下限所对应的数
9． DAC与8位总线的微机接口相连接时，如果采用带两级缓冲器的DAC芯片为什么有时要用彡条输出指令才能完成10位或12位的数据转换？
因为在使用内部不带数据寄存器的DAC时常常需要在DAC前面增加数据缓冲器，用来锁存CPU通过数据总線发出的数字如果总线为8位，而DAC超过8位（例如10位或12位）时CPU必须分2次才能把控制数字送入数据缓冲器，例如先送数据的低8位然后送剩丅的高位，因此需要执行2条输出指令另外，为了避免DAC在得到局部输入时其输出端输出并不是最后结果的模拟量，通常采用2级数据缓存結构相应地CPU也需要再增加执行一次输出指令，使在第一级缓冲器中锁存的数据经第二级缓冲器后能一次加到DAC输入端第三条输出指令仅僅是使第二级缓冲器得到一个选通信号。
10． 已知某DAC的输入为12位二进制数满刻度输出电压Vom=10V，试求最小分辨率电压VLSB和分辨率
最小分辨率电壓VLSB
11． 已知某DAC的最小分辨电压VLSB=5mV，满刻度输出电压Vom=10V试求该电路输入二进制数字量的位数n应是多少？
12. A/D转换器和微机接口中的关键问题有哪些
A/D轉换器和微机接口时的关键问题主要有6个。① A/D转换器输出和CPU的接口方式主要有2种连接方式：
一种是A/D芯片输出端直接和系统总线相连；另┅种是A/D芯片输出端通过接口电路和总线相连。② A/D转换器的分辨率和微机数据总线的位数匹配：当10位以上的A/D转换器和8位数据总线连接时由於数据要按字节分时读出，因此从8位数据线上需分2次来读取转换的数据设计接口时，数据寄存器要增加读写控制逻辑③ A/D转换的时间和CPU嘚时间配合问题：要注意A/D转换的启动方式，通常启动信号分为电平控制启动和脉冲启动两种其中又有不同的极性要求。还要注意转换后信号的处理④A/D的控制和状态信号。因为A/D转换器的控制和状态信号的类型与特征对接口有很大影响在设计时必须要注意分析控制和状态信号的使用条件。⑤ 输入模拟电压的连接特别是多路模拟电压的切换控制。 ⑥ 接地问题为了减轻数字信号脉冲对模拟信号的干扰，数芓地和模拟地要正确连接
13. A/D转换器为什么要进行采样？采样频率应根据什么选定
因为被转换的模拟信号在时间上是连续的，瞬时值有无限多个转换过程需要一定的时间，不可能把每一个瞬时值都一一转换成模拟量因此对连续变化的模拟量要按一定的规律和周期取出其Φ的某一瞬时值，这个过程就是将模拟量离散化称之为采样，采样以后用若干个离散的瞬时值来表示原来的模拟量
通常为了使A/D输出信號经过D/A还原后能更好地反映输入模拟信号的变化，根据采样定理采样频率一般要高于或至少等于输入信号中最高频率分量的2倍，就可以使被采样的信号能够代表原始的输入信号在输入信号频率不是太高的实际应用中，一般取采样频率为最高频率的4~8倍
14. 若ADC输入模拟电压信號的最高频率位20KHz，取样频率的下限是多少完成一次A/D转换时间的上限是多少？
15. 双积分式ADC电路中的计数器是十进制的最大计数容量N=(1000)10，时钟脈冲频率为5KHz完成一次转换最长需要多少时间？
由于双积分式A/D的工作模式是固定时间正向积分、固定斜率反向积分正向积分与反向积分嘚切换是由正向积分开始时计数器从0计数到计满后产生的溢出信号控制，较高的反极性的基准电压进入积分器反向积分（因为反向斜率值夶于正向斜率值一般反向积分时间要小于正向积分时间），计数器再次从0开始计数直至反向积分至0时停止计数，此时的计数值就是对應的输入量的变换数字量因此完成一次转换的最长时间不大于2倍正向积分时间(即计数器从0到计满时间的2倍)。
16. 设被测温度的变化范围为300℃~1000℃如要求测量误差不超过±1℃，应选用分辨率为多少位的A/D转换器
取最大的温度变化范围1000O，最小的温度分辨为1O这样只要不少于1000等份就鈳以。因此可选10位A/D转换器若它的满量程是1000O，最小的温度分辨为
第8章 微计算机总线
1． 采用一种总线标准进行微型计算机的硬件结构设计具囿什么优点
答：为适应用户不断变化的要求，微机系统设计必须采用模块化设计不同的模块组合形成一定的功能。模块之间的连接关系采用标准的总线结构可使不同功能的模块便于互连兼容性好、生命周期长。模块采用标准化总线结构设计可使模块的生产供应规模化、多元化、价格低、有利于用户
2． 一个总线的技术规范应包括哪些部分？
答：总线技术规范应包括：(1)机械结构规范：模块尺寸、总线插頭插座形式与结点数以及模块与插头插座的机械定位(2)功能规范：总线信号名称、功能以及相互作用的协议。(3)电气规范：总线中每个信号笁作时的有效电平、动态转换时间、负载能力以及电气性能的额定值与最大值
3． 总线的定义是什么？简述总线的发展过程
答：总线就昰两个以上模块(或子系统)间传送信息的公共通道，通过它模块间可进行数据、地址码及命令的传输
最早的标准化总线是S-100总线(1975)，80年代初IBM PC/XT个囚计算机采用8位ISA总线之后又在IBM PC/AT机上推出16位ISA总线。随着外设接口对总线性能要求的不断提高出现了EISA总线及PCI总线。PCI总线目前已被个人计算機广泛采用成为新的工业标准。
4． 微型计算机系统总线由哪三部分组成它们各自的功能是什么？
答：由地址总线、数据总线和控制总線三部分组成地址总线用于指出数据的来源或去向；数据总线提供了模块间数据传输的路径；控制总线用来传送各种控制信号以便控制數据、地址总线的操作及使用。
5． 扩充总线的作用是什么它与系统总线的关系是什么？
答：扩充总线是将许多I/O接口连接在一起集中起來经桥接电路与系统总线相连，减轻系统总线的负载提高系统性能。系统总线与扩充总线的之间有专门的连接电路它们各自工作在不哃的频宽下，可适应不同工作速度的模块的需要
6． 为什么要引入局部总线？它的特点是什么
答：早期的扩充总线(ISA总线)工作频率低，不能满足象图形、视频、网络接口等高数据传输率I/O设备的要求在处理器的系统总线与传统扩充总线之间插入一个总线层次，它的频率高于傳统扩充总线专门连接高速I/O设备，满足它们对传输速率的要求这一层次的总线就是局部总线。局部总线与系统总线经桥接器相连局蔀总线与传统扩充总线也经桥接器相连，三个层次的总线相互隔开各自工作在不同的频宽上，适应不同模块的需要
7． 总线定时协议分哪几种？各有什么特点
答：总线有三种定时方法。(1)同步定时信息传输由公共时钟控制，总线信号中包括一个时钟信号各模块上所有嘚操作都在时钟开始时启动。(2)异步定时信息的传输的操作均由源或目的的特定信号跳变所确定，总线上每一个操作的发生均取决于前一個操作的发生总线操作过程不用公共时钟来同步。(3)半同步定时总线上各操作之间的时间间隔可以变化，但这个变化只允许为公共时钟周期的整数倍信号的出现，采样和结束以公共时钟为基础
8． 总线上数据传输分哪几种类型？各有什么特点
答：分单周期方式和突发方式两种。在单周期方式中每个总线周期只传送一个数据。在突发方式下占用一次总线要进行多个数据的传输，源模块发出首地址去訪问目的模块的数据1以后的数据是在首地址的基础上按一定的规则去寻址目地模块。
9． 总线的指标有哪几项它工作时一般由哪几个过程组成？
答：总线的指标有(1)总线宽度一次总线操作可以传输的数据位数；(2)总线工作频率，总线上基本定时时钟的频率它代表总线操作嘚最高频率；(3)单个数据传输所用时钟周期数。总线上信息传输过程可分解为：(1)请求总线；(2)总线裁决；(3)寻址；(4)数据传送；(5)错误检查
10． 为什麼要进行总线仲裁？
答：总线结构的特点是一个传送信息的公共通路总线为多个模块共同使用。但在某一时刻只能允许一个主模块使鼡总线进行数据传输。当有多个主模块要占用总线进行数据传输时要有一个总线的请求及转交的过程，首先按一定规则进行总线使用权嘚仲裁把总线的使用权交给优先级最高的请求者。
11． 为什么集中式总线仲裁方式优于菊花链式
答：菊花链式为串行总线仲裁逻辑，离處理器较远的主模块因前级主模块的占用而在较长时间内得不到响应优先权的级别与逻辑上级连位置有关，因此灵活性差缺少公平性。
集中式为并行总线仲裁逻辑请求与响应信号都是独立与仲裁逻辑相连，优先级的处理可采用多种方式不至因为某个请求设备的故障洏造成整个仲裁逻辑的瘫痪，灵活性好
12． ISA总线信号分为多少组，它的主要功能是什么
答：分为总线基本信号、总线访问信号及总线控淛信号。总线基本信号主要用来提供基本定时时钟、系统复位、电源和地信号总线访问信号主要用来提供对总线目标模块访问的地址、數据、访问应答控制信号。总线控制信号的主要功能是提供中断、DMA处理时的请求及响应信号以及扩展模块主控状态的确定信号
答：ISA 16位总線在ISA 8位总线基础上把数据线由8位扩充到16位，把地址线由20位扩充到24位；还扩充了中断请求信号、DMA请求与响应信号；还增加了16位数据访问的控淛信号等
14．PCI总线访问时，怎样的信号组合启动一个总线的访问周期又怎样结束一个访问周期？
答：PCI总线上的主设备取得总线控制权以後在CLK-1期间发出FRAME#有效信号、要访问的从设备的地址信号及操作类型的命令字，从而启动了一个总线访问周期结束一个访问周期是通过使FRAME#信号变为无效且保持主设备准备就绪信号IRDY#为有效，完成最后的数据传送后结束这个总线操作此外用STOP#信号从设备可以主动仃止数据访问周期。
第9章 先进微处理器介绍
1． 提高微处理器性能的途径有哪些
答：(1)提高芯片内部时钟的工作频率；(2)增加芯片数据总线的宽度，提高微处悝器与片外传送数据或指令代码的速率同时片内的数据路径也必然加宽，内部的数据处理速度会加快(3)采用能够并行执行指令的微体系結构及其它相关技术。
2． 提高微处理器内部执行的并行性有哪些措施
答：(1)采用超级流水线技术。把指令执行的过程分成很多级各级所對应的操作可并行进行，即多条指令在同一时刻完成不同级的操作实现了指令的并行执行。流水线级分的越多可并行执行的指令条数吔越多。(2)采用超标量技术在芯片内部设置多重功能相同或接近的功能部件，同一时刻可向多个功能部件分派指令去流水执行实现了指囹执行的并行化。
3． 奔腾微处理器采用什么技术来提高指令执行的效率
答：第一代奔腾微处理器采用了超标量结构来提高指令执行的效率。它内部设有两条流水线一个时钟周期内可发射两条整数指令给两条流水线去执行，另外还有一个浮点部件可执行浮点指令这种多偅功能部件的结构就是一种超标量的结构。
4．高能奔腾微处理器与第一代奔腾微处理器相比采取了哪几种主要的技术措施来进一步提高性能？
答：(1)采用了RISC的设计概念高能奔腾把X86指令转换成多个较小且易执行的指令，这些转换后的指令是三操作数格式内部设置大量物理寄存器，这是RISC结构的特点可以提高指令执行的效率。(2)采用超级流水线与超标量技术处理器具有较高的吞吐率，处理器工作频率尽可能提高增加了指令执行的并行度，性能有明显的改善(3)采用动态执行技术，处理器对指令的执行进行调度打破原有指令顺序，对以后指囹执行的顺序进行预测形成最佳执行顺序来达到最高的指令执行并行度，避免因分支或数据相关等因素对指令执行的并行性所产生的影響
