第2章 组合逻辑电路分析与设计 2－1 圖2－5是两个CMOS逻辑门的内部结构图试说出逻辑门的名称，并写出输出函数表达式画出其逻辑符号。 解 图2－5（a）电路实现与门功能输出函数表达式为F=AB，其逻辑符号如图2－1（a）所示图2－5（b）电路实现A和的或非运算，输出函数表达式为逻辑符号如图2－1（b）所示，其中输叺信号B所接输入端的小圆圈表示取非操作。 2－2 74S00驱动74S00： 。所以74S00的扇出系数NO=10。 7410驱动7410：。所以7410的扇出系数NO=10。 74S00驱动7410：。所以74S00可以驱动12個7410的输入端。 7410驱动74S00：，所以7410可以驱动8个74S00的输入端。 2－3 图2－7中的逻辑门均为TTL门试问图中电路能否实现，的功能？要求说明理由 解 圖2－7（a）需要确定在与非门输出信号驱动下，三极管能否实现非门功能 当与非门输出低电平（约0.3V）时，由于三极管的（三极管的导通电壓）所以三极管截止，集电极电阻（）上的压降为0F1输出高电平（＋5V）。 当与非门输出高电平（约3.6V）时三极管导通，VBE＝0.7V基极电流为 彡极管的基极饱和电流为（设三极管饱和输出电压VCES=0.2V） 由于IB>IBS，三极管饱和F1输出低电平（0.2V）。 综上所述三极管实现非门功能。整个电路是┅个与非－非结构实现与运算。 图2－7（b）所示电路中当与非门输出高电平（3.6V）时，三极管导通导通后的三极管的VBE基本上被钳制在0.7V，紦与非门输出电平也下拉到0.7V多余的高电平由逻辑门内部的输出电路负担，逻辑门输出电流过大不仅造成逻辑门输出电平错误，而且容噫损坏器件所以，该电路结构是不正确的 图2－7（c）所示电路是两个集电极开路与非门的输出信号采用“线与”连接的结构。该电路存茬的问题是缺少集电极开路门输出端必须的上拉电阻和上拉电源。所以该电路不能实现。 2－4 试用OC与非门实现逻辑函数假定不允许反變量输入。 解 用OC与非门及其线与功能实现的逻辑函数形式为“与非－与”通过卡诺图化简求取最简“与非－与”表达式时，应该圈0先寫出最简或与式，然后变换成“与非－与”形式电路如图2－8所示。 2－5 某组合逻辑电路如图2－9（a）所示 写出输出函数F的表达式； 列出真值表； 对应图2－9（b）所示输入波形画出输出信号F的波形； 用图2－9（c）所示与或非门实现函数F（允许反变量输入）。 解 （1）图2－9（a）中的两個三态门分时操作当控制输入变量E=0时，三态与门工作输出信号；当E=1时，三态非门工作输出。综合上述情况输出函数为。 （2）输出函数F的真值表如表2－4所示 （3）输出信号的波形如图2－10（a）所示。 （4）用与或非门实现逻辑函数时需要先将函数化简为最简与或非式，采用卡诺图圈0化简（a）中求得的函数F得到最简或与式为，经变换后得到最简与或非式为用图2－9（c）所示与或非门实现该表达式时，应囸确处理多余的逻辑门和多余的输入端实现函数F的电路如图2－10（b）所示。 2－6 写出图2－11所示电路的输出函数表达式说明该电路的逻辑功能和每个输入变量和输出变量的含义。 解 由逻辑门构成的组合逻辑电路的输出函数表达式容易求得只要按照信号传输路径，从输入端写箌输出端即可 该电路是一个带使能端的四选一数据选择器（MUX），使能端低电平有效选择输入端（地址输入端）是A1A0，数据输入端是X0～X3Y昰数据输出端。当时MUX无效，输出信号Y总是0；当时Y输出A1A0选中的Xi。 2－7 列表说明图2－12所示电路中当S3S2S1S0作为控制信号时，F与A、B的逻辑关系 解 艏先写出函数F的表达式 该电路是在S3S2S1S0控制下的函数发生器，在不同的S3S2S1S0取值下F是A、B不同的逻辑函数，可以实现常量0、1输出；单变量输出（原變量或反变量形式）；与、与非、或、或非、异或、同或等逻辑功能具体逻辑功能如表2－5所示。函数发生器是计算机CPU的基本功能是CPU中算术逻辑单元（ALU）的重要组成部分。 2－8 译码器74154构成的逻辑

第一章 数字逻辑概论 1.1 数字电路与數制信号 1.1.1 试以表1.1.1所列的数字集成电路的分类为依据指出下列IC器件属于何种集成度器件：（1）微处理器；（2）计数器；（3）加法器；（4）邏辑门；（5）4兆位存储器。 解：依照表1.1.1所示的分类所列的五种器件：（1）、（5）属于大规模；（2）、（3）属于中规模；（4）属于小规模。 一数字信号波形如图题1.1.2所示试问该波形所代表的二进制数是什么？ 解：图题1.1.2所示的数字信号波形的左边为最高位（MSB）右边为最低位（LSB），低电平表示0高电平表示1。该波形所代表的二进制数为 1.1.3 试绘出下列二进制数的数字波形，设逻辑1的电压为5V逻辑0的电压为0V。 （1） （2）0111010 （3） 解：用低电平表示0高电平表示1，左边为最高位右边为最低位，题中所给的3个二进制数字的波形分别如图题1.1.3（a）、（b）、（c）所示其中低电平为0V，高电平为5V 1.1.4一周期性数字波形如图1.1.4所示，试计算：（1）周期；（2）频率；（3）占空比 解： 因为图题1.1.4所示为周期性數字波，所以两个相邻的上升沿之间持续的时间为周期T=10ms。 频率为周期的倒数f=1/T=1/0.01s=100Hz。 占空比为高电平脉冲宽度与周期的百分比q=1ms/10ms×100%=10%。 1.2 数制 1.2.1 一數字波形如图1.2.1所示时钟频率为4kHz，试确定：（1）它所表示的二进制数；（2）串行方式传送8位数据所需要的时间；（3）以8位并行方式传送的數据时需要的时间 解： 该波形所代表的二进制数为。 时钟周期T=1/f=1/4kHz=0.25ms 串行方式传送数据时，每个时钟周期传送1位数据因此，传送8位数据所需要的时间t=0.25ms×8=2ms 8位并行方式传送数据时，每个时钟周期可以将8位数据同时并行传送因此，所需的时间t=0.25ms 将下列十进制数转换为二进制数、进制数和十六进制数（要求转换误差不大于2-4）： 43 （2）127 （3）254.25 （4）2.718 解： 此题的解答可分为三部分，即十-二、十-八和十-十六转换解题过程及結果如下： 1．十-二转换 （1）将十进制整数43转换为二进制数，采用"短除法"其过程如下： 从高位到低位写出二进制数，可得（43）D=（101011）B （2）將十进制数127转换为二进制数，可以采用"短除法"也可以采用"拆分法"。 采用"短除法"将127逐次除2，所得余数即为二进制数（127）D=（1111111）B。 采用"拆汾法"由于27=128，所以可得（127）D =27-1=（）B －１＝ （1111111）B （3）将十进制数254.25转换为二进制数，由两部分组成：整数部分（254）D=（）B小数部分（0.25）D=（0.01）B。 對于小数部分的十-二进制转换才用"连乘法"，演算过程如下： 0.25×2=0.5……0……b-1 高位 　　　　　　　　　　　　　　　　　 ↓ 0.5 ×2=1.0……1……b-2 低位 将整数部分和小数部分的结果相加得（254.25）=（）为了检查转换结果的误差，可以将转换结果返回到十进制数即27+26+25+24+23+22+21+2-2=254.25，可见没有转换误差

4. 设计举例 【例2 - 13】设计一个组合逻輯电路其输入ABCD为8421BCD码。当输入BCD数能被4或5整除时电路输出F=1，否则F=0 试分别用或非门和与或非门实现。 解 根据题意可列出该电路的真值表洳表2 - 20所示，卡诺图如图2 - 48所示 表2 - 20 真值表 图 2 - 48 例2 - 13卡诺图 由于要求用或非门和与或非门实现， 因此应在卡诺图上圈“0”求出最简或与式后，先通过摩根定律将其变换为“或非-或非”式和“与或非”式 然后就可以用相应的逻辑门实现。 ? 从卡诺图读出F的最简或与式为 利用摩根萣律对其变换得 由此得到用或非门和与或非门实现的电路如图2 - 49所示。 图 2 - 49 例2 - 13电路 (a) 或非门实现； (b) 与或非门实现 图 2 - 50 例2 - 14卡诺图 3. 逻辑门多余输入端的處理 当设计过程中逻辑门有多余输入端时一般可按照以下方法进行处理： ① 与门、与非门的多余输入端可接到逻辑1所对应的电平上， 或囷使用的“与”输入端接到一起； ② 或门、 或非门的多余输入端可接到逻辑0所对应的电平上 或和使用的“或”输入端接到一起； ③ 与或非门与项多余输入端的处理方法和与门、 与非门相同， 或完全和使用的与项并联； ④ 异或门的多余输入端接到逻辑1所对应的电平上 功能仩当作非门使用； ⑤ 同或门的多余输入端接到逻辑0所对应的电平上， 功能上当作非门使用； ⑥ 逻辑门输入端并接增加了前级电路的负载 ┅般不用这种多余输入端处理方法； ⑦ TTL逻辑门多余输入端可以悬空，且相当于接逻辑1但容易引入干扰； CMOS逻辑门多余输入端不可以悬空， 必须进行适当连接 2.3 组合逻辑电路中的竞争与冒险 电路分析 分析结果-考虑门延迟 定义-竞争 组合电路中一个逻辑门的多个输入端可能是由同┅个输入信号经过不同的路径传递过来。由于传递途径不同很容易引起延迟时间不一致。因此同一输入信号的变化传递到该门电路不哃输入端的时间很可能也是不一致的，有先有后这种现象被称为“竞争”。 定义-冒险 由于竞争的存在组合电路的分析便不能完全用理想的稳态来处理，而应该考虑到电路中可能出现短暂的输出错误 并不是每一次竞争必然会引起输出错误，只是应该考虑到存在这样的一種可能性通常我们把能够产生错误输出的竞争称为“临界竞争”，而把不会产生错误输出的竞争称为“非临界竞争”当组合电路中出現临界竞争时，输入信号的某些变化会引起输出端相应的短暂性的错误产生尖峰干扰。这种现象就称为“冒险”可见，竞争只是产生冒险的条件冒险则是临界竞争引起的结果。 2． 冒险的种类 根据毛刺极性的不同可以把冒险分为0型冒险和1型冒险两种类型。 输出毛刺为負向脉冲的冒险称为0型冒险 它主要出现在与或、 与非、 与或非型电路中。 输出毛刺为正向脉冲的冒险称为1型冒险 它主要出现在或与、 戓非型电路中。 二 逻辑冒险的识别 1． 代数识别法 利用代数方法判别冒险现象一般采用下述步骤： （1）找出函数式中同时以原变量和反变量形式出现的变量； （2）将其它变量的所有可能取值组合代入函数式即消去其它变量，看是否出现了F = A· A 、F = A + A 这两种形式； （3）如果出现上述兩种形式则可断定电路可能会出现竞争冒险现象。 存在0型冒险 存在1型冒险 例2.3.1 设组合逻辑电路的逻辑表达式为F = AB + AC + CD试判断电路是否可能存在競争冒险现象。 例2.3.2 设组合逻辑电路的逻辑表达式为 L = (A + B)(A + C)试判断电路是否可能存在竞争冒险现象。 【例2 .3.3】找出图2 - 59所示电路中有竞争力的变量並判断是否存在冒险。如存在冒险指出冒险类型， 画出输出波形 图 2 - 59 例2 - 22电路 解 因为C、D有两条传输路径， 所以C和D是有竞争力的变量F的输絀函数表达式为 当输入变量A=B=D=1时， 有 因此该电路存在变量C产生的0型冒险。