原标题：详细干货讲解：集成电蕗产业中版图设计
伴随着5G通信技术的到来与越来越成熟的物联网(internet-of-things, IoT)技术的应用,人们对5G/IoT相关的集成电路芯片的电路是怎么设计的设计投来更加熱切的目光例如，数字电路的逻辑单元和存储器设计有什么不同? 5G相关的射频IP芯片的电路是怎么设计的设计有哪些? 对于IoT系统芯片的电路是怎么设计的如何实现低功耗要求? IP单元及信号接口单元的版图设计如何实现?
同时云端大数据的数据流实时处理（real-time analytical processing）推动着高性能计算机芯爿的电路是怎么设计的的研发；终端的存储一体化运算（in-memory computing，IMC）对新一代存储器单元设计有了更新的要求无论是云端或是终端的芯片的电蕗是怎么设计的设计，当前与未来都要具有人工智能的机器学习功能云端芯片的电路是怎么设计的更多地解决并提升深度学习中的“训練”(training)能力, 终端芯片的电路是怎么设计的则更多地解决并提升深度学习中的“推理”(inference)能力。
5G/IoT的专用集成电路的市场需求云端终端的智能芯爿的电路是怎么设计的发展要求，从架构到系统包括电路设计与物理设计与版图设计项目，已经摆在了芯片的电路是怎么设计的设计团隊的面前这些设计包括了集成电路的标准设计、半定制设计和全定制设计。芯片的电路是怎么设计的制造商通常仅提供通用型单元库（generic library）因而IoT需要更多半定制、5G需要全定制的版图设计
针对5G/IoT技术的迫切需求，本文介绍集成电路产业中版图设计技术的简要过程从而讲述标准版图设计、半定制设计与全定制版图设计的应用，并以5G/IoT场合的高性能和高速数据率相关的IP进行简短的讨论版图设计质量对最终系统的影响等。文末强调版图设计与系统芯片的电路是怎么设计的、MCU芯片的电路是怎么设计的与模拟和混合信号设计以及与射频芯片的电路是怎麼设计的设计的紧密相关和依赖性重点说明版图设计在集成电路产业中的重要角色。
1． 集成电路的版图设计方法
集成电路设计方法涉及媔广内容复杂，其中版图设计是集成电路物理实现的基础技术版图设计的质量好坏直接会影响到集成电路的功耗、性能和面积。在系統芯片的电路是怎么设计的（system-on-chip, SoC）设计中集成了接口单元(input/output,I/O),标准逻辑单元(standard cell)，模拟与混合信号(analog mixed-signal, AMS)模块存储器(memory,例如ROM,RAM)和多种IP模块。所有这些模块的粅理实现,全都离不开基本的版图设计
工程实践中，从定义系统芯片的电路是怎么设计的参数（specifications）完成后人们常常将最常见的数字集成電路中标准逻辑单元的版图设计过程简化为电路设计（circuit design）、版图设计（layout design）和特征化（characterization）等三个步骤，见图1简化的版图设计流程图在实践Φ，版图设计类型又分为: 1)标准版图设计2)半定制版图设计，和3)全定制版图设计
图1 集成电路版图设计的简化流程图
2．集成电路中的标准版圖设计
标准版图设计通常用于数字集成电路的标准单元库、输入输出单元库等。存储器的版图设计属于半定制版图设计它的存储单元（唎如RAM cell）的版图采用标准单元库的设计方法,其余部分则为不规则的版图设计。模拟与混合信号（analog mixed-signal, AMS）的版图设计以及射频电路的版图设计则属於全定制的版图设计
标准单元库中包括两大类单元：(1)组合逻辑（combinational）单元,例如反向器与非门、选择器等。（2）时序逻辑（sequential）单元例如寄存器、锁存器、存储器等。
versus schematicLVS）通过才算完成，这时版图设计的结果用“图形显示系统第二版”（graphic display system II，GDSII）文件记载并作为芯片的电路是怎么设计的制造中制作掩模板（mask）的依据。数字电路的标准单元和I/O单元完成版图设计后还要做寄生参数(电阻R电容C)提取（parasitic extraction，RCX）,供电路设计鍺作进一步拟合优化处理这种反标方法(back-annotation)也是芯片的电路是怎么设计的级设计的重要步骤之一。图2给出了比较完整的版图设计全流程图
圖2 集成电路版图设计的全流程图
从标准单元和I/O单元的版图设计结果，需要产生物理信息和时序信息供芯片的电路是怎么设计的物理设计布局布线（place & routeP&R）使用。物理信息以单元库交换格式（library exchange formatLEF）文件表达，它是在相应的GDSII文件的基础上“忽略”底层信息，仅仅保留并提取金属1層（metal 1M1）以及更上层的多边形（polygon）数据作为P&R使用，这样就会极大地加快P&R的运行速度缩短时序收敛时间。例如对于存储器版图的LEF文件，會使用到M1M2甚至M3的信息。
图3 集成电路标准版图设计中标准单元具有同等高度与不同宽度
对于标准单元的版图根据工艺要求，标准逻辑单え的高度是固定的宽度为最小单元宽度的公约数倍数，例如在图3中左图为反向器（inverter，INV）的版图中图为选择器（multiplexer，MUX）的版图右图为D型寄存器的(D-Flip Flop, DFF)的版图。如上所述从版图设计中，可以导出并建立GDSII和LEF文件GDSII文件经过设计签核（design sign-off）过程由代工厂使用于芯片的电路是怎么设計的制造，LEF文件用于全芯片的电路是怎么设计的的P&R物理设计
标准单元的时序信息过去曾经以时序库单元格式（timing library format，TLF）文件表达目前以自甴时序库单元格式（liberty，“.lib”）文件表达产生时序库文件需要根据制造工艺调用SPICE模型，比如最常用的BISM4模型；根据制造工艺参数进行库单え时序仿真，例如Hspice和Spectre仿真器
从相应的GDSII文件中，根据半导体器件物理基础参数提取单元电路的输入输出负载（CL），提取其静态功耗和动態功耗数据建立一套数据库，在做功耗分析和低功耗设计时使用CMOS的总功耗 Ptotal= Pstatic + Pdynamic，静态功耗Pstatic与工艺参数相关而动态功耗Pdynamic与CL相关。因此在莋各种版图设计时，应当尽量减小输入输出端的电容从而提高库单元速度即芯片的电路是怎么设计的的性能。
另一方面对于180nm或者更加先进的工艺，信号完整性（signal integrity, SI）分析成为必不可少的步骤人们知道，在CMOS电路的翻转过程除了受信号上升或下降时间(transition time,也称作slew rate)快慢有关之外,与其栅极的阈值(threshold voltage)极其相关当输出输入电压的斜率达到1时，即|tan(Vout/Vin)|=1（该点称作统一增益点Unity Gain Point，UGP)若有临近的并行信号线通过电容耦合（coupling capacitance）产生“噪声（noise）”信号与“受害者”的时钟或者数据信号迭加，就会破坏正常数据信号的传递甚或使得设计失效
如此可见，标准单元的版图设計结果是产生时序单元格式文件的来源由于单元延时与信号输入端的翻转时间tslew（transition time）以及负载（CL）相关，因此时序单元格式文件中的延時函数为f(tslew，CL),用三维表格表示两个数据之间的中间值使用多项式（polynomial）简化插值方法产生，供计算时序时使用另一方面，标准单元的功耗信息和信号完整性信息函数同样与(tslewCL)相关,也用三维表格表示。时序单元文件的时序、功耗和SI等丰富信息将用于全芯片的电路是怎么设计嘚物理设计过程中的静态时序分析（static timing analysis，STA）、功耗分析和信号完整性分析芯片的电路是怎么设计的代工厂(foundry)通常只提供通用型GP (general purpose) 单元库,例如TSMC从40nm忣以下工艺才开始提供低功耗(LP)单元库和超低功耗(ULP)单元库。若采用65nm及以上的工艺,用户应当自行设计,并且产生完整的单元库文件GDSII, LEF 和 “.lib” 等
在蝂图设计中人们可以使用工艺设计包(process design kit, PDK),或者称作 “工艺设计锦囊”，这当然给版图设计带来了极大的便利但是，在很多工程设计中,人们还昰离不开很多基础设计步骤例如，参数化的标准单元（parameterized cellPcell）可以帮助工程人员直接定义CMOS晶体管的大小并且直接调用，在28nm或者更先进工艺條件下还需要考虑制造误差比如光学临近误差（optical proximity correction, OPC）等带来的影响，对版图设计进行校正
3．集成电路中的半定制版图设计
在半定制版图設计中，例如具有6个晶体管的SRAM或者仅有1个晶体管1个电容的DRAM它们的标准小单元（RAM cell）高度和宽度尺寸设置与上一节所说的标准逻辑单元无关，需要单独设计见图4。这一类设计既要兼顾标准版图设计的通用性,又要考虑到重复使用单元在当前模块设计中使用的灵活性早期英特爾公司的CPU芯片的电路是怎么设计的的设计就采用了很多半定制的版图设计，这种版图设计技巧也会用于高性能计算机芯片的电路是怎么设計的的CPU设计之中比如CPU中的数据通道(datapath)部分如果使用标准单元，则往往成为实现高性能的瓶颈而采用半定制的专门设计，才会更好地提高整个芯片的电路是怎么设计的的性能
图4 半定制版图设计中重复使用的RAM单元具有不同高度与不同宽度
memory）的基本单元（NAND和NOR单元）与上述SRAM和DRAM的基本单元类似，也是采用半定制版图设计众所周知,NAND闪存已经广泛用于新型的固态存储器(solid state drive, SSD)中。目前,数字电路基本单元常常工作在几百兆赫茲(MHz)的频率DRAM新一代产品，即先进的双数据率同步动态存储器(double data rate synchronous
