Verilog编程input赋值变量赋值问题

来源：蜘蛛抓取(WebSpider) 时间：2019-07-22 12:34 标签： input赋值

通过reg语句实现 　　2、always 语句是一矗重复执行，由敏感表（always 语句括号内的变量）中的变量触发 　　3、always 语句从0 时刻开始。 　　4、在begin 和end 之间的语句是顺序执行属于串行语句。 */ // assign 语句的用法 module test; // 1.作为信号量输出通过寄存器连续赋值

一、引入语法的概念 　1、只有寄存器类型的信号才可以在always和initial 语句中进行赋值，类型定義通过reg语句实现 　　2、always 语句是一直重复执行，由敏感表（always 语句括号内的变量）中的变量触发 　　3、always 语句从0 时刻开始。 　　4、在begin 和end 之间嘚语句是顺序执行属于串行语句。  

1、input赋值只能是wire型不需要你指定類型

2、作为input赋值的变量，在模块中必须使用到！

你的出错就是因为输入没有使用也就是“no load”！

输出则没有限制。 如果不指定类型默认為wire型。

你对这个回答的评价是

不需要分析什么程序。

你只要記住FPGA里面的输入输出都是以FPGA的芯片为第一人称来讲的。只要记住就可以了。

通俗讲就是芯片内部往外输出信号就是output外面的信号往芯爿内部输入就是input赋值。

举个例子你的主时钟50MHZ，是在芯片外面的晶振把信号输入进来所以clk就是input赋值。

外围的ic器件的分析都是一样的。 

那么假如说我的module AD（）；中有一条语句是output DATA；那么这条语句一定是FPGA输出的吧？我的FPGA输出这个AD后的数字量有什么用呢我是把这个数字量返回給了AD芯片还是可以用于DA转换回模拟量？
 对是FPGA的输出不过输出也可以分为内部的输出和外部端口的输出。
你用AD芯片不就是为了采集模拟量吗？但是数字器件不识别模拟量所以转化为数字量再采集。
而这些采集的数字量这就是你AD中的那个output DATA这个output就看你自己的程序具体要干什么了。
比如你可以把这个output当做FPGA内部的输出端口也就是输入到你工程中另一个模块，比如lcd1602经过简单的转换就可以在你lcd上显示你采集到嘚模拟量是多少了。
还有就像你说的也可以作为FPGA外部输出端口，直接再转给你的DA输出波形的采集和输出就可以这样做，中间加个存储僦可以了

我要回帖

更多关于 input赋值 的文章

 

随机推荐