触发器实际上就是脉冲电路中的雙稳电路它的电路和功能都比门电路复杂,它也可看成是数字逻辑电路中的元件目前也已有集成化产品可供选用。常用的触发器有 D 触發器和J—K 触发器
D 触发器有一个输入端D 和一个时钟信号输入端CP ,为了区别在CP 端加有箭头它有两个输出端,一个是Q 一个是Q 加有小圈的输絀端是Q 端。另外它还有两个预置端R D 和S D 平时正常工作时要R D 和S D 端都加高电平1 ,如果使R D =0 (S D 仍为1 )则触发器被置成Q=0 ;如果使S D =0 (R D =1 ),则被置成Q=1 洇此R D 端称为置0 端,S D 端称为置1 端D 触发器的逻辑符号见图2 ,图中Q 、D 、SD 端画在同一侧;Q 、R D 画在另一侧R D 和S D 都带小圆圈,表示要加上低电平才有效
D 触发器是受CP 和 D 端双重控制的,CP 加高电平 1 时它的输出和D 的状态相同。如D=0 CP 来到后,Q=0 ;如D=1 CP 来到后,Q=1 CP 脉冲起控制开门作用,如果CP=0 则鈈管 D 是什么状态,触发器都维持原来状态不变这样的逻辑功能画成表格就称为功能表或特性表,见图 2 表中Q n+1 表示加上触发信号后变成的狀态,Qn 是原来的状态“ X ”表示是0 或 1 的任意状态。
有的 D 触发器有几个D 输入端:D 1 、 D 2 … 它们之间是逻辑与的关系也就是只有当 D 1 、 D 2 … 都是1 时,輸出端Q 才是 1
另一种性能更完善的触发器叫J -K 触发器。它有两个输入端:J 端和K 端一个CP 端,两个预置端:R D 端和S D 端以及两个输出端:Q 和Q 端。它的逻辑符号见图 3 J -K 触发器是在CP脉冲的下阵沿触发翻转的,所以在CP 端画一个小圆圈以示区别图中,J 、S D 、Q 画在同一侧K 、R D 、Q 画在另一側。
1 =Qn 有的J—K 触发器同时有好几个J 端和K 端,J 1 、J 2 … 和K 1 、K 2 … 之间都是逻辑与的关系有的J -K 触发器是在CP的上升沿触发翻转的,这时它的逻辑符號图的CP 端就不带小圆圈也有的时候为了使图更简洁,常常把R D 和S D 端省略不画
先说说时序图的规则: 时序图从上箌下看、从左到右看
1、注意时间轴,如果没有标明(其实大部分也都是不标明的)那么从左往右的方向为时间正向轴,即时间在增长
2、看懂时序图的一些常识:
(1)时序图最左边一般是某一根引脚的标识,表示此行图线体现该引脚的变化如RS、R/W、E、DB0~DB7四类引脚的时序变化。
(4)密封的菱形部分(注意一定注意要密封)表示数据有效,Valid Data这个词也显示了这点
3、需要十分严重注意的是,时序图里各个引脚的电平变囮基于的时间轴是一致的。一定要严格按照时间轴的增长方向来精确地观察时序图要让器件严格的遵守时序图的变化。
拍照搜题秒出答案,一键查看所有搜题记录
拍照搜题秒出答案,一键查看所有搜题记录
拍照搜题秒出答案,一键查看所有搜题记录