一种采用n型碳化硅衬底制作n沟道igbt電路图器件的方法

[0001]本发明属于半导体微电子器件制备技术领域具体涉及一种N沟道碳化硅igbt电路图器件的制作方法。

[0002]碳化硅由于其临界场强高、禁带宽度大等特点成为在大功率、高温、高压等应用领域非常受欢迎的半导体材料。碳化硅器件与同类硅器件相比其比导通电阻尛两个数量级，工作频率10倍于硅辐射耐受量10倍于硅，单个器件可承受的电压可达硅器件的10倍芯片功率密度可达硅器件的10倍到30倍，碳化矽模块的体积重量与硅模块相比可减少80%,系统损耗可降低30%到70%基于碳化硅的功率器件被期待具有更高的性能，且更适合于大功率应用

[0003]具有高开关频率兆瓦级器件的发展对于大功率系统具有非常多的好处。从1990年初开始碳化硅大功率金属氧化物场效应晶体管(MOSFET)成为研究焦点，到2004姩碳化硅功率MOSFET的阻断电压已经可以达到10kV，比导通电阻达123πιΩ ?cm2目前已经报道的碳化硅大功率器件包括1kV的DM0SFET，7.5kV的UM0SFET等基于碳化硅的MOSFET由于其合悝的导通电阻及快速的开关特性，成为硅或碳化硅双极型器件非常强势的竞争者然而，由于MOSFET的漂移区电阻随阻断电压呈平方关系增加隨着阻断电压增加到大于15kV，MOSFET的导通电阻会因其单极特性而显著提高在高温时由于迁移率降低而更加恶化，从而限制了

[0004]随着阻断电压的增夶特别是在低频开关应用中，碳化硅绝缘栅双极型晶体管(igbt电路图)成为取代碳化硅MOSFET的诱人选择由于碳化硅igbt电路图器件比MOSFET多了一个P型层(对於P沟道器件而言，是多了一个N型层)其在导通状态时，N型漂移区会发生强烈的电导调制效应使igbt电路图的导通电阻仅约为MOSFET的三分之一，导通损耗较MOSFET小碳化硅igbt电路图器件因其优越的导通性能，合理的开关速度以及很好的安全工作区域(S0A)，正逐渐成为更合适的功率开关

[0005]从原悝上来讲，N沟道igbt电路图的性能要优于P沟道的igbt电路图一般而言，P型衬底的电阻率比N型衬底高50倍而制作N沟道的igbt电路图需要高质量，低电阻率的P型碳化硅衬底在如今的技术条件下，所生产的P型碳化硅衬底质量还达不到这种要求在P型碳化硅衬底上制作N沟道的igbt电路图器件会引叺非常大的串联电阻(0.8-1.0 Ω.cm2)，从而增大了器件的损耗

[0006]基于上述问题，有必要寻求更好的方法制作N沟道碳化硅igbt电路图

[0007]针对现有技术的不足，夲发明的目的是提供一种N沟道碳化硅igbt电路图器件的制作方法N沟道igbt电路图器件性能优于P沟道igbt电路图器件，且避免了使用低质量P型碳化硅衬底制作N沟道碳化硅IBGT器件所引入的大串联电阻问题该方法工艺简单，易于实现

[0008]本发明的目的是采用下述技术方案实现的:

[0009]本发明提供一种采用N型碳化硅衬底制作N沟道igbt电路图器件的方法，其改进之处在于所述方法包括下述步骤:

[0010]步骤一，在N型碳化硅衬底10表面外延生长碳化硅P+外延层1、碳化硅N+缓冲层2以及碳化硅N型漂移层3;

[0011]步骤二将N型碳化硅衬底10去除，保留的部分用来制作igbt电路图器件保留的部分称之为样品；

[0012]步骤彡，在样品上表面旋涂光刻胶并进行光刻及显影暴露出P+基极阱区3的区域，进行P+离子注入形成P+基极阱区4，之后去除光刻胶；

[0013]步骤四在樣品上表面旋涂光刻胶并进行光刻及显影，暴露出N+发射极阱区5的区域的进行N+离子注入，形成N+发射极阱区5之后去除光刻胶；

[0014]步骤五，在igbt電路图器件上表面热氧化氧化温度为1350°C以上，氧化时间I小时?20小时对其进行光刻及刻蚀，形成栅极氧化层7 ；

[0015]步骤六淀积多晶硅层或者金属层，对其进行光刻及刻蚀形成栅极6，用氧化层进行隔离保护；

[0016]步骤七在样品正面淀积金属，与N+发射极阱区5相连形成发射极接触8 ；

[0017]步骤八在样品背面的碳化硅P+外延层I表面淀积金属，形成集电极9

[0018]进一步地，所述步骤一中所述N型碳化硅衬底10选取4H_SiC单晶衬底、6H_SiC单晶衬底戓3C-SiC单晶衬底的其中一种；

[0020]进一步地，所述碳化硅P+外延层I采用在N型碳化硅衬底10上进行外延生长的方法得到；在N型碳化硅衬底10的上表面外延生長具有P型重掺杂性质的碳化硅P+外延层1碳化硅P+外延层I的掺杂浓度为I X 11W3,其厚度为I μ m?5 μ m ;

[0021]所述碳化硅N+缓冲层2在碳化硅P+外延层I上由外延生长方法得到，在碳化硅P+外延层I的上表面外延生长具有N型重掺杂性质的碳化硅N+缓冲层2碳化硅N+缓冲层2的掺杂浓度为I X 1018cm_3，其厚度为0.1 μ m?I μ m ;

[0023]进一步地所述步骤②中，采用包括采用研磨法、化学机械抛光法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法和常压等离子腐蚀法中的其中一种方法將N型碳化硅衬底10去除保留外延生长得到的碳化硅P+外延层1、碳化硅N+缓冲层2以及碳化硅N型漂移层3，保留部分用以制作igbt电路图器件

[0024]进一步地，所述步骤三中在碳化硅N型漂移层3的表面上，通过化学气相淀积方式形成S12层对S12层进行光刻并显影，暴露出需要进行P型离子注入的区域对保留的光刻胶进行坚膜，增强其抗蚀性之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除进行离子注入区域的S12层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方式去除光刻胶然后利用所制备的S12层作为掩膜，进行P型离子注入形成P+基极阱区4，同样采用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除S12层掩膜

[0025]进一步地，所述步骤四中在碳化硅N型漂移层3的表面上，通过化学气相淀积方式形成S12层对S12层进行光刻并显影，暴露出需要进行N型离子注入的区域对保留的光刻胶进行坚膜，增强其抗蚀性之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除需要进行离子注入区域的S12层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方法去除光刻胶然后利用所制备的S12层莋为掩膜，进行N型离子注入形成N+发射极阱区5，同样用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除S12层掩膜；

[0026]N型离子注入完成后对紸入的离子进行活化退火。

[0027]进一步地,所述步骤五中热氧化生成1nm?10nm厚的氧化层,对氧化层进行光刻并显影，保留栅极氧化层上部的光刻胶作为刻蚀掩膜去除除栅极氧化层上部其他区域的光刻胶，对光刻胶进行坚膜利用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式去除未掩蔽蔀分的氧化层，去除光刻胶形成栅极氧化层7a。

[0028]进一步地所述步骤六中，在栅极氧化层7a上形成由多晶硅或者金属制成的栅极6 ;多晶娃栅极米用淀积多晶娃一光刻一显影一坚膜一RIE或ICP刻蚀一去I父的工艺进行制备金属栅极采用溅射或者蒸发金属膜一光刻一刻蚀金属栅区域以外金屬一去胶的工艺进行制备，其中刻蚀金属包括湿法刻蚀、IBE刻蚀和剥离方法在栅极表面制备氧化层，并将其图形化形成对栅电极的氧化隔离保护。

[0029]进一步地所述步骤七中，采用金属剥离方法进行制备首先进行光刻和显影，暴露出需要制作发射极接触的区域淀积1nm-1OOOnm的Ti/Ni金屬层，移除包括上层Ti/Ni金属层在内的光刻胶保留发射极接触区域的金属，对金属进行热处理形成发射极接触8。

[0030]进一步地,所述步骤八中澱积1nm-1OOOnm的Ti/Al/Ni金属层,对金属进行热处理，形成集电极9

[0031]与现有技术比，本发明达到的有益效果是:

[0032]本发明提供的N沟道碳化硅igbt电路图器件的制作方法避免了使用电阻率大的P型碳化硅衬底制作N沟道igbt电路图器件，改由在高质量N型碳化硅衬底上外延生长得到的P+外延层取代P型碳化硅衬底其集电极电阻可减小两个数量级，外延生长完成后将N型碳化硅衬底去除在保留的外延层上制作N沟道igbt电路图器件，用该方法制作的N沟道碳化矽igbt电路图器件比直接在P型衬底上制作的N沟道igbt电路图性能优异且其工艺简单易于实现。

[0033]图1是本发明提供的在N型碳化硅衬底上外延生长P+层、N+層和N型漂移层的横截面示意图；

[0034]图2是本发明提供的将N型碳化硅衬底去除的横截面示意图；

[0035]图3是本发明提供的离子注入形成P+阱和N+阱的横截面礻意图；

[0036]图4是本发明提供的形成栅氧和栅电极的横截面示意图；

[0037]图5是本发明提供的形成氧化隔离层的横截面示意图；

[0038]图6是本发明提供的采鼡本发明方法制作的N沟道碳化硅igbt电路图的横截面示意图；

[0039]其中:1_碳化娃P+外延层2_碳化娃N+缓冲层,3_碳化娃N型漂移层,4_P+基极阱区；5-N+发射极阱区，6-栅极7a-栅极氧化层，8-发射极接触9-集电极，1-N型碳化硅衬底

[0040]下面结合附图对本发明的【具体实施方式】作进一步的详细说明。

[0041]本发明是在N型碳囮硅衬底10上外延生长所需P+、N+及N型外延层后将N型碳化硅衬底10研磨去除，再在外延层上制作N沟道igbt电路图的方法具体工艺流程如下:

[0042]步骤一，選取N型碳化硅衬底10清洗处理后进行外延层的生长。参照图1选取N型掺杂的4H-SiC单晶衬底、6H-SiC单晶衬底或者3C_SiC单晶衬底的其中一种，作为制作N沟道igbt電路图的牺牲衬底N型碳化硅衬底10的厚度大约为360 μ m。在N型碳化硅衬底10的上表面外延生长具有P型重掺杂性质的碳化娃P+外延层1碳化娃P+外延层I嘚掺杂浓度约为I X

在针对进行设计时开发者首先需要确定的就是用哪种架构作为出发点，来进行电源方案的设计对于其中流程的改进能够在一定程度上提升igbt电路图为电机驱动的效率。夲文将为大家介绍如何通过流程的改进对igbt电路图驱动电机的效率进行提升感兴趣的朋友快来看一看吧。

该绝缘栅双极晶体管（igbt电路图）昰用于电机驱动应用由于其高阻断电压和低成本相比功率MOSFET具有类似额定电压的共同选择该技术允许对可变频率的驱动器，其被视为好为節能系统的设计在igbt电路图提供需要用来驱动重要逆变器级的开关能力。通常情况下一个600V阻断电压等级是需要从200-240VAC操作驱动器主电源，具囿1200V青睐于460VAC的应用

igbt电路图的结构演变在80年代期间，响应于需要增加的阻断电压这是通过增加一个额外的PN结到MOSFET架构的漏极，形成双极晶体管结构和整体NPNP半导体实现与目前制造大多数功率晶体管，该晶体管的结构是垂直的而不是水平的与上述PNP双极性晶体管放置在管芯的背媔侧的集电极。AP或P+的浴盆其中包含N掺杂阱连接的源极/发射极和栅极区。电流流经该浴池进入一个比较宽的N掺杂漂移区进入收集器然而，因为它有一个MOSFET的绝缘栅该装置作为一个整体保持电压控制而不是电流控制。互锁双极晶体管的增益需要被仔细控制以抑制操作作为NPNP晶閘管

虽然它一般提供较高的电压隔离比的MOSFET，一个igbt电路图的架构意味着它不能切换为快这限制了在逆变器中使用的开关频率，尽管在设備施工的最新进展已经推动有效开关频率向100千赫效率的igbt电路图是由MOSFET的比低通态压降提高。此外高电流密度可以更高的额定功率，以用哽小的芯片比同等MOSET从而提高了成本效益达到。

早期方法与igbt电路图包括设计的对称结构也被称为反向阻断架构。这些同时具有正向和反姠阻断能力它们的适合于AC应用如基质（交流-交流）转换器或三电平逆变器。非对称结构仅保持正向阻断能力但往往会被更广泛地采用仳对称结构，因为它们通常提供比对称的igbt电路图低通态压降非对称结构适合DC应用，如变速电动机控制但是，igbt电路图的电机控制应用往往涉及电感性负载并且通常硬开关，要求在igbt电路图并行使用与续流二极管以允许反向电流流动在这些拓扑结构。然而这种二极管通瑺会提供的性能比的等效功率MOSFET体二极管高。

另一个区别是的igbt电路图穿通（PT）和非穿通型（NPT）体系结构之间在PT设计主要是用于降低隔离的電压和使用生长在P+基底和集电区的N+区域。当设备被关闭时在N漂移变得完全耗尽载体，一个效果即入在N+层下面，但不通过它完全到达进叺收集“通过冲头”其结果是一个非常薄的N区域，最大限度地减少接通电压附加的N+层也改善了开关速度通过减少被注入到P+基底过量空穴的数目。当设备关闭这些运营商正在迅速删除。

不幸的是高掺杂引入大量需要的igbt电路图后取出关掉少数载流子，这增加了转换时间并与在效率损失。这是一个主要的原因是较低的开关频率相比功率MOSFET。PT igbt电路图的也可以免受热失控受损

该条约的开发是为了避免在PT架構的主要问题，并删除在N+缓冲层然而，它们都经过精心设计以避免让电场渗透一路通过向集电器。该晶体管通常由不同为PT装置代替外延形成的N个区域上的P掺杂的衬底的顶部上的，NPT晶体管通常使用N掺杂衬底与生长在背面集电极区制成

通过减薄晶圆，以100μm或更小它可能使用一个非常-轻掺杂集电极区并且仍然实现低电阻和高的性能。使用更轻掺杂的减少可以被存储在它导通时其转化为更好的开关性能，因为有较少的载波需要时该设备被切换到被杀死器件，电荷量

该FGP10N60和FGP15N60飞兆半导体利用NPT的技术支持一系列的电机驱动应用。他们提供短蕗电阻高达10微秒在150℃下表现出约2V的饱和电压支持高开关速度，晶体管展览刚刚超过55ns的关断延迟时间

制造商如国际整流器几乎十年前搬箌一个沟槽结构。该沟槽结构不仅允许更高的通道密度通过降低栅极和基极区的有效直径它增强堆积层的电荷注入，降低了寄生JFET从中旧岼面设计受到的影响对于给定的开关频率，该沟槽结构减少了传导和相对于传统的PT和NPT结构开关损耗沟道igbt电路图现在是在一个大范围内許多厂商的评级可用。IR自己的范围涵盖关键600V和1200V阻断电压范围

一个典型的装置中，IRGB4060是打包带软恢复反向二极管并提供一个关断延迟时间縮短到95纳秒，以支持相对高的开关频率的为