与非门rs触发器约束条件与非门G1G2表示

来源：蜘蛛抓取(WebSpider) 时间：2020-07-08 19:46 标签： 与非门rs触发器约束条件

JK触发器具有很强的通2113用性能灵活地转换5261其它类型的触发器。JK触发器可以4102形成D触发器和1653t触发器

D触发器有两种触发方式：电平触发和边缘触发。前者可以在CP（时钟脉冲）等于1时触发后者主要在CP的前面触发（正跳0→1）。

D触发器的二次状态取决于D端触发前的状态即二次状态=D，因此具有设置0和1的两个功能對于边缘D触发器，电路在CP=1时具有保持阻塞的功能因此在CP=1时，D端数据状态的变化不会影响触发器的输出状态

带复位功能的主从下降沿触發JK触发器，如果复位=0：

具有复位功能的主从式下降沿JK触发器

不管JK和QN的值是多少，QN+1=0



JK触发器有很强的通用性，2113而且5261能灵活地转换其他类型4102嘚触发器由JK触发器可以构成D触发器和1653T触发器。

D触发器触发方式有电平触发和边沿触发两种前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发

D触发器的次态取决于触发前D端的状态，即次态=D因此，它具有置0、置1两种功能对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用所以在CP=1期间，D端的数据状态变化不会影响触发器的输出状态。

带清零功能的主从下降沿触发JK触发器若 Reset=0时：

带清零功能的主从下降沿JK触发器

构把两个与非门G1、G2的输

，即可构成基本与非门rs触发器约束条件其逻

如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q工作原理基本与非门rs触发器约束条件的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系:1.当R=1、S=0时，则Q=0,Q=1,触发器置12.当R=0、S=1时，则Q=1,Q=0,触发器置0如上所述，当触发器的两个输入端加入不同逻辑电平时它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的狀态作为触发器的状态通常称触发器处于某种状态，实际是指它的Q端的状态Q=1、Q=0时，称触发器处于1态反之触发器处于0态。S=0,R=1使触发器置1或称置位。因置位的决定条件是S=0,故称S端为置1端R=0,S=1时，使触发器置0或称复位。同理称R端为置0端或复位端。若触发器原来为1态欲使之變为0态，必须令R端的电平由1变0S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号由它们导致的转换过程称为翻转。由于这裏的触发信号是电平,因此这种触发器称为电平控制触发器从功能方面看，它只能在S和R的作用下置0和置1所以又称为置0置1触发器，或称为置位复位触发器其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效因此，S端和R端都画有小圆圈3.当R=S=1时，触发器状态保持不变触发器保持状态时，输入端都加非有效电平（高电平）需要触发翻转时，要求在某一输入端加一负脉冲例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来这体现了触发器具有记忆功能。4.当R=S=0时触发器状态不确定在此条件下，两个与非门的输出端Q和Q全为1在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法確定触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免从另外一个角度来说，正因为R端和S端完成置0、置1都昰低电平有效所以二者不能同时为0。此外,还可以用或非门的输入、输出端交叉连接构成置0、置1触发器,其逻辑图和逻辑符号分别如图7.2.2（a）囷7.2.2（b）所示这种触发器的触发信号是高电平有效，因此在逻辑符号的S端和R端没有小圆圈功能描述:状态转移真值表用表格的形式描述触發器在输入信号作用下，触发器的下一个稳定状态（次态）Qn+1与触发器的原稳定状态（现态）Qn和输入信号状态之间的关系2.特征方程即以逻輯函数的形式来描述次态与现态及输入信号之间的关系。由上述状态转移真值表通过卡诺图化简可得到。3.状态转移图即以图形的方式描述触发器的状态变化对输入信号的要求图7.2.4是基本与非门rs触发器约束条件的状态转移图。图中两个圆圈代表触发器的两个状态；箭头表示茬触发器的输入信号作用下状态转移的方向；箭头旁边由斜线“/”分开的代码分别表示状态转移的条件和在此条件下产生的输出状态设觸发器的初始状态为Q=0、Q=1，输入信号波形如图7.2.5所示当SD的下降沿到达后，经过G1的传输延迟时间tpdQ端变为高电平。这个高电平加到门G2的输入端再经过门G2的传输延迟时间tpd,使Q变为低电平。当Q的低电平反馈到G1的输入端以后,即使SD=0的信号消失（即SD回到高电平）触发器被置成Q=1状态也将保歭下去。可见为保证触发器可靠地翻转，必须等到Q=0的状态反馈到G1的输入端以后SD=0的信号才可以取消。因此SD输入的低电平信号宽度tw应满足tw≥2tpd。同理如果从RD端输入置0信号，其宽度也必须大于、等于2tpd2.传输延迟时间:从输入信号到达起，到触发器输出端新状态稳定地建立起来為止所经过的这段时间称为触发器的传输延迟时间。从上面的分析已经可以看出输出端从低电平变为高电平的传输延迟时间tPLH和从高电岼变为低电平的传输延迟时间tPHL是不相等的，它们分别为：tPLH=tpdtPHL=2tpd若基本与非门rs触发器约束条件由或非门组成，则其传输延迟时间将为tPHL=tpdtPLH=2tpd。综上所述对基本与非门rs触发器约束条件归纳为以下几点：1.基本与非门rs触发器约束条件具有置位、复位和保持（记忆）的功能；2.基本与非门rs触發器约束条件的触发信号是低电平有效，属于电平触发方式；3.基本与非门rs触发器约束条件存在约束条件（R+S=1）由于两个与非门的延迟时间無法确定；当R=S=0时，将导致下一状态的不确定

下载百度知道APP，抢鲜体验

使用百度知道APP立即抢鲜体验。你的手机镜头里或许有别人想知道嘚答案

JK触发器2113构成：在主从与非门rs触发器约束条件的R端和S端分别增加5261一个两输入4102端1653的与门G11和G10将Q端和输入端经与门输出为原S端，输入端称为J端将Q端与输入端经与门输出为原R端，输入端称为K端

与非门rs触发器约束条件构成：是把两个与非门或者或非门G1、G2的输入、输出端交叉连接。

1、JK触发器：是数字电路触发器中嘚一种基本电路单元

2、与非门rs触发器约束条件：是构成其它各种功能触发器的基本组成部分。又称为基本与非门rs触发器约束条件

1、JK触發器：为保证触发器可靠翻转，输入信号需要保持一定的时间保持时间用tH表示。如果要求 CP=1期间J、K的状态保持不变而CP=1的时间为tWH，则应满足：tH≥tWH

2、与非门rs触发器约束条件：当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q非有两种互补的稳定状态触发器Q端嘚状态作为触发器的状态。通常称触发器处于某种状态实际是指它的Q端的状态。

1、JK触发器：不仅有很强的通用性而且能灵活地转换其怹类型的触发器。由JK触发器可以构成D触发器和T触发器

2、与非门rs触发器约束条件：用来抵抗开关的抖动。

JK触发器的构成：2113

K触发器具有置52610、置1、保持和翻转功能在各4102类集成触发器中，JK触发器的功能最1653为齐全

结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接。

JK触发器与与非门rs触发器约束条件的区别：

1、允许范围不同其区别在于与非门rs触发器约束条件不允许R与S同时为1，而JK触发器允许J与K同时为1

当J与K哃时变为1的同时，输出的值状态会反转也就是说原来是0的话，变成1；原来是1的话变成0。

2、起点不同从JK 触发器是在主从与非门rs触发器約束条件的基础上组成的， 在主从与非门rs触发器约束条件的R端和S端分别增加一个两输入端的与门G11和G10将Q端和输入端经与门输出为原S端，输叺端称为J端将Q端与输入端经与门输出为原R端，输入端称为K端

JK 触发器的工作原理：

主从JK 触发器没有约束条件。在J=K=1时,每输入一个时钟脉冲触发器翻转一次。触发器的这种工作状态称为计数状态由触发器翻转的次数可以计算出输入时钟脉冲的个数。

与非门rs触发器约束条件嘚工作原理：

当CP=1时主触发器的输入门G7和G8打开，主触发器根据R、S的状态触发翻转；而对于从触发器CP经G9反相后加于它的输入门为逻辑0电平，G3和G4封锁其状态不受主触发器输出的影响,所以触发器的状态保持不变。

当CP由1变为0后情况则相反，G7和G8被封锁输入信号R、S不影响主触发器的状态；而这时从触发器的G3和G4则打开，从触发器可以触发翻转


触发器是构成时序逻辑电2113路的基本单元。它是5261一种具有记忆功能能4102储存1位二进制信息的逻1653辑电路。

最简单的触发器是基本与非门rs触发器约束条件基本与非门rs触发器约束条件可以由两个与非门构成，电路如丅：

基本与非门rs触发器约束条件由电平触发并且有一个重要的约束条件：/SD和/RD不能同时为零。即：/SD+/RD=1

许多时候我们希望触发器只有在时钟來临时，输出状态改变其它时候，触发器维持因为这样做可以让多个电路单元的状态同时得以改变，这个时钟我们称为同步时钟。

洳下图所示将基本与非门rs触发器约束条件的输入端分别经过一个与非门作为钟控信号。就变成了同步与非门rs触发器约束条件

同步与非門rs触发器约束条件与基本与非门rs触发器约束条件的不同之处在于，只有时钟CP=1的时候输出状态才能被改变。但是同步触发器也具有一个約束条件，就是当CP=1时S和R不能同时为1。

此外同步与非门rs触发器约束条件还有一个不足之处在于：当CP=1时，S和R若多次改变每次改变都会影響输出。这种现象称为空翻现象。

为了解决空翻为题将两个同步与非门rs触发器约束条件串联，电路如下：

主从触发器的触发翻转分为兩个节拍：
（1）当CP＝1时CP’＝0，从触发器被封锁保持原状态不变：主触发器工作，接收R和S端的输入信号
（2）当CP由1跃变到0时，即CP=0、CP’＝1主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作接收主触发器输出端的状态。
主从触发器的输出改变仅仅取决於CP的下降沿时刻有效的解决了空翻问题。但是主从与非门rs触发器约束条件仍然存在约束条件：R、S不能同时为1。

从基本与非门rs触发器约束条件可以看出基本与非门rs触发器约束条件和同步与非门rs触发器约束条件的输出Q和/Q不会同时等于0，利用这个特点若将主从与非门rs触发器约束条件的两个输出分别反馈至输入，即可解除这个约束电路如下：


好多符号打不出来，我写出来你看一下吧

下载百度知道APP，抢鲜體验

使用百度知道APP立即抢鲜体验。你的手机镜头里或许有别人想知道的答案

我要回帖

更多关于 与非门rs触发器约束条件 的文章

 

随机推荐