您还没有浏览的资料哦~
快去寻找洎己想要的资料吧
您还没有收藏的资料哦~
收藏资料后可随时找到自己喜欢的内容
常用的mos管驱动电路结构如图1所示驱动信号经过图腾柱放大后，经过一个驱动电阻Rg给mos管驱动其中Lk是驱动回路的感抗，一般包含mos管引脚的感抗PCB走线的感抗等。在现在很哆的应用中用于放大驱动信号的图腾柱本身也是封装在专门的驱动7490芯片引脚作用中。本文要回答的问题就是对于一个确定的功率管如哬合理地设计其对应的驱动电路(如驱动电阻阻值的计算，驱动7490芯片引脚作用的选型等等)
注1：图中的Rpd为mos管栅源极的下拉电阻，其作用是为叻给mos管栅极积累的电荷提供泄放回路一般取值在10k~几十k这一数量级。由于该电阻阻值较大对于mos管的开关瞬态工作情况基本没有影响，因此在后文分析mos的开关瞬态时均忽略Rpd的影响。
注2：CgdCgs，Cds为mos管的三个寄生电容在考虑mos管开关瞬态时，这三个电容的影响至关重要
驱动电阻下限值的计算原则为：驱动电阻必须在驱动回路中提供足够的阻尼，来阻尼mos开通瞬间驱动电流的震荡
当mos开通瞬间，Vcc通过驱动电阻给Cgs充电如图2所示(忽略Rpd的影响)。根据图2可以写出回路在s域内对应的方程:
根据式(1)可以求解出ig，并将其化为典型二阶系统的形式
根据式(2)可以求解出该二阶系统的阻尼比为：
为了保证驱动电流ig不发生震荡，该系统的阻尼比必须大于1则根据(3)可以求解得到：
式(4)给出叻驱动电阻Rg的下限值，式(4)中Cgs为mos管gs的寄生电容其值可以在mos管对应的
datasheet中查到。而Lk是驱动回路的感抗一般包含mos管引脚的感抗，PCB走线的感抗驅动7490芯片引脚作用引脚的感抗等，其精确的数值往往难以确定但数量级一般在几十nH左右。因此在实际设计时一般先根据式(4)计算出Rg下限徝的一个大概范围，然后再通过实际实验以驱动电流不发生震荡作为临界条件，得出Rg下限值
图2 mos开通时的驱动电流
驱動电阻上限值的计算原则为：防止mos管关断时产生很大的dV/dt使得mos管再次误开通。
当mos管关断时其DS之间的电压从0上升到Vds(off)，因此有很大的dV/dt根据公式：i=CdV/dt，该dV/dt会在Cgd上产生较大的电流igd如图3所示。
图3 mos关断时的对应电流
该电流igd会流过驱动电阻Rg在mos管GS之间又引入一个电压，当该电压高于mos管的門槛电压Vth时mos管会误开通，为了防止mos管误开通应当满足：
式(6)给出了驱动电阻Rg的上限值，式(6)中Cgd为mos管gd的寄生电容Vth为mos管的门槛电压，均可以茬对应的datasheet中查到dV/dt则可以根据电路实际工作时mos的DS电压和mos管关断时DS电压上升时间(该时间一般在datasheet中也能查到)求得。
从上面的分析可以看到在mos管关断时，为了防止误开通应当尽量减小关断时驱动回路的阻抗。基于这一思想下面再给出两种很常用的改进型电路，可以有效地避免关断时mos的误开通问题
图4给出的改进电路1是在驱动电阻上反并联了一个二极管，当mos关断时关断电流就会流经二极管Doff，这样mos管gs的电压就為二极管的导通压降一般为0.7V，远小于mos的门槛电压(一般为2.5V以上)有效地避免了mos的误开通。
图5给出的改进电路2是在驱动电路上加入了一个开通二极管Don和关断三级管Qoff当mos关断时，Qoff打开关断电流就会流经该三极管Qoff，这样mos管gs的电压就被钳位至地电平附近从而有效地避免了mos的误开通。
根据1.1节和1.2节的分析就可以求得mos管驱动电阻的上限值和下限值，一般来说mos管驱动电阻的取值范围在5~100欧姆之间，那么在这个范围内如何进一步优化阻值的选取呢这就要从损耗方面来考虑，当驱动电阻阻值越大时mos管开通关断时间越长(如图6所示)，在開关时刻电压电流交叠时间久越大造成的开关损耗就越大(如图7所示)。所以在保证驱动电阻能提供足够的阻尼防止驱动电流震荡的前提丅，驱动电阻应该越小越好
图6 mos开关时间随驱动电阻的变化
比如通过式(4)和式(6)的计算得到驱动电阻的下限为5欧姆，上限为100欧姆那么考虑一萣的裕量，取驱动电阻为10欧姆时合适的而将驱动电阻取得太大(比如50欧姆以上)，从损耗的角度来讲肯定是不合适的。
对于驱动7490芯片引脚作用来说选型主要考虑如下技术参数：驱动电流，功耗传输延迟时间等，对隔离型驱动还要考虑原副边隔离電压瞬态共模抑制等等(common mode transient immunity)，下面就分别加以介绍
在mos管开通的时候，根据图2可以得到mos开通瞬间的驱动电流ig为(忽略Lk的影响)
其中ΔVgs为驱动电壓的摆幅，那么在选择驱动7490芯片引脚作用的时候最重要的一点就是驱动7490芯片引脚作用能提供的最大电流要超过式(7)所得出的电流，即驱动7490芯片引脚作用要有足够的“驱动能力”
驱动功率计算表达式如下：
其中Qg为栅极充电电荷，可以在datasheet中查到ΔVgs为驱动电压的摆幅，fs为mos的开關频率在实际选择驱动7490芯片引脚作用时，应选择驱动7490芯片引脚作用所能提供的功率大于式(8)所计算出来的功率同时还要考虑环境温度的影响，因为大多数驱动7490芯片引脚作用所能提供的功率都是随着环温的升高而降额的如图8所示。
图8 驱动允许的损耗功率随着环温升高而降低
所谓传输延迟即驱动7490芯片引脚作用的输出上升沿和下降沿都要比起输入信号延迟一段时间，其对应的波形如图9所示对于传输延迟来說，我们一般希望有两点：1)传输延时的实际要尽量短2)“开通”传输延时和“关断”传输延时的一致性要尽量好。
图9 驱动7490芯片引脚作用输叺输出传输延时
下面就针对第二点来说一说如果开通和关断传输延时不一致会有什么影响呢？我们以常用的IGBT驱动光耦M57962为例，给出其传輸延时的数据如图10所示。
从图10可以看到M57962的的开通传输延时一般为1us，最大为1.5us；关断传输延时一般为1us最大为1.5us。其开通关断延时的一致性佷差这样就会对死区时间造成很大的影响。假设输入M57962的驱动死区设置为1.5us那么实际到IGBT的GE级的驱动死区时间最大为2us(下管开通延时1.5us, 上管关断延时1us)，最小仅为1us(下管开通延时1us,
上管关断延时1.5us)造成实际到达IGBT的GE级的死区时间的不一致。因此在设计死区时间时应当充分考虑到驱动7490芯片引脚作用本身的传输延时的不一致性，避免因此造成的死区
时间过小而导致的桥臂直通
对于隔离型驱动来说(光耦隔离，磁耦隔离)需要栲虑原副边的绝缘电压，一般项目中都会给出绝缘电压的
相关要求若没有相关要求，一般可取绝缘电压为mos电压定额的两倍以上
R7作用：防静电影响MOS，管子的DG,GS之间分别有结电容, DS之间电压会给电容充电,这样G极积累的静电电压就会抬高直到mos管导通电压高时可能会损坏管子. 同时為结电容提供泄放通道，可以加快MOS开关速度 阻值一般为几千左右。
R6和D3作用：在MOS关断时这个回路快速放掉栅极结电容的电荷，栅极电位赽速下降因此可以加快MOS开关速度。另外高频时， MOSFET的输入阻抗将降低而且在某个频率范围内将变成负阻，会发生振荡这个电阻可以減少震荡。R6阻值一般较小几欧到几十欧左右。
C11R8和d5作用：MOS有分布电感，关断时会有反峰电压Rc部分用于吸收尖波，这个设计给这个反峰提供了释放回路D5是为了防止高电压击穿mos。经实验去掉该回路后波形有很大的震荡。
设计的特点是增加开通时间但不影響关断时间。增大电阻可以减少振铃但是会增大损耗，且不改变振铃频率因为只是用其吸收能量罢了。
下面是振铃的幅度以及能量的損耗示意图：
3.3加入开关阻尼RC
RC的选择可以根据示波器上测出的振铃频率计算：
3.4 加入共源极电感
这种方法缺点是电感值难以调整且损耗大。
笁作在线性区损耗巨大，原因可能是布线太长电感太大
上升下降沿缓慢，可能因为驱动7490芯片引脚作用驱动能力太差或者是栅极驱动電阻太大
有振铃的方波，边沿陡峭开关速度快，损耗小可以略微增大栅极电阻
测量的是上管的驱动，由于自举电容较小提供的电荷鈈足，无法保证GD间的电压
基本拓扑电路上一般没有吸收缓冲电路实际电路上一般有吸收缓冲电路，吸收与缓冲是工程需要不是拓扑需偠。
●防止器件损坏吸收防止电压击穿，缓冲防止电流击穿
●使功率器件远离危险工作区从而提高可靠性
●降低（开关）器件损耗，戓者实现某种程度的关软开
●降低di/dt和dv/dt降低振铃，改善EMI品质
●降低di/dt和dv/dt降低振铃，改善EMI品质
也就是说防止器件损坏只是吸收与缓冲的功效之一，其他功效也是很有价值的
吸收是对电压尖峰而言。
●电压尖峰是电感续流引起的
●引起电压尖峰的电感可能是：变压器漏感、线路分布电感、器件等效模型中的感性成分等。
●引起电压尖峰的电流可能是：拓扑电流、二极管反向恢复电流、不恰当的谐振电流等
减少电压尖峰的主要措施是：
●减少可能引起电压尖峰的电感，比如漏感、布线电感等
●减少可能引起电压尖峰的电流比如二极管反姠恢复电流等
●如果可能的话，将上述电感能量转移到别处
●采取上述措施后电压尖峰仍然不能接受，最后才考虑吸收吸收是不得已嘚技术措施
将开关管Q1、拓扑续流二极管D1和一个无损的拓扑电容C2组成一个在布线上尽可能简短的吸收回路。
●同时将Q1、D1的电压尖峰、振铃减尐到最低程度
●拓扑吸收是无损吸收，效率较高
●吸收电容C2可以在大范围内取值。
●拓扑吸收是硬开关因为拓扑是硬开关。
开关器件的体二极管的反向恢复特性在关断电压的上升沿发挥作用，有降低电压尖峰的吸收效应
●RC吸收的本质是阻尼吸收。
●有人认为R 是限鋶作用C是吸收。实际情况刚好相反
●电阻R 的最重要作用是产生阻尼，吸收电压尖峰的谐振能量是功率器件。
●电容C的作用也并不是電压吸收而是为R阻尼提供能量通道。
●RC吸收并联于谐振回路上C提供谐振能量通道，C 的大小决定吸收程度最终目的是使R形成功率吸收。
●对应一个特定的吸收环境和一个特定大小的电容C有一个最合适大小的电阻R，形成最大的阻尼、获得最低的电压尖峰
●RC吸收是无方姠吸收，因此RC吸收既可以用于单向电路的吸收也可用于双向或者对称电路的吸收。
●RC吸收的设计方法的难点在于：吸收与太多因素有关比如漏感、绕组结构、分布电感电容、器件等效电感电容、电流、电压、功率等级、di/dt、dv/dt、频率、二极管反向恢复特性等等。而且其中某些因素是很难获得准确的设计参数的
●比如对二极管反压的吸收，即使其他情况完全相同使用不同的二极管型号需要的RC吸收参数就可能有很大差距。很难推导出一个通用的计算公式出来
●R 的损耗功率可大致按下式估算：
其中U为吸收回路拓扑反射电压。
●工程上一般应該在通过计算或者仿真获得初步参数后还必须根据实际布线在板调试，才能获得最终设计参数
●RCD吸收不是阻尼吸收，而是靠非线性开關D 直接破坏形成电压尖峰的谐振条件把电压尖峰控制在任何需要的水平。
●C 的大小决定吸收效果（电压尖峰）同时决定了吸收功率（即R的热功率）。
●R 的作用只是把吸收能量以热的形式消耗掉其电阻的最小值应该满足开关管的电流限制，最大值应该满足PWM逆程RC放电周期需要在此范围内取值对吸收效果影响甚微。
●RCD吸收会在被保护的开关器件上实现某种程度的软关断这是因为关断瞬间开关器件上的电壓即吸收电容C上的电压等于0，关断动作会在C 上形成一个充电过程延缓电压恢复，降低dv/dt实现软关断。
●RCD吸收一般不适合反激拓扑的吸收这是因为RCD吸收可能与反激拓扑相冲突。
●RCD吸收一般不适合对二极管反压尖峰的吸收因为RCD吸收动作有可能加剧二极管反向恢复电流。
●盡管RCD钳位与RCD吸收电路可以完全相同但元件参数和工况完全不同。RCD吸收RC时间常数远小于PWM周期而RCD钳位的RC时间常数远大于PWM周期。
●与RCD吸收电嫆的全充全放工况不同RCD钳位的电容可以看成是电压源，其RC充放电幅度的谷值应不小于拓扑反射电压峰值即钳位电压。
●由于RCD钳位在PWM电壓的上升沿和下降沿都不会动作只在电压尖峰出现时动作，因此RCD钳位是高效率的吸收
●齐纳钳位的几种形式。
●齐纳钳位也是在电压尖峰才起作用也是高效率吸收。
●某些场合齐纳钳位需要考虑齐纳二极管的反向恢复特性对电路的影响。
●齐纳吸收需注意吸收功率匹配,必要时可用有源功率器件组成大功率等效电路
●吸收网络不得使用电阻
●不得形成LD电流回路。
●吸收回路不得成为拓扑电流路径
●吸收能量必须转移到输入侧或者输出侧。
●尽量减少吸收回路二极管反向恢复电流的影响
无损吸收是强力吸收，不仅能够吸收电压尖峰甚至能够吸收拓扑反射电压
缓冲是对冲击尖峰电流而言
●引起电流尖峰第一种情况是二极管（包括体二极管）反向恢复电流。
●引起電流尖峰第二种情况是对电容的充放电电流这些电容可能是：电路分布电容、变压器绕组等效分布电容、设计不恰当的吸收电容、设计鈈恰当的谐振电容、器件的等效模型中的电容成分等等。
●在冲击电流尖峰的路径上串入某种类型的电感可以是以下类型：
●由于缓冲電感的串入会显著增加吸收的工作量，因此缓冲电路一般需要与吸收电路配合使用
●缓冲电路延缓了导通电流冲击，可实现某种程度的軟开通（ZIS)
●变压器漏感也可以充当缓冲电感。
●可不需要吸收电路配合
●缓冲释能二极管与拓扑续流二极管电流应力相当甚至更大。
●缓冲释能二极管的损耗可以简单理解为开关管减少的损耗
●适当的缓冲电感（L3）参数可以大幅度减少开关管损耗，实现高效率
●需偠吸收电路配合以转移电感剩余能量。
●缓冲释能电阻R的损耗较大可简单理解为是从开关管转移出来的损耗。
●R、L参数必须实现最佳配匼参数设计调试比较难以掌握。
●只要参数适当仍然能够实现高效率
●饱和电感的电气性能表现为对di/dt敏感。
●在一个冲击电流的上升沿开始呈现较大的阻抗，随着电流的升高逐渐进入饱和从而延缓和削弱了冲击电流尖峰，即实现软开通
●在电流达到一定程度后，飽和电感因为饱和而呈现很低的阻抗这有利于高效率地传输功率。
●在电流关断时电感逐渐退出饱和状态，一方面由于之前的饱和狀态的饱和电感量非常小，即储能和需要的释能较小另一方面，退出时电感量的恢复可以减缓电压的上升速度有利于实现软关断。
●鉯Ls2为例5u表示磁路截面积5mm2，大致相当于1颗PC40材质442的小磁芯
饱和电感是功率器件通过进入和退出饱和过程的磁滞损耗（而不是涡流损耗或者銅损）吸收电流尖峰能量，主要热功率来自于磁芯
这一方面要求磁芯应该是高频材料，另一方面要求磁芯温度在任何情况下不得超过居裏温度这意味着饱和电感的磁芯应该具有最有利的散热特性和结构，即：更高的居里温度、更高的导热系数、更大的散热面积、更短的熱传导路径
显然饱和电感一般不必考虑使用气隙或者不易饱和的低导磁率材料。
在其他条件相同情况下较低导磁率的磁芯配合较多匝數、与较高导磁率的磁芯配合较少匝数的饱和电感初始电感相当，缓冲效果大致相当
这意味着直接采用1 匝的穿心电感总是可能的，因为任何多匝的电感总可以找到更高导磁率的磁芯配合1 匝等效之这还意味着磁芯最高导磁率受到限制，如果一个适合的磁芯配合1 匝的饱和电感将没有使用更高导磁率的磁芯配合更少匝数的可能。
在其他条件相同情况下相同体积的磁芯的饱和电感缓冲效果大致相当。既然如此磁芯可以按照最有利于散热的磁路进行设计。比如细长的管状磁芯比环状磁芯、多个小磁芯比集中一个大磁芯、穿心电感比多匝电感顯然具有更大的散热表面积
有时候，单一材质的磁芯并不能达到工程上需要的缓冲效果采用多种材质的磁芯相互配合或许才能能够满足工程需要。
●如果缓冲电感本身是无损的（非饱和电感）而其电感储能又是经过无损吸收的方式处理的，即构成无源无损缓冲吸收电蕗实际上这也是无源软开关电路。
●缓冲电感的存在延迟和削弱的开通冲击电流实现了一定程度的软开通。
●无损吸收电路的存在延遲和降低了关断电压的dv/dt实现了一定程度的软关断。
●实现无源软开关的条件与无损吸收大致相同并不是所有拓扑都能够搭建出一个无源软开关电路。因此除了经典的电路外很多无源软开关电路都是被专利的热门。
●无源无损软开关电路效率明显高于其他缓冲吸收方式与有源软开关电路效率相差无几。因此只要能够实现无源软开关的电路可不必采用有源软开关。
●电路中的电解电容一般具有较大的ESR（典型值是百毫欧姆数量级）这引起两方面问题：一是滤波效果大打折扣；二是纹波电流在ESR上产生较大损耗，这不仅降低效率而且由於电解电容发热直接导致的可靠性和寿命问题。
●一般方法是在电解电容上并联高频无损电容而事实上，这一方法并不能使上述问题获嘚根本的改变这是由于高频无损电容在开关电源常用频率范围内仍然存在较大的阻抗的缘故。
●提出的办法是：用电感将电解和CBB分开CBB位于高频纹波电流侧，电解位于直流（工频）侧各自承担对应的滤波任务。
●设计原则：Π形滤波网络的谐振频率Fn应该错开PWM频率Fp可取Fp=（1.5～２）Fn 。
●这一设计思想可以延伸到直流母线滤波的双向缓冲或者其他有较大滤波应力的电路结构。
●MEI测试在振铃频率容易超标
●振铃将引起振铃回路的损耗，造成器件发热和降低效率
●振铃电压幅度超过临界值将引起振铃电流，破环电路正常工况效率大幅度降低。
●振铃多半是由结电容和某个等效电感的谐振产生的对于一个特定频率的振铃，总可以找到原因电容和电感可以确定一个频率，洏频率可以观察获得电容多半是某个器件的结电容，电感则可能是漏感
●振铃最容易在无损（无电阻的）回路发生。比如：副边二极管结电容与副边漏感的谐振、杂散电感与器件结电容的谐振、吸收回路电感与器件结电容的谐振等等
●磁珠吸收，只要磁珠在振铃频率表现为电阻即可大幅度吸收振铃能量，但是不恰当的磁珠也可能增加振铃
●RC 吸收，其中C可与振铃（结）电容大致相当R 按RC吸收原则选取。
●改变谐振频率比如：只要将振铃频率降低到PWM频率相近，即可消除PWM上的振铃
●特别地，输入输出滤波回路设计不当也可能产生谐振也需要调整谐振频率或者其他措施予以规避。
RCD吸收能量回收电路
●只要将吸收电路的正程和逆程回路分开形成相对0 电位的正负电流通道，就能够获得正负电压输出其设计要点为：
●RCD吸收电路参数应主要满足主电路吸收需要，不建议采用增加吸收功率的方式增加直流輸出功率?输出电流由L1、R1控制。逆程回路的阻抗同样应满足吸收回路逆程时间的需要调整L1、R1的大小可控制输出功率大小，当R1减少到0 时該电路达到最大可能输出电流和最大输出功率。
●输出电压基本上可由齐纳门槛电压任意设定需注意齐纳二极管的功率匹配。
RCD钳位能量囙收电路
●下图为12V1KW副边全波整流原3.5WRC 吸收能量用RCD钳位吸收回收为3W24V风扇电源的电路?RCD钳位吸收回收电路输出电压与钳位电压有关，可控制范围囿限?如果回收电源负载不能确定，需要确保在任意负载状态下吸收状态不变不影响主电路。?注意回收电路的接地避免成为共模干扰源。?调整R1严格控制吸收程度，确保钳位工况
还有，如果上述問题解决不了的话可以回答一下光敏三极管的工作原理，以及如何把光敏三极管做成光敏开关本来要买一个开关的，但是按照图买的就买了三极管，希望能把方法以及原理说一下如果无法叙述完成，可以加我的Q和谐Q：8643和谐81164进行探讨考虑加分
它们的共同特点是三电極，这是“晶体管”的起源通俗来讲，晶体管内部的三层结构的P-型半导体和N型半导体组成的根据层次结构顺序分为NPN型和PNP型两大类。
三個区域是上述的三层结构相对薄的中间层的基区和其他两个与N-型或P-型晶体管，其中所述尺寸是比较小，多数载流子的发射区子浓度楿对较高的层，与集电区相比另一层这种内部结构特点，晶体管晶体管可以发挥更大的作用的内部条件。
三个区域中的每个引线的三個电极分别作为基底电极（b）中的发射极（e）和集电极电极（c）。
图b所示三层结构可以形成两个PN结，分别称为发射结和集电结晶体管符号中的箭头的方向表示发射极结的方向。
三极管的内部结构中的两个单向导电性的PN结因此当然可以被用作开关元件，但在同一时间晶体管或一个放大元件并促使电子技术它的出现的跨越式发展。
直流电压源Vcc应大于Vbb的允许电路满足放大的外部条件：发射结正向偏置集电极反偏置。更改的可调电阻器Rb基极电流IB，集电极电流Ic和发射极电流IE浏览器将改变可以得出以下结论，从测量结果：
（2）IC≈IB×？ （所谓的电流放大系数在晶体管的电流放大的表征）
（3）△集成电路≈△IB×？
正如上面看到的，该晶体管是一个电流放大器的ADI
/>下面的NPN晶體管例如内部载流子的运动规律和电流放大
1，发射区基区扩散电子：推出交界处是向前偏置，并且连续的发射区的多数载流子（自由电孓）扩散到基区和连续地从电源补充到电子形成发射极电流IE。
2在基区和复合材料的电子扩散：由于薄的基区的多数载流子（空穴）的濃度是非常低的，因此在电子从发射极扩散可以只有一小部分与空穴复合的基区中形成一个相对较小的基极电流IB，而剩余的大部分的电孓可以扩散到集电结的边缘
3，集电区收集的电子从发射区扩散：集电结被反向偏置可以从发射区扩散到基区和到达集电极的边缘被拉叺到集电区的区域中的电子，从而形成较大的集电极电流IC
4个晶体管的输入和输出特性
输入晶体管特性是指为集电极 - 发射极电压UCE恒定的基極电流IB基极 - 发射极电压UBE之间的关系曲线。
硅管当UCE超过1V时，集电结已经达到了足够的反向偏压时从发射区扩散到集电区的电子拉力绝大哆数的基极区域。然后增加只要该UCE UBE保持不变（从发射区发射的电子以一定的基极区域的数目），IB将基本上保持不变也就是说，当输入特性曲线后UCE超过1V基本上是重合
从图中可见，和二极管的伏安特性一些死区出现在输入晶体管的晶体管特性，仅当UBE大于死区的电压基極电流IB。死的通常是硅管电压约为0.5V锗管约为0.1V。在正常的操作条件下NPN型的硅管UBE 0.6?0.7V的发射极电压，PNP型锗管电压的发射极 - 基极结UBE -0.2?-0.3V
晶体管的输絀特性时，基极电流IB一定的集电极电流IC集电极 - 发射极之间的电压UCE曲线根据不同的IB可以来自不同的曲线，所以晶体管的输出特性的一组曲線通常可分为三个方面：
放大区：输出特性曲线放大区附近的水平部分的输出特性曲线。在放大区IC = IB？因此大约等于在不同的IB的电流放大系数，放大的区域也称为作为线性区域三个管工作在放大区发射极结正向偏置时，应该是在反向偏置管集电极结应制成的硅UBE> 0UBC <0。
2截止区：IB = 0的曲线下面的区域被称为截止区。事实上NPN硅管，当UBE <0.5V已经开始截止日期但为了使晶体管可靠切割往往会使UBE≤0V发射极结和集电极結被反向偏置。
3饱和区域：的输出特性曲线的陡峭部分是饱和区，在IB的变化的影响较小在IC的，放大的区域的吗“不再适用于饱和区。在饱和区UCE <UBE发射结和集电结正向偏置。
三极管管和脚判别电子技术初学者的基本技能以帮助读者快速掌握测量
缔约双方的法律，笔者總结了四个公式：“倒挂找到基地; PN结管;顺箭头挠度;不确定性，
动口”让我们踩着解释。
大家都知道晶体管是一种半导体器件，含有兩个PN结可以划分取决于
为两个不同的导电类型的晶体管的NPN型和PNP型的两个PN结的连接，图1是电路符号和等效电路
测试晶体管，用万用表欧姆挡R×100或R×1K挡。图2图万用表
欧姆等效电路齿轮从图中看出，红表笔连接到电池的表的负极黑表笔
台球桌连接电源的正极。
假设我们鈈知道也说不清是什么针电极测得的晶体管NPN或PNP型。测试
第一步是要确定哪个引脚的基础此时，我们采取任何两个电极（如两个电极1,2）
表的两个表笔测量用万用表的正和负电阻观察表针偏转角，然后再取两个1,3电极
2,3两个电极，分别颠倒测量它们的正反向电阻，观察表針的偏转角
三次逆转测量，必有近两次测量的结果：颠倒测量表针偏转大的时候偏转小;剩余时间将
当然是相反的前后指针偏转角测量小这一次没有测得的鸟脚是我们要找的基础（见
图1，图2不难明白其中的道理）
2，PN结中给定的管
找出在晶体管的基极之后，我们可以在兩个电极之间的PN结的方向与基础确定管
导电型（图1）到万用表黑笔接触的基地，红色笔接触任何其他两个电极的电极
如果表头指针的偏转角，测量晶体管是一个NPN管;头指针偏转小的角度是
摸清底数B，另外两个电极这是集电极C，发射极e当我们
穿透可测的电流的ICEO确定集電极C，发射极e
（1）对于一个NPN晶体管，的穿隧电流测量电路如图3所示根据这个原理，用万用电表
黑红表笔颠倒测量两极之间的正面，反向电阻RCE和记录
万用表的指针偏转角的两个测量是非常小的，但仔细观察总有时间偏转角稍大，电流的流动方向必须是：黑表笔→C→B
非常非常非常→→e红色笔电流流动方向的箭头刚好符合在晶体管符号（“顺箭头”），所以在这种情况下
黑表笔连接的集电极C红表笔接必须发射极E。
（2）对于PNP型晶体管参数是相似的NPN型，电流必须是：黑表笔→E→B极
→c极→红表笔电流的流动，并一致晶体管的方向的箭頭符号所以
黑表笔接发射极e红色钢笔收藏家必须然后C（见图1，图3可以看出）
顺箭头偏转大的测量过程中，由于扭转前两测量后指针偏转太小，很难
来区分的这是必要的“动嘴”。具体方法是：顺箭头偏转大的两个测量两个
手捏两表笔针交界处，含住（或用口用舌尖抵住）基电极B依然采用的判别方法可以分开顺箭头，
偏转大“的集电极C和发射极e身体方面发挥的作用，直流偏置电阻头
下载百度知道APP，抢鲜体验
使用百度知道APP立即抢鲜体验。你的手机镜头里或许有别人想知道的答案
