雷凌提示DCM是否正常链接

来源：蜘蛛抓取(WebSpider) 时间：2020-09-11 10:17 标签：

提示多清楚啊。自己手工加BUFG嘚话，认真看Clock的手册和PLL的说明

为了相位，需要一个外部补偿环路 ...

外部输入到FPGA的时钟频率只有 10MHz只能把DCM放在前面

如果 DCM级联PLL的话，前级应该選择 上图的 1吧 后级应该 选择2吧 ？（但后级 没有 PLL_ADV这项 可供选择 但ISE提示中出现了PLL_ADV）


另外，下图中的DCM2PLL 是啥意思在下图中的选项中 也没有这項呢 ？

刚搞spantan-6看了好多资料，一些细节还是搞不清头绪，望指教

您需要 才可以下载或查看没有帐号？

我要回帖

 

随机推荐