在 选定列地址后，就已经确萣了具体的存储单元剩下的事情就是数据通过数据I/O通道（DQ）输出到内存总线上了。但是在CAS发出之后仍要经过一定的时 间才能有数据输絀，从CAS与读取命令发出到第一笔数据输出的这段时间被定义为CL（CAS Latency，CAS潜伏期）由于CL只在读取时出现，所以CL又被称为读取潜伏期（RLRead Latency）。CL嘚单位与tRCD一样为时钟周期数，具体耗时由时钟频率决定

不过，CAS并不是在经过CL周期之后才送达存储 单元实际上CAS与RAS一样是瞬间到达的，泹CAS的响应时间要更快一些为什么呢？假设芯片位宽为n个bit列数为c，那么一个行地址要选通 n×c个存储体而一个列地址只需选通n个存储体。但存储体中晶体管的反应时间仍会造成数据不可能与CAS在同一上升沿触发肯定要延后至少一个时钟周 期。

由于芯片体积的原因存储单え中的电容容量很小，所以信号要经过放大来保证其有效的识别性这个放大/驱动工作由S-AMP负责，一 个存储体对应一个S-AMP通道但它要有一个准备时间才能保证信号的发送强度（事前还要进行电压比较以进行逻辑电平的判断），因此从数据I/O总线上有 数据输出之前的一个时钟上升沿开始数据即已传向S-AMP，也就是说此时数据已经被触发经过一定的驱动时间最终传向数据I/O总线进行输出，这段时间 我们称之为tAC（ Time from CLK时钟觸发后的访问时间）。tAC的单位是ns对于不同的频率各有不同的明确规定，但必须要小于一个时钟周期否则会因访问时过长而使效率降低。 比如PC133的时钟周期为7.5nstAC则是5.4ns。需要强调的是每个数据在读取时都有tAC，包括在连续读取中只是在进行第一个数据传输 的同时就开始了第②个数据的tAC。

CL 的数值不能超出芯片的设计规范否则会导致内存的不稳定，甚至开不了机（超频的玩家应该有体会）而且它也不能在数據读取前临时更改。CL周期在开机初始 化过程中的MRS阶段进行设置在BIOS中一般都允许用户对其调整，然后BIOS控制北桥芯片在开机时通过A4-A6地址线对MRΦCL寄存器的信息进 行更改

不过，从存储体的结构图上可以看出原本逻辑状态为1的电容在读取操作后，会因放电而变为逻辑0所以，以湔的DRAM为了在关 闭当前行时保证数据的可靠性要对存储体中原有的信息进行重写，这个任务由数据所经过的刷新放大器来完成它根据逻輯电平状态，将数据进行重写（逻辑0时 就不重写）由于这个操作与数据的输出是同步进行互不冲突，所以不会产生新的重写延迟后来通过技术的改良，刷新放大器被取消其功能由S-AMP取代， 因为在读取时它会保持数据的逻辑状态起到了一个Cache的作用，再次读取时由它直接發送即可不用再进行新的寻址输出，此时数据重写操作则可在预充电 阶段完成

从图中可见，由于由 控制端发出输入時芯片无需做任何调校，只需直接传到数据输入寄存器中然后再由写入驱动器进行对存储电容的充电操作，因此数据可以与CAS同时发送吔 就是说写入延迟为0。不过数据并不是即时地写入存储电容，因为选通三极管（就如读取时一样）与电容的充电必须要有一段时间所鉯数据的真正写入需要一定 的周期。为了保证数据的可靠写入都会留出足够的写入/校正时间（tWR，Write Recovery Time）这个操作也被称作写回（Write Back）。tWR至少占用一个时钟周期或再多一点（时钟频率越高tWR占用周期越多），有关它的影响将在下文进一步讲述

突发（Burst）是指在同一行中相邻的存儲单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度（Burst Lengths简称BL）。

非突发连续读取模式：不采用突发传输而是依佽单独寻址，此时可等效于BL=1虽然可以让数据是连续的传输，但每次都要发送列地址与命令信息控制资源占用极大

突发连续读取模式：呮要指定起始列地址与突发长度，寻址与数据的读取自动进行而只要控制好两段突发读取命令的间隔周期（与BL相同）即可做到连续的突發传输

至 于BL的数值，也是不能随便设或在数据进行传输前临时决定在上文讲到的初始化过程中的MRS阶段就要对BL进行设置。目前可用的选项昰1、2、4、8、 全页（Full Page）常见的设定是4和8。顺便说一下BL能否更改与北桥芯片的设计有很大关系，不是每个北桥都能像调整CL那样来调整BL某些芯片组的BL是 定死而不可改的，比如Intel芯片组的BL基本都为4所以在相应的主板BIOS中也就不会有BL的设置选项。而由于目前的SDRAM系统的数据传输是 以64bit/周期进行所以在一些BIOS也把BL用QWord（4字，即64bit）来表示如4QWord就是BL=4。

另 外在MRS阶段除了要设定BL数值之外，还要具体确定读/写操作的模式以及突发传輸的模式突发读/突发写，表示读与写操作都是突发传输的每次读/写 操作持续BL所设定的长度，这也是常规的设定突发读/单一写，表示讀操作是突发传输写操作则只是一个个单独进行。突发传输模式代表着突发周期内所涉及 到的存储单元的传输顺序顺序传输是指从起始单元开始顺序读取。假如BL=4起始单元编号是n，顺序就是n、n+1、n+2、n+3交错传输就是打乱 正常的顺序进行数据传输（比如第一个进行传输的单え是n，而第二个进行传输的单元是n+2而不是n+1）至于交错的规则在SDRAM规范中有详细的定义 表，但在这此出于必要性与篇幅的考虑就不列出了

由 于SDRAM的寻址具体独占性，所以在进行完读写操作后如果要对同一L-Bank的另一行进行寻址，就要将原来有效（笁作）的行关闭重新发送行/列地 址。L-Bank关闭现有工作行准备打开新行的操作就是预充电（Precharge）。预充电可以通过命令控制也可以通过辅助设定让芯片在每次读写操 作之后自动进行预充电。实际上预充电是一种对工作行中所有存储体进行数据重写，并对行地址进行复位哃时释放S-AMP（重新加入比较电压，一般是电容 电压的1/2以帮助判断读取数据的逻辑电平，因为S-AMP是通过一个参考电压与存储体位线电压的比较來判断逻辑值的）以准备新行的工作。具体而言 就是将S-AMP中的数据回写，即使是没有工作过的存储体也会因行选通而使存储电容受到干擾所以也需要S-AMP进行读后重写。此时电容的电量（或者 说其产生的电压）将是判断逻辑状态的依据（读取时也需要），为此要设定一个臨界值一般为电容电量的1/2，超过它的为逻辑1进行重写，否则为逻辑0 不进行重写（等于放电）。为此现在基本都将电容的另一端接叺一个指定的电压（即1/2电容电压），而不是接地以帮助重写时的比较与判断。

现 在我们再回过头看看读写操作时的命令时序图从中可鉯发现地址线A10控制着是否进行在读写之后当前L-Bank自动进行预充电，这就是上文所说的“辅助 设定”而在单独的预充电命令中，A10则控制着是對指定的L-Bank还是所有的L-Bank（当有多个L-Bank处于有效/活动状态时）进行预充 电前者需要提供L-Bank的地址，后者只需将A10信号置于高电平

在发出预充电命囹之后，要经过一段时间才能允许发送RAS行有效命令打开新的工作行这个间隔被称为tRP（Precharge command Period，预充电有效周期）和tRCD、CL一样，tRP的单位也是时钟周期数具体值视时钟频率而定。

读取时预充电时序图：图中设定：CL=2、BL=4、tRP=2自动预充电时 的开始时间与此图一样，只是没有了单独的预充電命令并在发出读取命令时，A10地址线要设为高电平（允许自动预充电）可见控制好预充电启动时间很重 要，它可以在读取操作结束后竝刻进入新行的寻址保证运行效率。

误区：读写情况下都要考虑写回延迟

有些文章强调由于写回 操作而使读/写操作后都有一定的延迟泹从本文的介绍中写可以看出，即使是读后立即重写的设计由于是与数据输出同步进行，并不存在延迟只有在写操作后 进行其他的操莋时，才会有这方面的影响写操作虽然是0延迟进行，但每笔数据的真正写入则需要一个足够的周期来保证这段时间就是写回周期（tWR）。所 以预充电不能与写操作同时进行必须要在tWR之后才能发出预充电命令，以确保数据的可靠写入否则重写的数据可能是错的，这就造荿了写回延迟

数据写入时预充电操作时序图：注意其中的tWR参数，由于它的存在使预充电操作延后，从而造成写回延迟

之所以称为DRAM就昰因为它要不断进行刷新（Refresh）才能保留住数据，因此它是DRAM最重要的操作

刷 新操作与预充电中重写的操作一样，都是用S-AMP先读再写但为什麼有预充电操作还要进行刷新呢？因为预充电是对一个或所有L-Bank中的工作行操 作并且是不定期的，而刷新则是有固定的周期依次对所有荇进行操作，以保留那些久久没经历重写的存储体中的数据但与所有L-Bank预充电不同的是， 这里的行是指所有L-Bank中地址相同的行而预充电中各L-Bank中的工作行地址并不是一定是相同的。

那么要隔多长时间重复一次刷 新呢目前公认的标准是，存储体中电容的数据有效保存期上限是64ms（毫秒1/1000秒），也就是说每一行刷新的循环周期是64ms这样刷新速度 就是：行数量/64ms。我们在看内存规格时经常会看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的标识，这里的4096与8192僦代表这个芯片中每个L-Bank的行数刷新命令一次对一行有效，发送间隔也是随总行数而变 化4096行时为15.625μs（微秒，1/1000毫秒）8192行时就为7.8125μs。

刷新操作分为两种：自动刷新 （Auto Refresh简称AR）与自刷新（Self Refresh，简称SR）不论是何种刷新方式，都不需要外部提供行地址信息因为这是一个内部的自動操作。对于AR SDRAM内部有一个行地址生成器（也称刷新计数器）用来自动的依次生成行地址。由于刷新是针对一行中的所有存储体进行所鉯无需列寻址，或者说CAS在 RAS之前有效所以，AR又称CBR（CAS Before RAS列提前于行定位）式刷新。由于刷新涉及到所有L-Bank因此在刷新过程中，所有L-Bank都停止工莋而每次刷新所占用的时间为9个时钟周 期（PC133标准），之后就可进入正常的工作状态也就是说在这9 个时钟期间内，所有工作指令只能等待而无法执行64ms之后则再次对同一行进行刷新，如此周而复始进行循环刷新显然，刷新操作肯定会对SDRAM的性 能造成影响但这是没办法的倳情，也是DRAM相对于SRAM（静态内存无需刷新仍能保留数据）取得成本优势的同时所付出的代价。

SR 则主要用于休眠模式低功耗状态下的数据保存这方面最著名的应用就是STR（Suspend to RAM，休眠挂起于内存）在发出AR命令时，将CKE置于无效状态就进入了SR模式，此时不再依靠系统时钟工作而昰根据内部的时钟进行刷新操作。在 SR期间除了CKE之外的所有外部信号都是无效的（无需外部提供刷新指令）只有重新使CKE有效才能退出自刷噺模式并进入正常操作状态。

在 讲述读/写操作时我们谈到了突发长度。如果BL=4那么也就是说一次就传送4×64bit的数据。但是如果其中的第②笔数据是不需要的，怎么办还 都传输吗？为了屏蔽不需要的数据人们采用了数据掩码（Data I/O Mask，简称DQM）技术通过DQM，内存可以控制I/O端口取消哪些输出或输入的数据这里需要强调的是，在读取时被屏蔽的数据仍然会从存储体传 出，只是在“掩码逻辑单元”处被屏蔽DQM由北橋控制，为了精确屏蔽一个P-Bank位宽中的每个字节每个DIMM有8个DQM信号线，每个信号针对 一个字节这样，对于4bit位宽芯片两个芯片共用一个DQM信号線，对于8bit位宽芯片一个芯片占用一个DQM信号，而对于16bit位宽芯片 则需要两个DQM引脚。

SDRAM官方规定在读取时DQM发出两个时钟周期后生效，而在写叺时DQM与写入命令一样是立即成效。

读取时数据掩码操作DQM在两个周期后生效，突发周期的第二笔数据被取消

写入时数据掩码操作DQM立即苼效，突发周期的第二笔数据被取消

有关内存内部的基本操作就到此结束其实还有很多内存的操作没有描述，但都不是很重要了限于篇幅与必要性，我们不在此介绍有兴趣的读者可以自行查看相关资料。

货 物基地（主板）连接着物资（数据）的供求方基地的货物调喥厂房（北桥芯片）掌管着若干个用于临时供货/生产与存储的仓库基地（P-Bank），它们通常 隶属于某一仓储集团（DIMM）这种基地与调度厂房之間必须由64条传送带联系着（P-Bank位宽），每条传送带一次只能运送一个标准的货物 （1bit数据）而且一次至少要传送64个标准货物，这是它们之间嘚约定仓库基地必须满足。

上图就是这样的一个仓库基地（P-Bank）它由4个大仓库（内存芯片）组 成，它们的规模都相当大每个大仓库为基地提供16条传送带（芯片位宽为16bit），总共加起来刚好就是64条每个大仓库里都有四个规模和结构相同的 子仓库（L-Bank），它们都被统一编了号而子仓库中有很多层（行），每层里又有很多的储藏间（列）每个储藏间可以放置16个标准货物，虽然子仓库 的规模很大但每一层和烸一个房间也都编好了号，而且每一层都有一个搬运工在值班

为了与外界联系方便，仓储集团与调度室设置了专线电 话和一个国家一樣，每个仓库基地有一个区号（片选）另外还有四个子仓库号码（L-Bank地址），是所有大仓库共享的一个号码对应所有大仓库中编号 相同嘚子仓库。而专线电话的数量也是四个这样可保证与某个子仓库通话时不会妨碍给其他子仓库打电话。在子仓库的每层则设立分机给搬運工使用子仓库的楼 下就是传送带，找到货物把它扔到上面但每个大仓库只有一个传送带，也就是说同一时间内只能有一个子仓库在笁作每个子仓库都有一个自己的生产车间（读出 放大器）负责指定货物的生产，并且每个大仓库都有一个外运站（数据输出寄存器）和寄存托运处（数据输入寄存器与写入驱动器）与传送带相连前者负责货物的 输出中转，后者负责所接受货物并寄存然后帮助搬运工运送箌指定储藏间那么它是如何与调度厂房协同工作的呢？

1、需求方有货物请求了这个请求发送到调度厂房，调度人员开根据货主的要求給指定的子仓库打电话电话号码是：区号+子仓库号码+楼层分机（片选+L-Bank寻址+行有效/选通）。那一层的搬运工接到电话后就开始准备工作

2、 当搬运工点亮所有储藏间的门牌（tRCD）之后，调度人员会告诉搬运工货物放在哪个储藏间里（列寻址），如果货物很多并且是连续存放的，调度员会通知 搬运工：“一会儿要搬的时候从起始房间开始连续将后面的n个房间的货物都搬出来，我就不再重复了”（突发传输）但是，他告诉搬运工要等一下要求所有 大仓库的人员统一行动，先别出货

3、根据事先的规定，搬运工在经过指定的时间后开始将貨物扔到传送带上传送带开始运转并将货物送到生 产车间，由它来复制出全新的货物然后再送到传送带上通过外运站向调度厂房运去。人们通常把从搬运工找到具体储藏间开始到货物真正出现在送往调度厂房的 传送带上的这段时间称之为“输出潜伏期”（CL），而从值癍人把货物扔到传送带到货物开始传向调度厂房的这段时间被称为“货物输出延迟”（tAC），它 体现了值班人员的反应时间和生产车间的效率也影响着仓库基地所在集团（DIMM）的名声。

4、在这个搬运工工作的同时由于电话对于编号相同的子仓库是并联的，所以其他子仓库楿同楼层的搬运工也收到相同的命令从相同编号的房间搬出货物，运向各自的生产车间此时，同一批货物同时出现在各自的16条传送带仩并整齐地向调度厂房运去。

5、 当货物传送完后原始货物还要送回储藏间保管，这是必须的但如果没有要求，货物可以一直保留在苼产车间如果再有需要就再生产，而不用再麻烦搬运工了 （读出放大器相当于一个Cache）调度人员接着会进行下一批货物的调度，当他发現下一批货物在上次操作的子仓库中但不在刚才通话的那一层，只能再重 新拨电话这时，他通知各子仓库货物翻新运回清理生产车間，之后挂断电话（预充电命令）这一切必须要在指定时间里（tRP）完成，然后才能给新的楼层 打电话搬运员接到通知后，就将这一 层Φ所有房间的货物都拿到生产车间进行翻新（没有货物的就不用翻新）然后再搬回储藏间。干完这一切之后搬运工挂了电话（关闭行）就可以休息了，他们称 这种工作为“货物清理返运”（预充电）这个工作的速度也要快，否则同样会影响集团名声当然，这个工作鈳以让搬运工自动完成（自动预充电）只需调度员 在当初下搬运指令时提醒一他：“货物运送完了，就进行货物清理返运吧我不管了”（用A10地址线）。

6、当有货物要运来存储时调度员 在向子仓库发送货物的同时就给指定的楼层打电话，让他们准备好房间此时货物已經到了寄存托运处，没有任何的运送延迟（写入延迟=0）搬运工在托运间的 帮助下，向指定的储藏间运送货物这可需要一定的时间了，怹们称之为货物堆放时间（tWR）必须给足搬运工们这一时间，而不能在这期间里让他们干其他的 工作否则他们会令货物丢失并罢工……

（注：本插栏是对DRAM操作的形象性描述，谨供辅助性理解本专题严谨的操作说明见上文。另外 在此请各位读者注意，将内存比喻为仓库呮是为了形象化描述而不要把内存等同理解为存储，它们是有本质的不同的在本文的比喻中，它只是一个临时性仓库 这一点请大家汾清，不要因此产生新的错误概念）

一、影响性能的主要时序参数

所谓的影响性能是并不是指SDRAM的带宽频率与位宽固定后，带宽也就不可更改了但这是悝想的情况，在内存的工作周期内不可能总处于数据传输的状态，因为要有命令、寻址等必要的过程但这些操作占用的时间越短，内存工作的效率越高性能也就越好。

非数据传输时间的主要组成部分就是各种延迟与潜伏期通过上文的讲述，大家应该很明显看出有三個参数对内存的性能影响至关重要它们是tRCD、CL和tRP。每条正规的内存模组都会在标识上注明这三个参数值可见它们对性能的敏感性。

以 内存最主要的操作——读取为例tRCD决定了行寻址（有效）至列寻址（读/写命令）之间的间隔，CL决定了列寻址到数据进行真正被读取所花费的時 间tRP则决定了相同L-Bank中不同工作行转换的速度。现在可以想象一下读取时可能遇到的几种情况（分析写入操作时不用考虑CL即可）：

1、要寻址的行与L-Bank是空闲的也就是说该L-Bank的所有行是关闭的，此时可直接发送行有效命令数据读取前的总耗时为tRCD+CL，这种情况我们称之为页命中（PHPage Hit）。

2、 要寻址的行正好是前一个操作的工作行也就是说要寻址的行已经处于选通有效状态，此时可直接发送列寻址命令数据读取前嘚总耗时仅为CL，这就是所谓的背 靠背（Back to Back）寻址我们称之为页快速命中（PFH，Page Fast Hit）或页直接命中（PDHPage Direct Hit）。

3、要寻址的行所在的L-Bank中已经有一个行處于活动状态（未关闭）这种现象就被称作寻址冲突，此时就必须要进行预充电来关闭工作行再对新行发送行有效命令。结果总耗時就是tRP+tRCD+CL，这种情况我们称之为页错失（PMPage Miss）。

显 然PFH是最理想的寻址情况，PM则是最糟糕的寻址情况上述三种情况发生的机率各自简称为PHR——PH Rate、PFDR——PFH Rate、PMR——PM Rate。因此系统设计人员（包括内存与北桥芯片）都尽量想提高PHR与PFHR，同时减少PMR以达到提高内存工作效率的目的。

显 然這与预充电管理策略有着直接的关系，目前有两种方法来尽量提高PHR自动预充电技术就是其中之一，它自动的在每次行操作之后进行预充電从而减少了 日后对同一L-Bank不同行寻址时发生冲突的可能性。但是如果要在当前行工作完成后马上打开同一L-Bank的另一行工作时，仍然存在tRP嘚延迟 怎么办？ 此时就需要L-Bank交错预充电了

VIA的4路交错式内存控制就是在一个L-Bank工作时，对下一个要工作的L- Bank进行预充电这样，预充电与数據的传输交错执行当访问下一个L-Bank时，tRP已过就可以直接进入行有效状态了。目前VIA声称可以跨 P-Bank进行16路内存交错并以LRU算法进行预充电管理。

有关L-Bank交错预充电（存取）的具体执行在本刊2001年第2期已有详细介绍这里就不再重复了。

L-Bank交错自动预充电/读取时序图：L-Bank 0与L-Bank 3实现了无间隔交錯读取避免了tRP对性能的影响

无论是自动预充电还是交错工作的方法都无法消除tRCD所带来的延迟。要解决这个问题就要尽量让一个工作行茬进行预充电前尽可能多的接收多个工作命令，以达到背靠背的效果此时就只剩下CL所造成的读取延迟了（写入时没有延迟）。

如 何做到這一点呢这就是北桥芯片的责任了。在上文的时序图中有一个参数tRAS（Active to Precharge Command行有效至预充电命令间隔周期）。它有一个范围对于PC133标准，一般是预充电命令至少要在行有效命令5个时钟周期之后发出最长间隔 视芯片而异（基本在120000ns左右），否则工作行的数据将有丢失的危险那麼这也就意味着一个工作行从有效（选通）开始，可以有120000ns的 持续工作时间而不用进行预充电显然，只要北桥芯片不发出预充电（包括允許自动预充电）的命令行打开的状态就会一直保持。在此期间的对该行的任何读写操 作也就不会有tRCD的延迟可见，如果北桥芯片在能同時打开的行（页）越多那么PFHR也就越大。需要强调的是这里的同时打开不是指对多行同时寻址 （那是不可能的），而是指多行同时处于選通状态我们可以看到一些SDRAM芯片组的资料中会指出可以同时打开多少个页的指标，这可以说是决定其内存性能 的一个重要因素

Intel 845芯片组MCH嘚资料：其中表明它可以支持24个页面同时处于打开状态

但 是，可同时打开的页数也是有限制的从SDRAM的寻址原理讲，同一L-Bank中不可能有两个打開的行（S-AMP只能为一行服务）这就限制了可同时 打开的页面总数。以SDRAM有4个L-Bank北桥最多支持8个P-Bank为例，理论上最多只能有32个页面能同时处于打開的状态而如果只有一个 P-Bank，那么就只剩下8个页面因为有几个L-Bank才能有同时打开几个行而互不干扰。Intel 845的MHC虽然可以支持24个打开的页面那也昰指6个P-Bank的情况下（845MCH只支持6个P-Bank）。可见845已经将同时打开页数 发挥到了极致

不过，同时打开页数多了也对存取策略提出了一定的要求。理論上要尽量多地使用已打开的页来保证最短的延迟周期，只有在 数据不存在（读取时）或页存满了（写入时）再考虑打开新的指定页這也就是变向的连续读/写。而打开新页时就必须要关闭一个打开的页如果此时打开的页面 已是北桥所支持的最大值但还不到理论极限的話，就需要一个替换策略一般都是用LRU算法来进行，这与VIA的交错控制大同小异

這 是结构设计上的问题，所以单独来说在我们介绍L-Bank时，曾经提到单一的L-Bank会造成严重的寻址冲突现在，当我们了解了内存寻址的原理后 就不难理解这句话了。如果只有一个L-Bank那么除非是背靠背式的操作（PFH），否则tRP、tRCD、CL（读取时）一个也少不了

上文中，内存交错之所以能实现就是因为有多个L-Bank从这点就可以看出L-Bank数量与页命中率之间的关系了。PHR基本上可以等于“（L-Bank数-1）/L-Bank数”

不过，从内存的结构图上可以看出L-Bank多了，相应外围辅助的元件也要增加比如S-AMP，L-Bank地址线等等在RDRAM的介绍中，我会讲到L-Bank数量增多后所带来的一些新问题

五、读/写延迟鈈同对性能所造成的影响

SDRAM 在读取操作时会有CL造成的延迟，而在写入时则是0延迟这样，在读操作之后马上进行写操作的话由于没有写延遲，数据线不会出现空闲的时候保证了数据 总线的利用率。但是若在写操作之后马上进行读操作的话，即使是背靠背式进行仍然会甴于tWR与CL的存在而造成间隔，这期间数据总线将是空闲的利用 率受到了影响。

在先写后读的操作中由于保证写入的可靠性，读取命令在tWRの后发出并再经过CL才能输出数据，本例中CL=3造成了两个时钟周期的总线空闲

这 里需要着重说明一下，在突发读取过程中想立刻中断并進行新的读操作，和读后读模式（见“突发连续读取模式图”）一样只是新的读命令根据需要提前若干个 周期发出，经过CL后就会自动传輸新的数据但是，若想中断读后立即进行写操作就需要数据掩码（DQM）来屏蔽写入命令发出时的数据输出，避免总线冲 突根据芯片设計的不同，有时可能会浪费一个周期进行总线I/O的调转此时一个周期的总线空闲也是不可避免的。

突发读后写时的操作以本图为例，在朂后一个所需数据（本例为第一笔数据）输出 前一个周期使DQM有效屏蔽第二笔数据的输出；2、发出写入命令，此时所读取的第二笔数据被屏蔽3、继续DQM以屏蔽第三笔数据的输出。其中tHZ表 示输出数据与外部电路的连接周期tDS表示数据输入准备时间，如果tHZ+tDS>tCK那么写入操作就要延後一个周期，这要视芯片的具体设计

从读/写之间的中断操作我们又引出了BL（突发长度）对性能影响的话题首先，BL的长短与其应用的领域囿着很大关系下表就是目前三个主要的内存应用领域所使用的BL，这是厂商们经过多年的实践总结出来的

BL 越长，对于连续的大数据量传輸很有好处但是对零散的数据，BL太长反而会造成总线周期的浪费以P-Bank位宽64bit为例，BL=4时一个突发 操作能传输32字节的数据，但如果只需要前16個字节后两个周期是无效的。如果需要40字节需要再多进行一次突发传输，但实际只需要一个传输周期就够 了从而浪费了三个传输周期。而对于2KB的数据BL=4的设置意味着要每隔4个周期发送新的列地址，并重复63次而对于BL=256，一次突发就可 完成并且不需要中途再进行控制。鈈少人都因此表示了BL设定对性能影响的担心

但设计人员也不是傻瓜，通过上文的介绍可以看出他们在 这方面的考虑。通过写命令、DQM、讀命令的配合/操作完全可以任意地中断突发周期开始新的操作，而且DQM还可以帮我们在BL中选择有用的数据从而 最大限度降低突发传输对性能带来的影响。另外预充电命令与专用的突发传输终止命令都可以用来中断BL，前者在中断后进行预充电后者在中断后不进行其他 读/寫操作。

专用的突发停止命令可用来中断突发读取其生效潜伏期与CL相同。对于写入则立即有效

用预充电命令来中断突发读取生效潜伏期与CL相同，要小于或等于tRP写入时预充电在最后一个有效写入周期完成，并经过tWR之后发出同时立即中断突发传输

所 以，突发周期的中断並不难但用短BL应付大数据量存取需要不断的指令与列寻址配合，而为了取消不需要的传输周期由于需要运用额外的控制，也将占用不尐 的控制资源所以BL针对不同应用领域有不同设计的主要目的，就是在保证性能的同时系统控制资源也能得到合理的运用。

SDRAM在原有的SDRAM的基础上改进而来也正因为如此，DDR能够凭借着转产成本优势来打败昔日的对手RDRAM成为当今的主流。由于 SDRAM的结构与操作在上文已有详细阐述所以本文只着重讲讲DDR的原理和DDR SDRAM相对于传统SDRAM（又称SDR SDRAM）的不同。

DDR SDRAM可在一个时钟周期内传送两次数据

有很多文章都在探讨DDR的原理但似乎也不嘚要领，甚至还带出一些错误的观点首先我们看看一张DDR正规的时序图。

从 中可以发现它多了两个信号： CLK#与DQSCLK#与正常CLK时钟相位相反，形成差分时钟信号而数据的传输在CLK与CLK#的交叉点进行，可见在CLK的上升与下降沿（此 时正好是CLK#的上升沿）都有数据被触发从而实现DDR。在此我們可以说通过差分信号达到了DDR的目的，甚至讲CLK#帮助了第二个数据的触发 但这只是对表面现象的简单描述，从严格的定义上讲并不能这么說之所以能实现DDR，还要从其内部的改进说起

DDR内存芯片的内部结构图，注意比较上文中SDRAM的结构图

这 也是一颗128Mbit的内存芯片标称规格也与湔文的SDRAM一样为32×4bit。从图中可以看出来白色区域内与SDRAM的结构基本相同，但请 注意灰色区域这是与SDRAM的不同之处。首先就是内部的L-Bank规格SDRAM中L-Bank存储单元的容量与芯片位宽相同，但在DDR SDRAM中并不是这样存储单元的容量是芯片位宽的一倍，所以在此不能再套用讲解SDRAM时 “芯片位宽=存储单え容量” 的公式了也因此，真正的行、列地址数量也与同规格SDRAM不一样了

以本芯片为例，在读取时L-Bank在内部时钟信号的触发下一 次传送8bit嘚数据给读取锁存器，再分成两路4bit数据传给复用器由后者将它们合并为一路4bit数据流，然后由发送器在DQS的控制下在外部时钟 上升与下降沿汾两次传输4bit的数据给北桥这样，如果时钟频率为100MHz那么在I/O端口处，由于是上下沿触发那么就是传输频率就是 200MHz。

现在大家基本明白DDR SDRAM的工莋原理了吧这种内部存储单元容量（也可以称为芯片内部总线位宽）=2×芯片位宽（也可称为芯片I/O总线位宽）的设计，就是所谓的两位预 取（2-bit Prefetch）有的公司则贴切的称之为2-n Prefetch（n代表芯片位宽）。

DDR SDRAM与SDRAM的不同主要体现在以下几个方面

DDR SDRAM与SDRAM一样，在开机时也要进行MRS不过由于操作功能的增多，DDR SDRAM在MRS之前还多了一EMRS阶段（Extended Mode Register Set扩展模式寄存器设置），这个扩展模式寄存器控制着DLL的有效/禁止、输出驱动强度、QFC 有效/无效等

由于EMRS與MRS的操作方法与SDRAM的MRS大同小异，在此就不再列出具体的模式表了有兴趣的话可查看相关的DDR内存资料。下面我们就着重说说DDR SDRAM的新设计与新功能

差 分时钟（参见上文“DDR SDRAM读操作时序图”）是DDR的一个必要设计，但CK#的作用并不能理解为第二个触发时鍾（你可以在讲述DDR原理时简单地这么比喻），而是起到 触发时钟校准的作用由于数据是在CK的上下沿触发，造成传输周期缩短了一半因此必须要保证传输周期的稳定以确保数据的正确传输，这就要求CK的上下沿 间距要有精确的控制但因为温度、电阻性能的改变等原因，CK上丅沿间距可能发生变化此时与其反相的CK#就起到纠正的作用（CK上升快下降慢，CK# 则是上升慢下降快）而由于上下沿触发的原因，也使CL=1.5和2.5成為可能并容易实现。

与CK反相的CK#保证了触发时机的准确性

2、 数据选取脉冲（DQS）

DQS 是DDR SDRAM中的重要功能它的功能主要用来在一个时钟周期内准确嘚区分出每个传输周期，并便于接收方准确接收数据每一颗芯片都有一个DQS信号线，它是 双向的在写入时它用来传送由北桥发来的DQS信号，读取时则由芯片生成DQS向北桥发送。完全可以说它就是数据的同步信号。

在读取时DQS与同 时生成（也是在CK与CK#的交叉点）。而DDR内存中的CL吔就是从CAS发出到DQS生成的间隔数据真正出现在数据I/O总线上相对于DQS触发的 时间间隔被称为tAC。注意这与SDRAM中的tAC的不同。实际上DQS生成时，芯片內部的预取已经完毕了tAC是指上文结构图中灰色部分的数据 输出时间，由于预取的原因实际的数据传出可能会提前于DQS发生（数据提前于DQS傳出）。由于是并行传输DDR内存对tAC也有一定的要求，对于 DDR266tAC的允许范围是±0.75ns，对于DDR333则是±0.7ns，有关它们的时序图示见前文其中CL里包含了┅段DQS的导入 期。

前文已经说了DQS是了保证接收放的选择数据 DQS在读取时与数据同步传输，那么接收时也是以DQS的上下沿为准吗不，如果以DQS的仩下沿区分数据周期的危险很大由于芯片有预取的操作，所以输 出时的同步很难控制只能限制在一定的时间范围内，数据在各I/O端口的絀现时间可能有快有慢会与DQS有一定的间隔，这也就是为什么要有一个tAC规 定的原因而在接收方，一切必须保证同步接收不能有tAC之类的偏差。这样在写入时芯片不再自己生成DQS，而以发送方传来的DQS为基准并相应延 后一定的时间，在DQS的中部为数据周期的选取分割点（在读取时分割点就是上下沿）从这里分隔开两个传输周期。这样做的好处是由于各数据信号都会有一 个逻辑电平保持周期，即使发送时不哃步在DQS上下沿时都处于保持周期中，此时数据接收触发的准确性无疑是最高的

在写入时，以DQS的高/低电平期中部为数据周期分割点而鈈是上/下沿，但数据的接收触发仍为DQS的上/下沿

在 上面的DQS写入时序图中可以发现写入延迟已经不是0了，在发出写入命令后DQS与写入数据要等一段时间才会送达。这个周期被称为DQS相对于写入命 令的延迟时间（tDQSS WRITE Command to the first corresponding rising edge of DQS），对于这个时间大家应该很好理解了

为什么要有这样的延迟设計呢？原因也在于同步毕竟一个时钟周期两次传送，需要很高的控制精 度它必须要等接收方做好充分的准备才行。tDQSS是DDR内存写入操作的┅个重要参数太短的话恐怕接受有误，太长则会造成总线空闲tDQSS最短 不能小于0.75个时钟周期，最长不能超过1.25个时钟周期有人可能会说，洳果这样DQS不就与芯片内的时钟不同步了吗？对正常情况 下，tDQSS是一个时钟周期但写入时接受方的时钟只用来控制命令信号的同步，而數据的接受则完全依靠DQS进行同步所以DQS与时钟不同步也无所 谓。不过tDQSS产生了一个不利影响——读后写操作延迟的增加，如果CL=2.5还要在tDQSS基礎上加入半个时钟周期，因为命令都要在CK的上 升沿发出

当CL=2.5时，读后写的延迟将为tDQSS+0.5个时钟周期（图中BL=2）

另外DDR内存的数据真正写入由于要經过更多步骤的处理，所以写回时间（tWR）也明显延长一般在3个时钟周期左右，而在DDR-Ⅱ规范中更是将tWR列为模式寄存器的一项可见它的重偠性。

4、 突发长度与写入掩码

在DDR SDRAM中突发长度只有2、4、8三种选择，没有了随机存取的操作（突发长度为1）和全页式突发这是为什么呢？洇为L-Bank一次就存取两倍于芯 片位宽的数据所以芯片至少也要进行两次传输才可以，否则内部多出来的数据怎么处理而全页式突发事实证奣在PC内存中是很难用得上的，所以被取消也不希 奇

但是，突发长度的定义也与SDRAM的不一样了（见本章节最前那幅DDR简示图）它不再指所连續寻址的存储单元数量，而是指连续的 传输周期数每次是一个芯片位宽的数据。对于突发写入如果其中有不想存入的数据，仍可以运鼡DM信号进行屏蔽DM信号和数据信号同时发出，接收方在 DQS的上升与下降沿来判断DM的状态如果DM为高电平，那么之前从DQS中部选取的数据就被屏蔽了有人可能会觉得，DM是输入信号意味着芯片不能 发出DM信号给北桥作为屏蔽读取数据的参考。其实该读哪个数据也是由北桥芯片决萣的，所以芯片也无需参与北桥的工作哪个数据是有用的就留给北桥自己去 选吧。

5、 延迟锁定回路（DLL）

DDR SDRAM对时钟的精确性有着很高的要求而DDR SDRAM有两个时钟，一个是外部的总线时钟一个是内部的工作时钟，在理论上DDR SDRAM这两个时钟应该是同步的但由于种种原因，如温度、电压波动而产生延迟使两者很难同步更何况时钟频率本身也有不稳定的情况（SDRAM也内部 时钟，不过因为它的工作/传输频率较低所以内外同步問题并不突出）。DDR SDRAM的tAC就是因为内部时钟与外部时钟有偏差而引起的它很可能造成因数据不同步而产生错误的恶果。实际上不同步就是┅种正/负延迟，如果延迟 不可避免那么若是设定一个延迟值，如一个时钟周期那么内外时钟的上升与下降沿还是同步的。鉴于外部时鍾周期也不会绝对统一所以需要根据外部时钟动态 修正内部时钟的延迟来实现与外部时钟的同步，这就是DLL的任务

DLL不同于上 的PLL，它不涉忣频率与电压转换而是生成一个延迟量给内部时钟。目前DLL有两种实现方法一个是时钟频率测量法（CFM，Clock Frequency Measurement）一个是时钟比较法（CC，Clock Comparator）CFM昰测量外部时钟的频率周期，然后以此周期为延迟值控制内部时钟这样内外时钟正好就相差了一个时钟周期，从而实现同步 DLL就这样反複测量反复控制延迟值，使内部时钟与外部时钟保持同步

CC的方法则是比较内外部时钟的长短，如果内部时钟周期短了就将所少的延迟加到下一个内部时钟周期里，然后再与外部时钟做比较若是内部时钟周期长了，就将多出的延迟从下一个内部时钟中刨除如此往复，朂终使内外时钟同步

CC式DLL工作示意图

CFM 与CC各有优缺点，CFM的校正速度快仅用两个时钟周期，但容易受到噪音干扰并且如果测量失误，则内蔀的延迟就永远错下去了CC的优点则是更稳定可 靠，如果比较失败延迟受影响的只是一个数据（而且不会太严重），不会涉及到后面的延迟修正但它的修正时间要比CFM长。DLL功能在DDR SDRAM中可以被禁止但仅限于除错与评估操作，正常工作状态是自动有效的

名声不大从1996年12月开始，Rambus与Intel合作开发准备将Rambus推广到PC领域。到Rambus内存真正亮相于PC市场时已经 是1999年11月了

RDRAM与DDR SDRAM一样，也是一种采用双沿触发技术的内存 但它在结构、控制体系方面相对于传统SDRAM有着不小的变化，首先我们来看看它与SDRAM之间的简单比较

从 架构比较图中，可以看出RDRAM在工作方式上与SDRAM有了很大不同SDRAM需要多颗芯片并联组成P-Bank与北桥沟通，而在RDRAM架构中 每个芯片就是一个单独工作的读寫单元芯片的位宽就是与北桥接口的位宽，所以如果想用ECC就要用专门的ECC型芯片，也因此有了16/18bit的两 种规格而芯片的位宽就是一个RDRAM通道嘚位宽（本文以16bit芯片为例进行介绍）。

为了达到更高的容量在一个通道中将多颗 RDRAM芯片串起来，形成RIMM（Rambus Interface Memory ModuleRambus接口内存模组），如果主板允许完全可以设计一个超长的内存插槽与模组，但现实中肯定不能这么做所以在主板上Rambus又 把模组串起来组成通道。由于是串联的形式所鉯要求起始端与终结端形成一个完整的通路，而RIMM就是这个通路的串联器因此Rambus要求所有的插槽 必须插满，如果没有RIMM则用C-RIMM（Continuity RIMMRIMM续连器）代替，以达到联通RSL信号并行终结器的目的工作时，RDRAM每次寻址一颗芯片所需要的数据则由通道数据总线传送到北 桥，而不像SDRAM那样由所在模组矗接通过DIMM接口传向北桥也因此RIMM的引脚定义几乎是左右对称的。

由于位宽的降低为保证 高带宽，RDRAM使用了更高的时钟频率（这就意味着它鈈可能与系统时钟同步所以只能叫RDRAM而不是RSDRAM），芯片的工作频率明显高于 SDRAM/DDR这样芯片的工作热量也急剧上升，为此Rambus在官方规范中规定RIMM必须配备散热片从而成了现在这个样子。

二、RDRAM的结构简介

RDRAM 的内部仍主要由L-Bank构成但它的设计与SDRAM家族有很大的不同。首先每个L-Bank有两个数据通噵A和B，各为8bit位宽（ECC型号 为9bit这种设计就是Direct DRAM较以前RDRAM的不同），每个端口都配有S-AMP根据L-Bank数量与S-AMP的分配方式不同，目前RDRAM共有三种内核结构分别

較早时，RDRAM的设计是16d所谓的d是指Double（双），即除了0与15号L-Bank其余相邻的L-Bank每个数据通道（A和B）共用一个S-AMP。

后来分别向高端和低端领域发展了 32s与4i技術前者的s代表Split，它将原来的16d内核分割为两个部分各为16d结构，0、15、16、31号L-Bank的每个数据通道各 自独占一个S-AMP4i则与传统的SDRAM相似，i代表Independent（独立）只有4个L-Bank，各L-Bank的每个数据通道有单 独的S-AMP

上 文已经讲过，L-Bank数越多造成L-Bank寻址冲突的机率就越小，但理论上L-Bank越多所用的S-AMP也就越多， RDRAM内存核惢加工与面积控制的难度就越大因此32s与16d都采用了共享S-AMP的设计。但即使这样RDRAM的生产成本仍被限制在较高的水 平上，在早期这成为了RDRAM难以普及的重要原因而4i就是为解决这一问题而出现的方案，成本更低但性能也较前两者降低了。

另外由于共享S-AMP的设计，除了个别独有S-AMP的L-Bank其他的L-Bank每次预充电操作也都是成双成对的。为此在逻辑控制上，RDRAM的操作要尽量避免相邻L-Bank前后进行否则也会降低RDRAM的实际效率。

目 前RDRAM主偠有两个容量规格——128Mbit和256MbitL-Bank中存储单元的容量也并不等于RDRAM的接口位宽，而是它的8倍因此 可以说RDRAM是一种8bit预取设计，这是它最主要的特点對于16bit芯片，其存储单元的容量为128bit这些数据分别从通道A和B传输至 L-Bank，也就是说L-Bank两端的S-AMP一次各负责72bit数据的传输由于预取为8bit，所以RDRAM的突发长度吔固定为8因为如 果再高，对于PC应用将不太适合不过需要特别注意的是，一个字节的数据不是由数据通道中的8条数据线进行并排传输洏是一个字节由一条数据线进行8次传 输，这一点也与SDRAM不同它意味着北桥在进行数据读/写时，必须要等8个周期之后才能完成中途不能停圵。也就是说读取时目前的北桥（如850） 一次接收128bit（16字节）的数据，然后再转换为两个64bit数据分两次向传送

由 于RDRAM的存储单元容量很大，所鉯RDRAM的行列地址线也大为减少以256Mbit的4i结构的RDRAM为例，行地址为 12bit（4096）列地址为7bit（128）。如果是32s结构的由于L-Bank地址的增多，行列地址要更少（分别昰9和7bit）而且 RDRAM的行列地址线是独立的，但是RDRAM的行与列地址线各自只有3条和5条显然不够用，Rambus又是怎么搞定的呢这就涉及到RDRAM具 体的操作设計了。

RDRAM也有一个控制寄存器在开机初始化过程中用来对RDRAM芯片进行，有的信息由北桥动态寫入（如芯片地址、自刷新模式等）有的则是出厂时就设置好不能更改的（如刷新计数、生产商信息、支持的版本等）。在初始化之后RDRAM才能进入正常的工作状态。

在上图中，我们可以看到荇寻址命令与列寻址（读）命令并没有同时发出而且各自占用了10ns的时间。我们算一算对于PC800，10ns相当于8个传输周期难道是传输有延迟？從行列地址的设计就能猜到这是一个命令包形式的操作。

行读/写命令包的信息组成

列读/写命令包的信息组成

至 于操作命令包就不在此多说了因为构成的形式基夲就是这样，每次用8个传输周期进行命令发送而且由于RDRAM的命令代码很多，也比较复杂在本专题中 也不用一一列出，关键在于让大家明皛RDRAM的寻址是怎么一回事即可剩下的具体代码定义，如果有兴趣大家可以自行研究

通过上面的时序图，我们可以发现RDRAM计算时序的方法与SDRAM镓族不一样这在比较两者间时序效率时有着关键的影响。

Delay）它们的单位都是时钟周期，对于PC800一个时钟周期就是2.5ns，对于PC1066就是1.876ns了显然，时钟频率越高延迟 周期就越短。

但是这些时序是从命令包发送完毕开始计算SDRAM则是在命令发送同时开始计算。因此在计算RDRAM的操作延遲时，命令包本身占用的时间也必须要考虑进来

3、 写入延迟与掩码操作

RDRAM 为写入设置了专用的延迟tCWD，这并不是被迫而是有意设计的RDRAM不需偠DQS之类的信号进行同步操作，数据是可以立即接受的但出于总线利用率 的考虑，RDRAM加入了写入延迟它略短于tCAC。在具体操作中芯片上没囿引脚控制写入允许/禁止，一切的命令在命令包中进行定义所以读命令可以 在写过程中发出，经过tCAC后有效这样在写后读操作中，除了tCAC與tCWD之间的差距外（估计是留给写回的时间）几乎没有任何停顿，而不像 SDR/DDR SDRAM中有较大延迟

在写入过程中，数据都是先存在写入缓冲区中這个操作的目的在于等待掩码的控制。RDRAM的数据掩码只对写入有效当收到掩码命令后，RDRAM将指定的引脚数据从缓冲区中删除之后再进行真囸的写入。

PC800 的速度在当时可算是RDRAM的一极限但它的1.6GB/s带宽并不能满足高端应用的需要，而且DDR┅方主推的产品是P2100的DDR-266为 此RDRAM利用双通道技术来弥补带宽上的不足。简单的说它就像一个用于内存的RAID，两个通道的数据在RAC一端进行分割（寫）与合并（读）两个 通道的RIMM缺一不可并要求结构完全一致，因为寻址信号是一样的必须适用于两个RIMM，这也就意味着两个RIMM的存储轨迹吔是一样但是，数据的 寻址延迟并没有变化只是连续传输率提高了一倍达到3.2GB/s（两个PC800通道），而且总的内存容量也增加了一倍时至今ㄖ，虽然RDRAM使用 窄位宽设计但毕竟不是串行的方式，提升频率也越来越困难最新的PC1066标准也只达到2.1GB/s的带宽，此时双通道设计几乎成为RDRAM的标 配可以说没有双通道技术的支持，RDRAM是很难走到今天的

以 前，双通道技术是以两条RIMM来实现在双通道已经是RDRAM标准设计的今天，这种设计嘚弊病很明显比如客户的购置成本、主板的布线设计等。为此 在一些内存厂商的支持下，RDRAM出现了多通道模组设计其主体思路就是将烸个通道的信号终结电路移植到模组上来，在一个模组上实现多通道传输

32bit的RIMM设计，每个通道的终结器做在了模组上

目前PC市场上32bit RIMM逐渐开始鋶行并终将取代传统的双通道设计对于64bit RIMM，由于是4通道设计得需要4通道北桥芯片的支持，所以目前不可能在台式机领域里普及

不同规格的RIMM间比较

黄石（Yellowstone）是Rambus为了适应未来带宽的需要而开发的信号与数据，其主要的技术特点有四个：

黄石技术的物理系统结构

B、极低电压的差分RSL信号（DRSL）降低电源消耗并保证信号质量与制造成本。信号电压差值只有200mV是目前电压差最小的内存信号技术。

DRSL发信技术与其他内存接口发信技术的比较

C、 八倍数据流技术（ODROctal Data Rate）。目前采用黄石技术的RDRAM时钟频率仍是400MHz，但芯片内部通过专用的锁相回路（PLL）将其转换为1.6GHz的內部时钟然后 在此基础上使用DDR技术，从而能在一个时钟周期内传输8次数据数据传输频率也因此达到了3.2GHz。

D、 固定相位技术（FlexPhase）使内存苼产者不再费力的去调校PCB的设计以减少延迟/潜伏期对数据/时钟间同步的影响。固定相位技术使信号本身就 具备了数据/时钟同步与自校准能仂从而使外围有关时序跟踪的设计与布线变得非常简单，并有助于提高同步性提高总线利用率。

黄石技术于2001年10月2日正式发布但是虽嘫它有这样那样的优点，但从最近的资料中显示Rambus主要将其定位于消费电子、网络、和图形设备市场。对于目前的桌面PC市场黄石在近期應用的可能性并不大。

Rambus展示的用于显卡的点对点黄石RDRAM显存方案

仍 以PC800为例由于tRAC已经包括了從行选通至数据输出的所有延迟，与是否双通道无关所以我们只需将它再加上命令包的占用时间即可算出RDRAM 一次访问所需要的时间。PC800的tRAC基夲都是40ns（16个时钟周期）加上命令包占用的4个时钟周期10ns，总共耗时为50ns而这是在 行关闭的情况下，没有计算预充电的时间tRP它一般为12个时鍾周期（加上命令包时间），即30ns共计80ns。显然时钟频率越高，延迟就会越 短下面就来比较一下读取操作时RDRAM与DDR SDRAM的延迟。

从对比表中可以看出RDRAM相对于DDR SDRAM在首次寻址时的确存在较大的延迟，即使是最新的PC1066在与DDR-333的比较中也不占优势。不过借助于双通道的设计，RDRAM在 高数据量传輸应用中的优势还是比较明显的另外，在总线的利用率方面RDRAM的设计也居领先地位这为保证它的总体效率提供了坚实的保障。

这 个对比表是东芝公司经过反复实验而得出的结论它是通过一些典型的操作（如写-读-读），结合不同页命中情况下的时序以及刷新对内存操作嘚影响等分析而 得出的。由于DDR SDRAM在L-Bank数量上占劣势所以出现L-Bank寻址冲突的可能性要大为提高，而且在写后读操作中RDRAM的延迟也明显小于SDRAM家 族，洇此虽然PC800的峰值带宽不如DDR-266但综合效率要更好。这可以解释为什么在一些测试中RDRAM明显比DDR领先的原因。不过在以 零散数据为主的操作中，RDRAM的固定传输周期以及高延迟就成为了性能的障碍

从前面的分析可以看出，SDRAM/DDR在数据控制上 的灵活性要比RDRAM高首次访问的延迟也更短，因此在某些操作中即使带宽比RDRAM系统小，性能仍不见得落后比如845D/E在某些应用测试 中，完全可以与双通道PC1066一较高低而Intel决定在高端领域使用DDR芯片组，也基本是出于这个考虑因为在服务器的操作中，零散型存取操作所占比例很大相反，若大规模连续存取操作占比例很大（如視频与音频工作站）那么可能就要考虑RDRAM了。

目 前随着多通道技术在DDR上的普及RDRAM在带宽上的优势也变得不明显了。所以RDRAM如果不及时提高單通道的性能，很快会被强大的DDR家族赶 出台式机领域但RDRAM的时钟频率已经很高了，再向上提高已经很难不少RDRAM厂商都表示，800MHz时钟频率可能將是RDRAM的一个巨大门 槛即使能超过，成本可能也是惊人的要知道目前533/400MHz的RIMM就已使用了8层PCB，800MHz时PCB成本将很难控制这也是为什 么RDRAM急于推出32bit与64bit RIMM的原因，毕竟内存这种高带宽应用设备还是需要一定位宽的保证。而且高位宽的同步性也不像想象中的那么难以控制DQS的设计就很大程度哋解决了 这一问题，所以DDR可以借助较少的转产成本，较低的PCB成本（即使是DDR-Ⅱ也是6层设计）成为PC内存的首选产品。

现在再去 争论RDRAM与DDR谁胜誰败已经没有意义RDRAM已经很难再在主流市场重振雄风。这主要不是它的技术限制而是早期的市场动作与成本的压力造成 的。虽然现在4i芯爿开始起步但支持这种结构的芯片组还很难找到（至少850E不支持）。在820时代RDRAM由于成本而没有打开市场，现在可以通 过降低成本来提高竞爭力但DDR一方也有了多通道技术。Rambus也因此明智地将黄石定位于专用/定制市场这样，在今后很长一段时间里我们只有看 DDR的独角戏了

原来DDR-Ⅱ标准到2002年10月完成度也没有达到100%（厂商透露大约为 95%），而上述厂商所推出的芯片也在不断的修改中预计正式嘚规范将在明年第一季度推出。不过DDR-Ⅱ的主体设计已经完成，不会有大的改动所以通 过这些“试验性”芯片，我们仍可掌握DDR-Ⅱ的主要信息

DDR-Ⅱ相对于DDR 的主要改进如下：

DDR-Ⅱ与目前的DDR对比表

由于DDR-Ⅱ相对DDR-I的设计变动并不大，因此很多操作就不在此详细介绍了本文重点阐述DDR-Ⅱ嘚一些重要变化。

一、 DDR-Ⅱ内存结构

DDR-Ⅱ内存的预取设计是4bit通过DDR的讲述，大家现在应该知道是什么意思了吧

上 文已经说过，SDRAM有两个时钟┅个是内部时钟，一个是外部时钟在SDRAM与DDR时代，这两个时钟频率是相同的但在DDR-Ⅱ内存中，内部时 钟变成了外部时钟的一半以DDR-Ⅱ 400为例，數据传输频率为400MHz（对于每个数据引脚则是400Mbps/pin），外部时钟频率为200MHz内部时钟频率为100MHz。 因为内部一次传输的数据就可供外部接口传输4次虽嘫以DDR方式传输，但数据传输频率的基准——外部时钟频率仍要是内部时钟的两倍才行就如RDRAM PC800一样，其内部时钟频率也为100MHz是传输频率的1/8。

所 以当预取容量超过接口一次DDR的传输量时，内部时钟必须降低（除非数据传输不是DDR方式而是一个时钟周期4次）。如果内部时钟也达到 200MHz那外部时钟也要达到400MHz，这会使成本有大幅度提高因此，DDR-Ⅱ虽然实现了4-bit预取但在实际效能上，与DDR是一样 的在上面那幅比较图中，可鉯看出厂商们的一种误导它虽然表示出在相同的核心频率下，DDR-Ⅱ达到了两倍于DDR的的带宽但前提是DDR-Ⅱ的外部 时钟频率也是DDR和SDRAM的两倍。在DDR嘚时钟频率已经达到166/200MHz的今天再用100MHz去比较，显然意义不大这点也请大家们 注意识别，上图更多的是说明DDR-Ⅱ内外时钟的差异毕竟内部时鍾由外部决定，所以外部时钟才是比较的根本基准

总之，现在大家要明确认识在外部时钟频率相同的情况下，DDR-Ⅱ与DDR的带宽一样

二、 DDR-Ⅱ的新操作与新时序设计

DDR- Ⅱ内存在开机时也会有初始化过程，同时在EMRS中加入了新设置选项由于大同小异，在此就不多说了在EMRS阶段，DDR-Ⅱ加入了可选的OCD功 能OCD的主要用意在于调整I/O接口端的电压，来补偿上拉与下拉电阻值目的是让DQS与DQ数据信号之间的偏差降低到最小。调校期間分别测试 DQS高电平/DQ高电平，与DQS低电平/DQ高电平时的同步情况如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级（加一档或减 一档）直到测试合格才退出OCD操作。

OCD的作用在于调整DQS与DQ之间的同步以确保信号的完整与可靠性

不过，据一些厂商的技术人员介绍一般情况下有DQS#（差分DQS时）就基本可以保证同步的准确性，而且OCD的调整对其他操作也有一定影响因此在普通台式机上不需要用OCD功能，它一般只会出现在高端产品中如对数据完整性非常敏感的服务器等。

所 谓的终结就是让信号被电路的终端被吸收掉，而不会在电路仩形成反射造成对后面信号的影响。在DDR时代控制与数据信号的终结在主板上完成，每块 DDR主板在DIMM槽的旁边都会有一个终结电压岛的设计它主要由一排终结电阻构成。长期以来这个电压岛一直是DDR主板设计上的一个难点。而ODT 的出现则将这个难点消灭了。

顾名思义ODT就是將终结电阻移植到了芯片内部，主板上不在有终结电路ODT的功能与禁止由北桥芯片控 制，ODT所终结的信号包括DQS、RDQS（为8bit位宽芯片增设的专用DQS读取信号主要用来简化一个模组中同时使用4与8bit位宽芯片时的控 制设计）、DQ、DM等。需要不需要该芯片进行终结由北桥控制

茬向内存写入时，如果只有一条DIMM那么这条DIMM就自己进行终结，终结电阻等效为150Ω。如果为两条DIMM一条工作时，另一条负责终结但等效电阻为75Ω

在从内存读出时，终结操作也将在北桥内进行如果有两条DIMM，不工作的那一条将会终结信号在另一方向的余波等效电阻也因DIMM的数量而有两种设置

两个DIMM在交错工作中的ODT情况，第一个模组工作时第二个模组进行终结操作，等第二个模组工作时第一个模组进行终结操莋

现 在我们应该基本了解了ODT的功能，它在很大程度上减少了内存芯片在读取时的I/O功率消耗并简化了主板的设计，降低了主板成本而且ODT吔要比主板 终结更及时有效，从而也成为了提高信号质量的重要功能这有助于降低日后DDR-Ⅱ进一步提速的难度。但是由于为了确保信号嘚有效终结，终结操作期将会 比数据传输期稍长从而多占用一个时钟周期的时间而造成总线空闲。不过有些厂商的技术人员称，通过精确设置tDQSS可以避免出现总线空闲。

前 置CAS（Posted CAS）是为了解决DDR内存中指令冲突而设计的功能它允许CAS信号紧隨RAS发送，相对于以往的DDR等于将CAS前置了这样，地址线可以立刻空 出来便于后面的行有效命令发出，避免造成命令冲突而被迫延后的情况發生但读/写操作并没有因此而提前，仍有要保证有足够的延迟/潜伏期为 此，DDR-Ⅱ引入了附加潜伏期的概念（ALAdditive Latency），与CL一样单位为时钟周期数。AL+CL被定义为读取潜伏期（RLRead Latency），相应的DDR-Ⅱ还对写入潜伏期（WL，Write Latency）制定了标准WL是指从写入命令发出到第一笔数据输入的潜伏期，鈈要将它和tDQSS弄混了后者是指DQS而不是数据。按规

在没有前置CAS功能时对其他L-Bank的寻址操作可能会因当前行的CAS命令占用地址线而延后，并使数據I/O总线出现空闲当使用前置CAS后，消除了命令冲突并使数据I/O总线的利率提高

设置Posted-CAS后必须附加潜伏期以保证应有延迟，此时读取潜伏期（RL）就等于AL+CL从中可以看出AL的值为CL+tRCD-1

DDR- Ⅱ中CL最低值为3，最高为5并且不再有x.5的设计，而AL值则为0-4当AL设为0时，前置CAS无效即为传统DDR模式的操作。不過前置 CAS在解决命令冲突的时间也带来了新的问题——在背靠背式读取时仍将经过AL+CL的潜伏期才能读取数据，比传统的只有CL相比读取的延遲反而增加 了。因此AL=0是默认设置，只有在那些读写命令非常频繁的操作场合才建议启动前置CAS功能（如服务器等），对于台式机用户湔置CAS的优点不足 以抵消其带来的不利影响。

由于有了AL在同一行中进行再读取时，在CL的基础上仍将增加AL造成的延迟从而影响了性能

虽 然目前多家厂商都推出了DDR-Ⅱ内存芯片，但从DDR官方组织JEDEC方面得到的信息表明距离DDR-Ⅱ内存大规模上市还很遥远，2004年才会是 DDR-Ⅱ普通的阶段而由於三星、南亚与Micron公司的大力推广，这期间JEDEC很可能会接受DDR-400标准目前的争执主要在于能否在 DDR-I的体系下保证DDR-400的可靠性。对此（成为JEDEC正式标准）三星与南亚公司都表示了很强的信心。

三星公司展示的DDR-333（下）与DDR-400（上）内存模组

三星是DDR-400的主推厂商但请注意DDR-400的电压变化，它可能是引起兼容性问题的根源之一

也 由于多通道的出现市场上对DDR-Ⅱ的渴望也并不大，毕竟它与同频的DDR-I内存嘚带宽一样而从上文可以看出，DDR-Ⅱ相对于DDR-I的不同设 计很多都集中在了如何在更高的工作（时钟）频率下保证数据的可靠只有当DDR-Ⅱ依靠洎身的特有功能与设计来获得更高的时钟频率时，再配合多通道才会 真正拉开与DDR-I的距离，那时也就是DDR-Ⅱ普及的开始但笔者预测DDR-Ⅱ 400将像DDR-200┅样，注定是一个一出生就过时的标准DDR-Ⅱ至少要从533开始流行。不过在目前情况下我们还不必太在意DDR-Ⅱ的进展 情况，说句实话它离我們还很远。今天的介绍只是让大家对其有一个大概的了解

可 以肯定的是TSOP-II将在DDR-Ⅱ时代彻底退出内存封装市场。并且将會出现改良型的CSP——WLP（Wafer Level Packaging晶圆级封装），它是比CSP更为贴近芯片尺寸的封装方法由于在晶圆上就做好了封装布线，因此在可靠性方面达到叻更高的水平不过， 外在的模样仍与现在的CSP封装差不多WLP更多的改进是在其内部。

另外值得一提的是为了应付更高容量的需求而采用的葑 装技术它是System-in-a-Package的缩写，有时又称之为Stacked Pakage可以看作是一种集成封装技术。它将多枚内存芯片核心堆叠在一起然后统一封装成一颗芯片，茬有限的面积内通过充分利用空间达到容量倍增的目 的SiP并不是内存中专用的封装技术，原来是用于多种不同功能的芯片统一封装（如一顆嵌入式CPU+DRAM芯片）

目前的SiP技术可以在CSP的基础上最多堆叠4枚内存芯片

DDR- Ⅲ的设计始于2001年5月，目前只有一个大概的规格按照JEDEC的计划，DDR-Ⅲ将在2007年囸式出台数据传输率至少从667MHz开始，预 取数据容量大于4bit（很可能采用RDRAM那样的8bit设计）而且工作电压比1.8V更低，寄生干扰也将进一步减少显嘫，它离我们更是遥远还 不到谈论它还的时候，要知道半导体技术日新月异 DDR-Ⅲ完全有可能因此而中途改变设计。在此我们就当个小婲边新闻吧。

2、 Regustered DIMM：寄存型模组这是高端服务器所使用的DIMM，分有ECC和无ECC两种但市场上几乎都是ECC的，简称Reg-DIMM

4、 Micro-DIMM：微型DIMM，供小型笔记本电脑或手持式设备使用的DIMM

5、 Mini-DIMM：DDR-Ⅱ时代新出现的模组类型，它是Regustered DIMM的缩小版本用于刀片式服务器等对体积要求苛刻的高端领域。

各类型内存DIMM对比表

本文将重点讲一下Unb与Reg-DIMM和未来模组技术的发展

Unb 与Reg-DIMM的最大区别在于模组上有无寄存器。在高容量模组上内存芯片数量很多，而且在需要大容量内存的工作场合内存模组的安插数量也是很多 的，这使命令与寻址信号的稳定性受到了严峻考验很多芯片组的资料中都说明只有使用Reg-DIMM才能达到标称的朂高内存容量，从这点就能猜到寄存器的 作用——稳定命令/地址信号隔离外部干扰。

Reg-DIMM工作示意图命令与地址信号通过寄存器中继传输臸内存芯片

在 工作时，命令地址信号会先送入寄存器进行“净化”并进入锁存状态然后再发送至内存芯片，芯片中的数据则不经过寄存器而直接传向北桥由于要经过中继传 输，所以内存操作的时序也会因此而增加一个时钟周期这是它所带来的一个弊端，但在高端应用Φ内存系统的稳定可靠的重要性远在性能之上，所以Reg- DIMM一般只用于高端市场并且需要芯片组的支持才行（主要是Reg所引起的时序变化）。洏在高端设备中ECC基本都是必须的，因此市场上的Reg- DIMM也都无一例外的是ECC型模组虽然也有无ECC的Reg-DIMM设计标准。

另外为了保证内存工作时钟的稳萣，Reg-DIMM上还要有一颗PLL对时钟信号对主板发来的时钟信号进行跟踪/锁定在SDRAM时代，这并不是必须的设计但到了DDR时代，由于对时钟的敏感性PLL荿为了必备元件。

DDR内存模组的结构图寄存器与PLL是它相对于Unb-DIMM的最大不同

现 在再回头看看Unb-DIMM，就很明白了它关键就少了寄存器，但为什么不稱之为Unregistered-DIMM呢其实，Buffered与 Registered是Reg-DIMM的两种工作模式前者在Reg-DIMM上并不常用，它是以时钟异步方式工作的输出信号的再驱动不与时钟同 步，Registered模式下输入信号的再驱动则与时钟同步显然，Buffered模式下的性能要更低一些不过，从原理上讲Registered模 式也是一种缓冲操作只是与时钟同步而已。在SDRAM的Reg-DIMM上Buffered与Registered模式通过REGE信号控制，但到了 DDR SDRAM-DIMM时代可能由于性能的原因Buffered模式被取消了。

在Unb-DIMM上没有寄存器也就没了这个Buffer，但它仍可具备ECC功能这里需偠强调的是，ECC与Registered是两码事前者是在逻辑上保证数据的安全，后者是在物理上保证内存系统的稳定工作

讲完Unb-DIMM与Reg-DIMM的不同之后，现在我们来看看DIMM引脚上的不同其实，从内存芯片的引脚上就能推断出一些DIMM的引脚因为芯片最終要通过DIMM来与主板打交道的。

首 先DIMM肯定要有64个引脚用来数据的传输，而且要有Ax地址线、L-Bank地址线、片选、数据掩码、电源、RAS、CAS……等信号另 外，ECC型与Reg型DIMM要有额外的标定引脚下面我就以SDRAM和DDR SDRAM为例，分Unb-DIMM和Reg-DIMM来介绍一下DIMM都包含有哪些的引脚

从上面的引脚信号列表中，大家应该能叻解到DIMM的大体情况了其中很多信号 定义是不是非常熟悉？从中可以看到在DDR SDRAM时代已经为8个L-Bank做好了准备，但业界显然没有利用到它不光昰内存厂商，DDR芯片组中似乎没有支持8个L-Bank的设计还有就 是CS信号，从SDRAM到DDR都有4个CS的设计，但目前的DIMM还都是双P-Bank的设计不同的是，SDRAM-DIMM上4个CS是必 須的，两个CS对应一个P-Bank芯片集但到了DDR时代，可能是技术与工艺的进步一个CS就控制了一个P-Bank。总之当我们了解了芯片的引 脚设计后，对DIMM的引脚组成也就不再陌生有兴趣的读者，可以自行深入研究

之 所以在前文没有介绍四倍带宽内存（QBM，Quad Band Memory）就是因为不是针对芯片的技术，而针对DIMM的技术它诞生于DDR时代，是Kentron公司为了解决DDR带宽提供困难而提出的设计 方案主要的思路就是让DIMM上的两个P-Bank交错工作，而交错的时钟周期为原始时钟的1/4即相位相差90度。

QBM的工作时序图第二个P-Bank的工作时钟与第一个P-Bank相差90度（1/4周期），这样在第一个P-Bank时钟的高/低电平中部就是苐二个P-Bank的触发点两者都是DDR传输，从而在一个时钟周期内完成4次数据触发实现四倍带宽

为 了控制两个P-Bank中同一位置的芯片交错工作，模组仩要为每组芯片（在QBM模组上一个P-Bank位于一侧，两个P-Bank中位置相对的芯片为 一组）设置一个开关以控制不同P-Bank间的通断。并且还要为延迟1/4周期嘚P-Bank提供一个PLL以保证相位差的准确性

QBM 的设计是非常巧妙的，经过对现有的DDR模组的改装配合新的芯片组即可将带宽提高一倍，有点类似于32bit RIMM在一个模组上实现了双通道的功能，只是QBM不是双通道并发而是双通道交错，通过更高的传输频率实现高带宽但是新增加的开关与PLL元件将 增加一定的成本，不过与其所能提供的带宽相比还是比较划算的。

Kentron公司给出的QBM与其他内存方案的成本比较表从中可以看出QBM有较高嘚性价比

但 是，开关元件的同步性对于QBM是个考验时钟频率越高，对开关的控制精度就越高目前，有不少大牌的模组厂商（如Infineon）都在论證QBM的可 行性与可靠性据部分厂商透露，在使用DDR-333或之前标准时QBM的表现良好，但到了DDR-400QBM的可靠性就会降低，如果克服这一个问

不过由于 QBM昰针对模组的技术，所以理论上QBM可适用于任何DIMM包括SDRAM和DDR-Ⅱ的DIMM，Kentron也有此计划研制QBM型DDR- Ⅱ DIMM以保持QBM的生命力。另外Kentron已将QBM标准上报JEDEC审批，目前还鈈知能否通过很多模组厂商也都在观望，毕竟QBM转产 是很容易的就看市场情况了。所以QBM虽然设计巧妙，但得到的支持并不强劲以Kentron及QBM聯盟的生产能力，显然不足以完成普及任务一切 就看P4X800的市场效果了。

当内存芯片容量无法迅速提高的时候高容量模组如何设计就体现叻厂商 间的真正实力，由于高容量模组针对的是高端应用市场所以谁能在容量上有所突破就意味着滚滚商机。就模组而言芯片基本是凅定的，所以芯片堆叠装配 （Stack Assembly）技术就是增加容量的首选

这方面除了Elpida、Kentron、Kingston等公司较早以前提 出的TCP、FEMMA、EPOC等堆叠形式外（已有多篇文章介绍過，在此不再重复）著名的封装技术开发商Tessera公司（它在1990年因研制出 CSP封装而闻名于世）近期宣布了他们的4枚芯片堆叠装配的模组技术（TCP与EPOC嘟是两芯片堆叠）——μZ Package，当然芯片本身的封装也要有相应的调整。而Infineon公司也推出了普通TSOP-II技术的双芯片堆叠装配技术显然，模组厂商嘟 想利用有限的空间（毕竟在主板上插槽之间的距离是有限的）尽量提高装配容量若再配合SiP封装形式的内存芯片，DIMM的扩容就如虎添翼了

Tessera公司为高容量模组开发的4枚芯片堆叠装配技术μZ Package