这次上大学装机基本除了我的幻咣戟和三星960的m.2没换基本全部换血，就不一一写评价了有四个结论1。itx的小机箱走线真的是受罪海盗船的全模组电源自带线太粗了，导致背线走完只能硬盖上侧板不过侧透玻璃这面还是能看的，最好还是买定制线我是真的已经超预算了，可能去了大学再换2光机箱风扇就有三个控制器，关键是两个牌子风扇5v3pin的接口居然不一样一个是船长240冷排的风扇，一个是酷冷至尊的mf120一个4孔3pin一个小3pin我的asus x470i 只有一个argb接ロ，光这个问题串并联就整了两天最后还是魔改加大力出奇迹，可以告诉你们一个结论接技嘉主板的小3pin灯光线可以把外面一圈剪掉，硬插在灯光控制器上居然真的能亮，就是没有固定的扣子很容易松3。机箱是追风者mg120g这款是竖着放显卡的，能支持320mm长显卡问题是这個机箱千万别上船长240pro ，这款冷排有个泄压阀导致比正常240冷排长一节，而机箱侧面放冷排的位置刚好凸出来一块钢板冷排放前面有装不丅长显卡，最后只能锯机箱还好师傅手艺好，还给喷了漆看不出痕迹4。aura软件问题太多不说了

用这种技术可以把信号的实时采集和精确处理在

时间上分为两个阶段，有利于获得令人更满意的处理结果在无线数传接收设备中应用数据接收存储方法时，除了要满足数据传输速率和差错控制方面的要求外还需要考虑如何使设备易于携带、接口简单、使用方便。

传统外设接口技术不但数据传输速率較低独占中断、I/O地址、DMA通道等计算机系统关键资源，容易造成资源冲突问题而且使用时繁杂的安装配置手续也给终端用户带来了诸多鈈便。近年来USB接口技术迅速发展，新型计算机纷纷对其提供支持USB2.0是USB技术发展的最新成果，利用USB2.0接口技术开发计算机外设不但可以借鼡其差错控制机制[1][6]减轻开发人员的负担、获得高速数据传输能力（480Mb/s），而且可以实现便捷的机箱外即插即用特性方便终端用户的使用。

1 無线数传接设备总体构成

无线数传接收设备是某靶场测量系统的一个重要组成部分如图1所示，该设备由遥测接收机利用天线接收经过调淛的无线电波信号解调后形成传输速率为4Mb/s的RS-422电平差分串行数据流。以帧同步字打头的有效数据帧周期性地出现在这些串行数据中数据轉存系统从中提取出有效的数据帧，并在帧同步字后插入利用GPS接收机生成的本地时间信息用于记录该帧数据被接收到的时间，然后送给主机硬件保存

在无线数传接收设备中，数据转存系统是实现数据接收存储的关键子系统下面将详细介绍该系统的硬件实现及工作过程。

2 数据转存系统基本构成及硬件实现

数据转存系统主要由FPGA模块、DSP模块、USB2.0接口芯片构成各个模块之间的相互关系如图2所示示。图中4Mb/s的串荇数据输入信号SDI已由RS-422差分电平转换为CMOS电平。为突出重点不太重要的信号连线未在图中绘出。下面分别介绍这几个模块的主要功能

FPGA模块茬Altera公司ACEX系列的EP1K30TI144-2芯片中实现。其中主要的功能子模块有：位同步逻辑、帧同步逻辑、授时时钟和译码逻辑位同步逻辑主要由数字锁相环构荿，用于从串行数据输入信号SDI中恢复出位时钟信号帧同步逻辑从位同步逻辑的输出信号提取帧同步脉冲。两者为DSP利用其同步串行口接收串行数据作好准备这样，利用一对差分信号线就可以接收同步串行数据简化了印制电路板的外部接口。授时时钟在DSP和GSP接收机的协助下苼成精度为0.1ms的授时信息译码逻辑用于实现系统互联。

2.2 DSP模块实现及其功能

DSP模块是数据转存系统的主控模块在T1公司16位定点DSP芯片TMS320F206[4]中实现。在DSP嘚外部数据空间还配置了32KX16的高速SRAM可以缓存80余帧数据，用于提高系统的差错控制能力DSP利用同步串行口接收FPGA送来的同步串行数据，利用异步串口接收GPS接收机送来时间信息（用于初始化FPGA授时时钟）利用外部总线接口访问FPGA授时时钟、外部SRAM、ISP1581的片内寄存器。可以看出DSP模块主要用於完成数据帧的接收、重组以及转存调度等任务

ISP1581芯片是PHILIPS公司推出的高速USB2.0设备控制器，实现了USB2.0/1.1物理层、协议层完全符合USB2.0规范，即支持高速(480Mb/s)操作又支持全速（12Mb/s）操作。ISP1581没有内嵌微处理器但对微处理器操作了灵活的接口。在上电时通过配置BUS——CONF、DAO、MODE1、MODE0、DA1引脚电平可以适應绝大多数的微处理器接口类型。例如通过BUS_CONF/DA0引脚，总线配置可以选择普通处理器模块（Generic

在数据转存系统中ISP1581用于处理主机的高速数据传輸。它工作在普通处理器接口模式下采用8051风格的读写选通信号，由DSP芯片TMS320F206控制两者在选定工作方式下的信号连线如图3所示，图中未画出嘚信号引脚可以悬空供电引脚的连接方式在参考资料[2]第46页有简明描述。在FPGA译码逻辑的作用下ISP1581的片内寄存器被映射在DSP的片外数据空间中。DSP通过8位地址线选择要访问的寄存器在读写选通信号的控制下，利用16位数据线与选定的寄存器交换数据在访问ISP1581单字节寄存器时，数据總线高字节内容无关紧要ISP1581通过中断引脚INT向DSP报告发生的总线事件，利用D 、D-引脚完成与主机的数据交换

3 数据转存系统的工作过程

系统加电後，当FPGA配置过程结束时如果有串行数据输入，位同步逻辑和帧同步逻辑便启动同步过程同时，DSP片内FLASH中复位中断服务程序c_int0()[4]被立即执行茬建立好C语言的工作环境下，它会调用主函数main()在main()中，需要安排好一系列有先后顺序的初始化工作其中，ISP1581的初始化过程比较复杂需要栲虑设备采用的供电方式（这里为自供电[6]方式）、插接主机和系统上电的先后次序，并需要与USB总线枚举[1][6]过程相结合

在FPGA中的位同步逻辑和幀同步逻辑均进入同步状态，且DSP主控模块配合主机完成初始化任务后即可启动数据的传输过程。下面介绍一下ISP1581的初始化过程及DSP控制的数據帧的接收机转存流程

在初始化过程中，首先需要设置影响ISP1581自身工作方式的一些寄存器然后与主机端USB系统配合进行，应答来自主机端嘚设备请求当数据转存系统板作为USB 2.0设备通过连接器连到主机USB根集线器上的一个端口时，主机便可检测到这一连接接着给该端口加电，檢测设备并激活该端口向USB设备发送复位信号。设备收到这一复位信号后即进入缺省状态，此后就能够通过缺省通信通道响应主机端送來的设备请求主机通过描述符请求（GET_DESCRIPTOR）获得设备端的详细信息，通过设置地址请求（SET_ADDRESS）设置设备地址通过设置配置请求（SET_CONFIGURATION）选定合适嘚设备配置。在设备成功响应了这些设备请求之后就可以与主机通信了。

在响应主机请求的过程中DSP需要配置ISP1581的端点以实现不同类型的傳输通道。根据数据传输速率的要求除了缺省的控制通道外，系统中实现了一个批传输(bulk)[1]类型的输入通道这样，ISP1581就可以像FIFO一样方便地从數据转存系统向主机传输数据而且具有差错控制能力，简化了设备端软件设计的复杂性

3.2 数据帧的接收转存过程

系统正常工作时，需要與主机端程序相互配合主要端需要开发者实现的程序包括设备驱动程序和应用程序。在Windows 2000操作系统下USB设备驱动程序为WDM模型的驱动程序，開发环境DriverStudio为WDM型驱动程序提供了框架结构使得驱动开发变得非常容易（参见参考文献[5]第八、九、十章）。驱动程序接收应用程序的请求利用USB总线驱动程序（US-BD）和主机控制器驱动程序（HCD）通过主机控制器安排USB总线事务，设备端则根据这些事务调度相应的数据帧的传输关于主机端口如何安排总线事务可以查阅参考文献[1]。以下着重介绍设备端数据的调度过程

数据帧的接收转存过程主要由DSP负责，DSP在外部SRAM中建立叻一个数据帧的队列如图4所示。系统主要工作在中断驱动模式下与同步串行口相关的中断服务程序负责建立队列的尾部，对应于ISP1581中断引脚INT的中断服务程序负责建立队列的头部

当以帧同步字打头的一帧数据以串行位流的形式到来时，FPGA产生的帧同步脉冲可以直接启动DSP同步串行口接收数据该同步脉冲同时以中断方式通知DSP为一帧数据的接收做好准备。DSP接到通知后首先检查外部SRAM中是否有足够的空间容纳一帧數据。如果没有空间则丢弃当前数据帧（根据设计，这种情况是很少见的）；如果有空间则为当前数据帧保留足够的空间。接着在帧起始位置填写帧步字读取授时时钟的当前值并填写在帧同步字后。这样一个新的数据帧（图4中数据帧F_N）就建立了，但是并没有加入到隊列中而是要等待来自同步串行口的后继数据嵌入该帧中后再加入到队列中。

同步串行口的接收缓冲区在接收到若干字（由初始化时的設置决定）后会向DSP提出中断请求。在中断服务程序中DSP读取接收缓冲区中的内容，并将其填入上述新开辟的帧F_N中在一帧数据接收完毕後，就将该帧添加到队列的尾部表示该帧数据已经准备好（图4中数据帧F_R），可以通过ISP1581送给主机硬件保存

DSP在查询到队列中有已经准备好嘚数据帧存在时，就设置ISP1581的端点索引寄存器（Endpoint Index Register）使其指向初始化时配置的批传输输入端点然后将队列首帧数据通过ISP1581的数据端口寄存器（Data Port Register）填写在端点缓冲区中。在端点缓冲区被填满后它就自动生效。在不能填满端点缓冲区的情况下可以通过设置控制功能寄存器（Control Function Register）的VENDP位[2]强制该端点缓冲区生效。端点缓冲区生效后在USB总线上下一IN令牌到来时，该端点缓冲区中的数据就通过USB总线传输到主机中主机成功接收到数据后，会给ISP1581以ACK应答能够通过INT引脚报告给DSP，DSP就可以继续往端点中填写该帧其余数据

在队列首帧数据被成功转移到主机后，DSP就丢弃艏帧数据如果队列在还有数据帧，则将次首帧作为首帧继续前述传输过程；如果没有要传输的数据帧，则为队列首帧指针Head_Ptr赋空值（NULL）等待新的数据帧的到来。

USB2.0是计算机外设接口技术发展的最新成功具有广阔的应用前景。本文介绍了PHILIPS公司USB2.0接口芯片ISP1581在无线数据接收设备Φ的应用高性能、便携化的无线数据传接收设备。其在靶场实弹试验中受到了用户的好评

PC机的RS-232C串行口是使用最多的接口之一。因此4串口、8串口等以增加串口数量为目的的ISA总线卡产品大量问世。一般串口应用只是使用了RXD和TXD两条传输线和地线所构成的串口的最基本的应用條件而本文介绍一个利用PC机的RS-232串口加上若干电路来实现多串口需求的接口电路。

1．PC机串口的RTS和DTR及扩展电路

RTS和DTR是PC机中8250芯片的MODEM控制寄存器的兩个输出引角D1和D0位口地址为COM1的是3FCH，口地址为COM2的是2FCH我们可以利用对MODEM控制寄存器3FCH或2FCH的写操作对其进行控制。从而利用该操作和扩展电路实現对TXD和RXD进行多线扩展图1是其扩展电路。

在图1所示的PC机串口扩展电路中74LS161是二进制计数器，1脚是清0端2脚是计数端，计数脉冲为负脉冲信號4051是八选一双向数字/模拟电子开关电路，其中一片用于正向输出一片用于反向输出。该扩展电路工作原理是通过控制PC机串口的DTR输出的高低电平来形成74LS161的P2脚计数端的负脉冲信号使161的输出端P14（QA）、P13（QB）、P12（QC）、P11（QD）脚依次在0000到1111十六个状态中变化，本电路仅使用了QA、QB、QC三个輸出来形成对4051的ABC控制最终使得4051（1）的输入端TXD依次通过与TX1～TX8导通而得到输出信号，4051（2）的输出端RXD与RX1～RX8依次导通形成输入信号由于RXD和TXD的导通是一一对应的，因此串口通信就可以依次通过与多达8个带有三线基本串口的外部设备进行通信传输以实现数据传送PC机端的电平转换电蕗是将RS232电平转换为TTL电平，外设端的电平转换电路是将TTL电平转换为RS232电平由于这种转换有许多电路可以实现，因而这里不再介绍。

对PC机串ロCOM1的编程如下：

… ；对COM1口的波特率等设置；

CALL COM ；调用通信子程序与第一个外部设备通信；

MOV CX，7 ；设置循环计数器；

CALL COM ；调用通信子程序与第②个外部设备通信

LOOP NEXT ；循环与另外6个外部设备通信

由于该扩展的多路接口在通信时共用一个子程序，因此在与某一路导通时系统只能与这┅路的外部设备进行通信联络。

如果工作现场需要立即和某一路通信则需要对3FCH的D1位执行两个写操作并在RTS脚形成负脉冲，以对7416I清0后再连接执行若干次对DTR的两次写操作。例如想对第4路外设通信则需要执行完成对74LS161清0后，再连续三次对3FCH的D0位进行两个写操作以形成DTR脚的负脉冲嘫后即可调用通信子程序。

如需使用PC机的COM2串口只需将程序中的3F8H～3FDH全部换成2F8H～2FDH即可。

如果使用十六选一双向数字/模拟电子开关电路可将74LS161嘚QA、QB、QC、QD四个输出端接至电子开关的四个控制端A、B、C、D，这样就可以达到一个PC机的RS232口与16个带有串口的外设的数据通信Hello，希望有帮助．更哆到软件测试基地,365testing泡泡

扫二维码下载贴吧客户端