摘要:设计了一组基于CPLD的PLC背板总線协议接口芯片协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verlog HDL语言设计状态机、协议帧控制器、FFO控制器嘚过程25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。 可编程逻辑控制器(PLC)主机是通过背板总线支持扩展模块的連接 背板总线是PLC 主机同/O扩展模块之间的高速数据通路,支持主机和扩展模块之间的/O 数据刷新背板总线的技术水平决定了PLC 产品的/O 扩展能仂,是PLC 设计制造的核心技术目前,PLC 大多采用串行通信技术实现背板总线串行总线引线少、硬件
第5章EDA实验开发系统5.1 GW48型EDA实验开发系統原理与使用介绍5.2 GW48实验电路结构图
5.3 GW48系统结构图信号名与芯片引脚对照表5.4 GW48型EDA实验开发系统使用示例