【】【】【】【】
版权与免责声明：
①凡本网注明"来源：电气自动化技术网"的所有作品，版权均属于电气自动化技术网，转载请必须注明出处“电气自动化技术网.cn”。违反者本网将追究相关法律责任。
②本网转载并注明自其它来源的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品来源，并自负版权等法律责任。
③如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
>> 相关文章
>> 热点图片
栏目导航：
ICP网站备案：渝ICP备号电容器应用设计指南
性能应用设计指南
&&已解决问题：
电容器上的334J 250V 是什么含义啊？
电容器上的334J 250V 是什么含义啊？
最好能全面介绍一下电容器的所有性能指标
和各种规格以及常见电容上标识的含义
问题补充：从334J上如何算出是多大的电容？
时间: 22:50&& 　
&&最佳答案
电容的型号、分类、制作基材、适用条件等性能指标很多，非长篇大论难以说清楚。所以在此仅就你提出的也是最关键特性参数做以解释。
在334J 250V中，第一组是容量值，第二组是耐压值。
第一组前两位为有效数字，第三位为乘方数，第四位为偏差。未注单位为PF，
偏差的规定是 D－±0.5%； F－±1% ； G－±2% ； J－±5%； K－±10% ； M－±20% 。
334J就是33×10的4次方±5%PF,记做330000PF±5%,因为1μF＝1百万PF，所以也可以记做0.33μF±5%。
时间: 22:57&&
电容的型号、分类、制作基材、适用条件等性能指标很多，非长篇大论难以说清楚。所以在此仅就你提出的也是最关键特性参数做以解释。
在334J 250V中，第一组是容量值，第二组是耐压值。
第一组前两位为有效数字，第三位为乘方数，第四位为偏差。未注单位为PF，
偏差的规定是 D－±0.5%； F－±1% ； G－±2% ； J－±5%； K－±10% ； M－±20% 。
334J就是33×10的4次方±5%PF,记做330000PF±5%,因为1μF＝1百万PF，所以也可以记做0.33μF±5%。
时间: 22:57&&
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright (C) ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights
京ICP备号-2交流电施加在电容器上的功率问题 | 死理性派小组 | 果壳网 科技有意思
843255人加入此小组
某本书上提到了交流电对电容器充放电功率的问题，得出P=FCVrms?，（F是交流电频率，C是电容值，Vrms是交流电的有效值）。本人在仿真软件中用交变的信号源和理想电容器模型分析一个电路的功耗时，发现这个电容充放电的模块功耗为零，求解释。
+ 加入我的果篮
古典吉他控，通信工程专业
- -无功功率和有功功率......
那P=FCVrms?应该视为无功功率了？引用
的话：- -无功功率和有功功率......
不接负载么....
这个负载是个NMOS管，模型中有电容成分，我想知道那个寄生电容有没有对电路功耗的贡献。
古典吉他控，通信工程专业
的话：这个负载是个NMOS管，模型中有电容成分，我想知道那个寄生电容有没有对电路功耗的贡献。寄生电容对功耗的贡献在于影响mos管关闭-导通的时间，电容越大mos管处于线性状态的时间越久，功率损失越大，严重的可以直接烧掉管子
的话：- -无功功率和有功功率......无功也说不通啊
... ... ... 如果是mos的寄生电容 应该和mos管本身有关吧...
有两种情况LZ为分开考虑：1，如果电容被交流源驱动，那么理想情况下，整个系统（电源+电容）不消耗能量，但会有能量在电源和电容之间来回传输，能量交换的平均功率的绝对值为FCVrms?，称为无功功率，而单看电容（或电源）的净输出功率均值均为0。电感与电容构成LC谐振电路情况与之类似。2，按照楼主所说实际的应用是用电源去驱动一个NMOS，那么通常栅电容会消耗电源功率：电容充电需要从电源吸取电流，而电容放电时这些电荷Q并不归还给电源而是泄放到地。一个周期下来电源输出能量为U×Q。除非，实际的工作情况同（1）。再细说的话就跟驱动电路的结构有关了。PS：其实可以考虑下为什么半导体工艺的进步可以使CPU速度越做越高，因为在功耗一定的条件下，特征尺寸每减小一半，则MOS面积降低为1/4，栅电容同比例降为1/4, 同时先进工艺电源电压也更低，根据P=FCVrms?可知工作频率将得到大幅的提升。其实，现代大规模digital IC中，可能80%的功耗都是消耗在对MOS栅电容的充放电上。
8楼高人，我画一个示意图，还请说明一个加在NMOS栅极的交变电压，栅电容上的电荷如何泄放到地，以及对应Q和U在这个示意图中的意义，谢谢了。不过我想应该主要是VA引起的栅极电容充放电，进而产生功耗吧。
的话：8楼高人，我画一个示意图，还请说明一个加在NMOS栅极的交变电压，栅电容上的电荷如何泄放到地，以及对应Q和U在这个示意图中的意义，谢谢了。不过我想应该主要是VA引起的栅极电容充放电，进而产生功耗吧。恕我孤陋寡闻，这电路挺奇怪的啊～有点像source follower，虽然不是。这电路用来干啥的？混频？计算Cgs，Cgd的充放电电流不但要知道电容值，还要知道Vgs和Vgd的信息，也就是说：1，你图中的RC loading中R和C分别是多少？这会影响S的电压，如果RC够大，则S会跟随G，那么Cgs上的电流可以很小。2，Vgd主要关心你的VA和VQ是不是有特定的相位关系，如果不确定的话只能按照最坏情况即VQ和VA可能反相变化的情况，产生miller效应使等效Cgd更大。所以，一步一步来，首先要把Cgs和Cgd折合成G管等效对地电容之后，才考虑下一步计算功耗的问题～～LZ淡定～
谢谢楼主，我现在或许有些理解了。之前我分析功耗是在电路里面进行分析的，现在我做的分析是把电路当做黑盒子，然后模拟外部电源输出的功耗，以这个值来当做电路的功耗。PS：我是一个电子方面的初学者，有什么资料比较方便我学习的，能推荐一两本否？
DIYER，摄影师，电容技术顾问
不能用理想电容做分析，理想电容等效电路要串电阻和电感···
引用 的话：不能用理想电容做分析，理想电容等效电路要串电阻和电感···谢谢
DIYER，摄影师，电容技术顾问
引用 的话：谢谢客气
(C)2016果壳网&&&&&京ICP备号-2&&&&&电容上标有N,J,K各代表什么意思？？？_百度知道
电容上标有N,J,K各代表什么意思？？？
我有更好的答案
哥们，问题没有问清楚，N是一个单位比如104就可以写成104 == 10*10^4 == 0.1uF == 100nF
都是代表电容的容量的
j,k代表误差等级，n表示nf,1nF=10&-9F
其他类似问题
为您推荐：
电容的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁PCB板上电容的应用==
热门型号：
&&&当前位置：
[技术交流] PCB板上电容的应用
组别：版友
注册时间：
PCB板上电容的应用
是板上不可缺少且至关重要的部分，主要起滤波和去耦的作用。6.3.1 旁路毫容旁路电容的主要作用是产生一个交流分路，从而消去进入易感区的那些不需要的能量。旁路电容一般作为高频旁路器件来减小对电源模块的瞬态电流需求。通常铝电解电容和钽电容比较适合作旁路电容，其电容值取决于PCB板上的瞬态电流需求，一般在10~ 470 p.F。若PCB板上有许多、高速开关电路和具有长引线的电源，则应选择大容量的电容。旁路电容是为本地器件提供能量的储能器件，它能使的输出均匀化，降低负载需求。就像小型可充电电池一样，旁路电容能够被充电，并向器件进行放电。为尽量减少阻抗，旁路电容要尽量靠近负载器件的供电电源管脚和地管脚。这能够很好地防止输入值过大而导致的地抬高和噪声，如图6-5所示。6.3.2去耦电容有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。实际上，旁路电容和去耦电容都应该尽可能放在靠近电源输入处，以帮助滤除高频噪声。去耦电容的取值大约是旁路电容的1/100~111 000。为了得到更好的EMC特性，去耦电容还应尽可能地靠近每个集成块(IC)，因为布线阻抗将减小去祸电容的效力。陶瓷电容常被用来去耦，其值决定于最快信号的上升时间和下降时间。例如，对一个33 MHz的时钟信号，可使用4.7~ 100 nF的电容；对一个100 MHz时钟信号，可使用10 nF的电容。选择去耦电容时，除了考虑电容值外，ESR值也会影响去耦能力。为了去耦，应该选择ESR值低于1 n的电容。从电路来说，可以分为驱动的源信号和被驱动的负载。如果负载电容比较大，驱动电路要对电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的和（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上是一种噪声，会影响前级的正常工作，这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。将旁路电容和去藕电容结合起来将更容易理解。旁路电容实际也是去耦合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提供一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1斗F、0. 01 yF等，而去耦合电容一般比较大，为10 yF或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。这是它们的本质区别。参见图6-5。去耦电容在集成电路电源和地之间的有两个作用：一是作为集成电路的蓄能电容，二是旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1 y,F。这个电容酌分布电感的典型值是5 VH。0.1yF的去耦电容有5斗H的分布电感，它的并行共振频率大约在7 MHz左右，也就是说，对于10 MHz以下的噪声有较好的去耦效果，对40 MHz以上的噪声几乎不起作用。1lxF、10 p.F的电容，并行共振频率在20 MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10 VF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C =1/F，即10 MHz取o．1vLF，100 MHz取0. 01 rLF。VCC网络只有一个点连到VCC平面，这样lC内外的噪声都必须通过这个过孑L走到电源平面上，过孔的附加阻抗避免了噪声向系统其余部分扩散。如图6―6所示。6.3.3储能电容储能电容能够保证在负载快速变化时供电电压不下跌。储能电容可以分为系统级储能电容、板级储能电容、器件级储能电容三种。1．系统级储能电容储能型电容器通过收集电荷，并将存储的能量通过变换器引线传送至电源的输出端。电压额定值为40―450 V(DC)、电容值在220―150 000 p.F乏间的铝电解电容器（如EP-COS公司的B43504或B43505）是较为常用的。根据不同的电源要求，器件有时会采用串联、并联或其组合的形式，对于功率级超过10 kW的电源，通常采用体积较大的罐形螺旋端子电容器。2．板级储能电容保证负载快速变化到最大时，单板上的供电电压不会下跌。在高频、高速单板上布一定数量的大容量的钽电容(如22 p4F、33 y,F)保证单板电压的一致。3．器件级储能电容保证负载快速变化到最大时，器件周围的电压不会下跌，对工作频率较高、功耗较大的器件，建议在其周围摆放1～4个大容量的钽电容，保证其电压的稳定性。储能电容放置原则：?靠近供电的输入端。?连接子板、外设和辅助电路的电源端子附近。?大功率数字元件附近。?离电源输入端子最远的位置。?远离电源数字端子的元件密集区。?紧邻时钟产生电路。
热门型号：