数模转换器_百度百科
数模转换器
数模转换器，又称D/A转换器，简称DAC，它是把数字量转变成模拟的器件。D/A转换器基本上由4个部分组成，即权电阻网络、运算放大器、基准电源和模拟开关。模数转换器中一般都要用到数模转换器，模数转换器即，简称ADC，它是把连续的转变为离散的的器件。
数模转换器概念
一种将二进制数字量形式的离散信号转换成以标准量（或参考量）为基准的模拟量的转换器，简称 DAC
数模转换器
或D/A 转换器。
数模转换器常见方式
最常见的数模转换器是将并行二进制的数字量转换为或直流电流，它常用作过程控制的输出通道，与执行器相连，实现对生产过程的自动控制。数模转换器电路还用在利用反馈技术的模数转换器设计中。
数模转换器构成和特点
DAC主要由数字寄存器、模拟电子开关、位权网络、求和运算放大器和基准电压源（或恒流源）组成。用存于数字寄存器的数字量的各位数码，分别控制对应位的模拟电子开关，使数码为1的位在位权网络上产生与其位权成正比的电流值，再由运算放大器对各电流值求和，并转换成电压值[1]
根据位权网络的不同，可以构成不同类型的DAC，如权电阻网络DAC、R–2R倒T形电阻网络DAC和单值电流型网络DAC等。权电阻网络DAC的转换精度取决于基准电压VREF，以及模拟电子开关、运算放大器和各权电阻值的精度。它的缺点是各权电阻的阻值都不相同，位数多时，其阻值相差甚远，这给保证精度带来很大困难，特别是对于集成电路的制作很不利，因此在集成的DAC中很少单独使用该电路[1]
它由若干个相同的R、2R网络节组成，每节对应于一个输入位。节与节之间串接成倒T形网络。R–2R倒T形电阻网络DAC是工作速度较快、应用较多的一种。和权电阻网络比较，由于它只有R、2R两种阻值，从而克服了权电阻阻值多，且阻值差别大的缺点[1]
电流型DAC则是将恒流源切换到电阻网络中，恒流源内阻极大，相当于开路，所以连同电子开关在内，对它的转换精度影响都比较小，又因电子开关大多采用非饱和型的ECL开关电路，使这种DAC可以实现高速转换，转换精度较高[1]
数模转换器采样率
模拟信号在时域上是连续的，因此可以将它转换为时间上连续的一系列数字信号。这样就要求定义一个参数来表示新的数字信号采样自模拟信号速率。这个速率称为转换器的采样率（samplingrate）或采样频率（samplingfrequency）[2]
可以采集连续变化、带宽受限的信号（即每隔一时间测量并存储一个信号值），然后可以通过插值将转换后的离散信号还原为原始信号。这一过程的精确度受量化误差的限制。然而，仅当采样率比信号频率的两倍还高的情况下才可能达到对原始信号的忠实还原，这一规律在采样定理有所体现[2]
由于实际使用的模拟数字转换器不能进行完全实时的转换，所以对输入信号进行一次转换的过程中必须通过一些外加方法使之保持恒定。常用的有采样-保持电路，在大多数的情况里，通过使用一个电容器可以存储输入的模拟电压，并通过开关或门电路来闭合、断开这个电容和输入信号的连接。许多模拟数字转换集成电路在内部就已经包含了这样的采样-保持子系统[2]
数模转换器数字输出选择
1.高端仪表促进了更快的ADC速度和更多的通道数与密度，设计者必须评估转换器的输出格式，以及基本的转换性能[2]
2.主要的输出选项是CMOS(互补金属氧化物半导体)、LVDS(低压差分信令)，以及CML(电流模式逻辑)[2]
3.要考虑的问题包括：功耗、瞬变、数据与时钟的变形，以及对噪声的抑制能力[2]
4.对于布局的考虑也是转换输出选择中的一个方面，尤其当采用LVDS技术时。 当设计者有多种ADC选择时，他们必须考虑采用哪种类型的数字数据输出：CMOS(互补金属氧化物半导体)、LVDS(低压差分信令)，还是CML(电流模式逻辑)。ADC中所采用的每种数字输出类型都各有优缺点，设计者应结合自己的应用来考虑。这些因素取决于ADC的采样速率与分辨率、输出数据速率，以及系统设计的功率要求，等等[2]
数模转换器性能指标
D/A转换器的主要特性指标包括以下几方面：
数模转换器分辨率
指最小输出电压(对应的输入数字量只有最低有效位为“1”)与最大输出电压(对应的输入数字量所有有效位全为“1”)之比。如N位D/A转换器，其分辨率为1/(2^N-1)。在实际使用中，表示分辨率大小的方法也用输入数字量的位数来表示。
数模转换器线性度
用非线性误差的大小表示D/A转换的线性度。并且把理想的输入输出特性的偏差与满刻度输出之比的百分数定义为非线性误差。
数模转换器转换精度
D/A转换器的转换精度与D/A转换器的集成芯片的结构和接口电路配置有关。如果不考虑其他D/A转换误差时，D/A的转换精度就是分辨率的大小，因此要获得高精度的D/A转换结果，首先要保证选择有足够分辨率的D/A转换器。同时D/A转换精度还与外接电路的配置有关，当外部电路器件或电源误差较大时，会造成较大的D/A转换误差，当这些误差超过一定程度时，D/A转换就产生错误。
在D/A转换过程中，影响转换精度的主要因素有失调误差、增益误差、非线性误差和微分非线性误差。
数模转换器转换速度
转换速度一般由建立时间决定。从输入由全0突变为全1时开始，到输出电压稳定在FSR± 1/2 LSB范围（或以FSR±x%FSR指明范围）内为止，这段时间称为建立时间，它是DAC的最大响应时间，所以用它衡量转换速度的快慢[1]
数模转换器温度系数
在满刻度输出的条件下，温度每升高1℃，输出变化的百分数定义为温度系数。
数模转换器电源抑制比
对于高质量的D/A转换器，要求开关电路及运算放大器所用的电源电压发生变化时，对输出电压影响极小。通常把满量程电压变化的百分数与电源电压变化的百分数之比称为。
数模转换器工作温度范围
一般情况下，影响D/A转换精度的主要环境和工作条件因素是温度和电源电压变化。由于工作温度会对运算放大器加权电阻网络等产生影响，所以只有在一定的工作范围内才能保证额定精度指标。
较好的D/A转换器的工作温度范围在-40℃～85℃之间，较差的D/A转换器的工作温度范围在0℃～70℃之间。多数器件其静、动态指标均
在25℃的工作温度下测得的，工作温度对各项精度指标的影响用温度系数来描述，如失调温度系数、增益温度系数、微分线性误差温度系数等。
数模转换器失调误差
失调误差(或称零点误差)定义为数字输入全为0码时，其模拟输出值与理想输出值之偏差值。对于单极性D/A转换，模拟输出的理想值为零伏点。对于双极性D/A转换，理想值为负域满量程。偏差值的大小一般用LSB的份数或用偏差值相对满量程的百分数来表示。
数模转换器增益误差
D/A转换器的输入与输出传递特性曲线的斜率称为D/A转换增益或标度系数，实际转换的增益与理想增益之间的偏差称为增益误差(或称标度误差)。增益误差在消除失调误差后用满码。
输入时其输出值与理想输出值(满量程)之间的偏差表示，一般也用LSB的份数或用偏差值相对满量程的百分数来表示。
数模转换器非线性误差
D/A转换器的非线性误差定义为实际转换特性曲线与理想特性曲线之间的最大偏差，并以该偏差相对于满量程的百分数度量。在转换器电路设计中，一般要求非线性误差不大于±1/2LSB。
数模转换器转换方式
数模转换器并行数模转换
数模转换有两种转换方式：并行数模转换和串行数模转换。图1为典型的并行数模转换器的结构。虚线框内的数码操作开关和电阻网络是基本部件。图中装置通过一个模拟量参考和一个电阻产生以参考量为基准的分数值的权电流或权电压；而用由数码输入量控制的一组开关决定哪一些电流或电压相加起来形成输出量。所谓“权”，就是二进制数的每一位所代表的值。例如三位二进制数“111“,右边第1位的“权”是 20/23=1/8；第2位是21/23=1/4；第3位是22/23=1/2。位数多的依次类推。图2为这种三位数模转换器的基本电路,参考电压VREF在R1、R2、R3中产生二进制权电流,电流通过开关。当该位的值是“0”时,与地接通；当该位的值是“1”时,与输出相加母线接通。几路电流之和经过反馈电阻Rf产生输出电压。电压极性与参考量相反。输入端的数字量每变化1，仅引起输出相对量变化1/23=1/8,此值称为数模转换器的分辨率。位数越多分辨率就越高，转换的也越高。工业采用的数模转换器大多是10位、12位，转换精度达0.5～0.1%。
数模转换器串行数模转换
串行数模转换是将数字量转换成脉冲序列的数目，一个脉冲相当于数字量的一个单位，然后将每个脉冲变为单位模拟量，并将所有的单位模拟量相加，就得到与数字量成正比的模拟量输出，从而实现数字量与模拟量的转换。
随着数字技术，特别是计算机技术的飞速发展与普及，在现代控制、通信及检测等领域，为了提高系统的性能指标，对信号的处理广泛采用了数字计算机技术。由于系统的实际对象往往都是一些模拟量（如温度、压力、位移、图像等），要使计算机或数字仪表能识别、处理这些信号，必须首先将这些模拟信号转换成；而经计算机分析、处理后输出的数字量也往往需要将其转换为相应模拟信号才能为执行机构所接受。这样，就需要一种能在模拟信号与数字信号之间起桥梁作用的电路--模数和数模转换器。
将模拟信号转换成数字信号的电路，称为模数转换器（简称或ADC,Analog to Digital Converter）；将数字信号转换为模拟信号的电路称为数模转换器（简称D/A转换器或DAC,Digital to Analog Converter）；A/D转换器和D/A转换器已成为计算机系统中不可缺少的接口电路。
为确保系统处理结果的精确度，A/D转换器和D/A转换器必须具有足够的；如果要实现快速变化信号的实时控制与检测，A/D与D/A转换器还要求具有较高的转换速度。转换精度与转换速度是衡量A/D与D/A转换器的重要技术指标。 随着集成技术的发展，现已研制和生产出许多单片的和混合集成型的A/D和D/A转换器，它们具有愈来愈先进的技术指标。本章将介绍几种常用A/D与D/A转换器的电路结构、工作原理及其应用。
数模转换器转换原理
数字量是用代码按数位组合起来表示的，对于有权码，每位代码都有一定的位权。为了将数字量转换成模拟量，必须将每1位的代码按其位权的大小转换成相应的模拟量，然后将这些模拟量相加，即可得到与数字量成正比的总模拟量，从而实现了数字—模拟转换。这就是组成D/A转换器的基本指导思想。
图11.1.1表示了4位二进制数字量与经过D/A转换后输出的电压模拟量之间的对应关系。 由图11.1.1还可看出，两个相邻数码转换出的电压值是不连续的，两者的电压差由最低码位代表的位权值决定。它是信息所能分辨的最小量，也就是我们所说的用1LSB(Least Significant Bit)表示。对应于最大输入数字量的最大电压输出值（），用FSR(Full Scale Range)表示。
D/A转换器由数码寄存器、模拟电子开关电路、解码网络、求和电路及几部分组成。数字量以串行或并行方式输入、存储于数码寄存器中，数字寄存器输出的各位数码，分别控制对应位的模拟电子开关，使数码为1的位在位权网络上产生与其权值成正比的电流值，再由求和电路将各种权值相加，即得到数字量对应的模拟量。
数模转换器分类
按解码网络结构不同
T型电阻网络D/A转换器
倒T型电阻网络D/A转换器
权电流D/A转换器
权电阻网络D/A转换器
按模拟电子开关电路的不同
CMOS开关型D/A转换器（速度要求不高)
双极型开关D/A转换器 电流开关型（速度要求较高）
ECL电流开关型（转换速度更高）
数模转换器精度位数
如果CCD的质量能够满足一定色彩位数的要求，为了获得相应的输出效果，就要求有相应位数的数模转换实现数据采样，才能获得满意的效果，如果CCD可以实现36位精度，却使用了三个8位的数模转换器，结果输出出来就只剩下24位的了，这对于CCD是一种浪费，而如果使用三个16位的数模转换器，是实现了48位的数据输出，但效果与36位比较并无改善，对数模转换器就是一种浪费了。
1. 数模转换器是将数字信号转换为模拟信号的系统，一般用低通滤波即可以实现。数字信号先进行解码，即把数字码转换成与之对应的电平，形成阶梯状信号，然后进行低通滤波。
根据的理论，数字阶梯状信号可以看作理想冲激采样信号和矩形脉冲信号的卷积，那么由卷积定理，数字信号的频谱就是冲激采样信号的频谱与矩形脉冲频谱（即Sa函数）的乘积。这样，用Sa函数的倒数作为频谱特性补偿，由数字信号便可恢复为采样信号。由采样定理，采样信号的频谱经理想低通滤波便得到原来模拟信号的频谱。
一般实现时，不是直接依据这些原理，因为尖锐的采样信号很难获得，因此，这两次滤波（Sa函数和理想低通）可以合并（级联），并且由于这各系统的滤波特性是物理不可实现的，所以在真实的系统中只能近似完成。
2. 模数转换器是将模拟信号转换成数字信号的系统，是一个滤波、采样保持和编码的过程。
模拟信号经带限滤波，，变为阶梯形状信号，然后通过编码器，
使得阶梯状信号中的各个电平变为二进制码。
3. 比较器是将两个相差不是很小的电压进行比较的系统。最简单的比较器就是运算放大器。
我们知道，运算放大器在连有深度负反馈的条件下，会在线性区工作，有着增益很大的放大特性，在计算时往往认为它放大的倍数是无穷大。而在没有反馈的条件下，运算放大器在线性区的输入动态范围很小，即两个输入电压有一定差距就会使运算放大器达到饱和。如果同相端电压较大，则输出最大电压，一般是+12V；如果反相端电压较大，则输出最小电压，一般是-12V。这样，就实现了电压比较功能。
真正的还会增加一些外围，加强性能。
．百度文库[引用日期]
．百度文库[引用日期]
中国电子学会（Chinese Instit...
提供资源类型：内容
企业信用信息具有PCM和DSD双功能的DAC芯片PCM1738
> 具有PCM和DSD双功能的DAC芯片PCM1738
具有PCM和DSD双功能的DAC芯片PCM1738
是B-B公司生产的高级数模转换数码音响芯片，利用它可以同时对音频格式的DSD数据流和用的PCM编码进行数据变换和解码。文中介绍了的基本原理、主要性能指标及应用信息，同时对其高级段和电流段的新技术做了描述。1 概述PCM1718是B-B公司继24bit/192kHz正弦量方式PCM1704和的DSDPCM1700之后，最新开发的又一片应用于高档音响设备的双功能。该芯片既可对的24bit/192kHz的PCM编码数字音频信号进行解码，又可以对的64fs/1bit的DSD编码数字音频进行解码，而且性能良好。因此，它是目前开发高档音频播放机或进行音响数模变换的理想器件。2 的特点和性能图1所示是PCM1738的结构功能框图，其各引脚的功能说明如表1所列。PCM1738的主要特点如下：●上有24bit分辨率；●取要频率达10～192kHz；●具有多种接口格式功能，其中16/20/24bit为后接格式，16/20/24bit I2S，24bit为前接格式；●系统时钟有128/192/256/384/512/768fs多种选择，其中fs的范围为32kHz～192kHz；●模拟输出差动电流为±2.5mA(Iout端输出)；●内含8倍超取样数字滤波器，可选择快慢两种斜降，并且无域外噪声上升现象；●具有数字音量衰减、软静噪、零检出门闩和去加重等功能；●具备DSD模式，并具有四种滤波模式可供选择；●具备DF旁路模式，可隔离PCM1738内部的数字滤波器，从而使输入信号可以和更高档的外部数字滤波器进行连接；●采用模拟5V和数字3.3V的电源；●采用28脚SSOP封装形式。表1 PCM1738管脚功能表管脚编号名 称I/O功 能1RSTI复位输入2ZEROLOL声道0标识3ZEROROR声道0标识4LRCKIDFTH模式时为WDCK时钟输入；DSD模式时接地5DATAIL声道音频数据输入6BCKIIDFTH模式时为位时钟输入；DSD模式时接地7SCKIIDFTH模式时为系统时钟输入；DSD模式时为接地8DGND-数字地9VDD-数字电源（+3.3V）10SCKOO系统时钟输出11MDOO功能控制寄存器串数据输出12MDII功能控制寄存器串行数据输入13MCI功能控制寄存器移位时钟14SCI功能控制寄存器锁存使能端15MUTEIDFTH模式时为静音；DSD模式时为R声道音频数据输入16IoutR-O右声道负电流输出17IoutR+O右声道正电流输出18AGND1　模拟地线119VCOM1-内部偏置去耦端20VCOM2-I/V公共电压21Iref-输出电流基准偏置端，接16kΩ电阻到地22VCOM3-I/V公共电压23Vcc1-模拟电压+5.5V24Vcc2-模拟电压+5.5V25IoutL+O左声道正电流输出26IoutL-O左声道负电流输出27AGND2-模拟地线228Vcc3　模拟电压+5.5V3 PCM1738的高级段工作原理PCM1738的高级段（Advance Segment）DAC和电流段DAC是B-B公司专门为PCM1738新开发后种新颖的数模变换方法。由于24bit分辨精度高达1/.，因此，元件精度和电路结构都制约最终的实际精度。在现有集成电路制作的工艺水平条件下，开发新型电路是一种能较快提高水准的捷径。PCM1738高级段DAC的总体原理如图2所示。其高级段的DAC方式主要由反相被偿失调双极型解码部分、5电平三阶Δ-∑调制、高级段数据加权平均和67个电平差动电流段构成。当经过格式变化后的数字输出数据进入数字滤波器后，它首先通过八倍超取样变换成为24bit/8fs数据，然后再将其分割成上位和下位两段。其中上位段为除去最高位MSB的6bit数据，而下位段则是MSB和后17bit组成的一共18个bit的数据。运行时，将上位6bit输入解码部分，而将下位18bit数据则输入5电平三阶Δ-∑调制器。这样利用上位6bit即可调制出64个台阶的粗波形（m=2的6次方=64），而下位18bit即是数据中的6位所不含的残留量。解码器（Inverted Complementary Offset Binary）称反相补偿失调二进制，它把不含MSB的6bit数据变换成64电平数据，然后再分割成适合于电流段工作的63电平工作码输出。5电平三阶Δ-∑调制器的等效电路见图3所示，在对输入幅度较大的信号进行调制时，每个取样点在振幅方向上的移动设定在1个电平之内。这样支使振幅对时间轴的误差（主时钟引起）相对小一些。63电平的ICOB数字输出和5电平三阶Δ-∑调制器输出的电平量均为1，在求和电路中可以直接相加成为67电平的ICOB码，然后再加上Δ-∑调制信号传送下去，最后进行数码变换操作。数码变换的操作分为两步，分别为高级和电流段DAC。高级（Advance Data Weighted Averaging）可用来产生数模变换之后的电流段中需要的最合适的工作时钟。为了最大限度地抑制模拟误差，PCM1738用独立的定时控制和一阶噪声整形操作相组合来实现高精度的低抖动（jitter）。电流段（Segment）DAC由对模拟量相同加权的平衡差动电流部分和对此电流段进行开/关控制的电流开关构成。它是从数字信号变换到模拟信号的DAC的心脏。图4是电流段的简化等效电路。它共有75对差动电流源，可用来自高级DWA的67种电平按输入量和控制时钟来对其进行控制以完成变换工作。由于这75对电流源处理67种电平有足够的余量，因而各个电流源都能工作在最佳状态，而不会出现无声音调或特大振幅时的失配误差。PCM1738除了可以对的24bit/192kHz PCM编码进行数模变换外，还具有对SACD的DSD直接数据流进行数模变换的能力。图4的电流源结构也可以用于64fs/1bit的DSD信号的数码变换，如果将其作为模拟FIR滤波器使用，基功能相当于图5所示的FIR滤波器。其中延迟单元D和各种电流段的数值即为各节之权重，此时各电流源采用差动方式工作，以便获得高品质的DSD/模拟变换。4 PCM1738的应用电路图6是PCM1738的应用电路。其中音频数据接入、工作时钟、控制用串行数据接口等部分在图中已经略去，模拟输出部分公司评估板的实际电路。PCM1738中D/A变换器的模拟输出为平衡差动电流，其满幅度（0dB）时为±2.5mA，峰峰值为5mA。所以使用时必须外加电流/电压（I/V）变换电路，而且同时需要进行双端/单端变换。当I0端子处于满幅度时，其输出Iout为±2.5mA，图中的反馈电阻R11，R12，R21，R22均为620Ω，这样，I/V变换出的电压V0将为±（2.5Rf）mA。另外，由于后段部分带滤波作用的双端/单端变换输出的增益为1，所以实际输出电压变为两输入信号之差。即：Vout=Vo-(-Vo)=2Vo,这样可得出输出峰-峰值Vp-p应为2.192Vrms。频率响应由与反馈电阻并联的电容决定，按照DVD-Audio和SACD标准，其信号的带域要求应达到100kHz。但实际上仍可根据需要在一定范围内调整，本电路中的电容电阻值所决定的最终带宽为70kHz。 需要特别提出的是：为了达到THD+N小于0.001%和S/N高于120dB的要求，应当选择合适的运放。选择运放需要考虑基本指标有输入换算噪声电压、输入换算噪块电流、开环增益带宽、上升速率、建立时间及非线性失真等。按一般播放机的输出电平（2Vrms）和信噪比（-120dB）要求折合出的噪声电平只有2μv，这就是说，运放和电阻电容等器件的噪声是决定最终设备的杂音电平的主要因素，因而必须注意每个环节的品质指标以便获得最佳的音质。
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一7数模及模数转换器习题解答_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
7数模及模数转换器习题解答
上传于||暂无简介
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩6页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢数字电视机顶盒单片式解复用与解码器芯片 简介
数字电视机顶盒单片式解复用与解码器芯片 简介
&1、LSI公司芯片SC2000、SC2005、SC2005B、AViV-9600
&2、ST公司芯片：、STi5514、、、、STi5519、、STi5580、STi5588、STi5578、。
&3、PHILIPS芯片：MB87L2250
数字电视机顶盒单片式解复用与解码器芯片简介
&数字电视机顶盒的主要功能就是将接收下来的数字电视信号转换为模拟电视信号，使用户不用更换模拟电视机就能收看数字电视节目，图像质量接近DVD水平。根据传输媒体的不同，数字电视机顶盒又分为卫星数字电视机顶盒（DVB-S）、地面数字电视机顶盒（DVB-T）和有线数字电视机顶盒（DVB-C）3种，目前应用较为广泛的是卫星数字电视机顶盒与有线数字电视机顶盒。这两种机顶盒的主要区别在信道解调，前者采用QPSK解调，后者采用QAM解调。　　其信源解复用与解码均采用相同的单片式解复用与解码器芯片。下面介绍目前数字电视机顶盒主要采用的几种芯片。?　　1、LSI公司芯片SC2000、SC2005、SC2005B
&2、ST公司芯片：、STi5514、、、、STi5519、、STi5580、STi5588、STi5578、。
&3、PHILIPS：MB87L2250
一、LSI公司芯片SC2000、SC2005、SC2005B
1、SC2000芯片
如图一是LSI Logic公司推出的单片源解码器，适用于广播、卫星和有线前端机顶盒方案，支持多功能和广播设备的需求。
&LSI Logic公司的SC2000机顶盒(STB)方案框图
High level of& integration
Industry-standard Tiny RISC 108 Mhz MIPS CPU
5-Plane graphics engine
ISO/IEC 13818 (MPEG-2) MP@ML-compliant
DVB transport coprocessor and descrambler
Unified OSG/CPU/Transport memory architecture and dedicated A/V memory
DVD support (SC2100)
Integrated multistandard encoder
Independently programmable video DACs
Integrated audio DACs
Anti-taping (Macrovision)
General-purpose DMA controllers
IEEE1284 port
SmartCard interface
UARTs/Modem Codec Interface
Infrared ports
I² C-compatible interface
Auxport glueless interface to external 1394 PHY chips
Dolby AC3 support (SC2100)
External CPU support
General-purpose I/Os
Software libraries and development tools
Embedded debug capabilities (EJTAG)
LSI Logic also offers a worldwide support organization with offices located throughout the world and backed by corporate product-line and design engineers, to ensure customer success with the company‘s set-top
SC2000芯片是LSI Logic公司生产的机顶盒专用芯片。该芯片集成了多个机顶盒必须的硬件设备，包括嵌入式MIPS CPU、MPEG-2音频/视频解码器、NTSC/PAL编码器等。它具有强大的音、视频处理能力，而且便于上层应用软件开发。?　　采用SC2000芯片数字电视机顶盒(解码器) 有四川九州公司的DVC-2008CT、DVC-2008DV数字有线电视解码器，深圳同洲CDVBC2100数字有线电视机顶盒、CDVB2100卫星数字电视接收机等。?　　SC2000芯片主要包括如下子系统：?　　1)CPU子系统：SC2000集成了LSI Logic公司高性能108 MHz、32位 MIPS微处理器核心，支持32位和16位指令，MIPS精简指令集除了保留与已经存在的32位二进制代码的完全兼容外，还提供高达40%的代码大小的精简比率。频繁出现的指令被编码进入16位指令域，以减少机顶盒中所需要的Flash的容量大小。SC2000总线系统包括I-Bus、S-Bus和E-Bus。I-Bus被用来访问其它子系统的寄存器；S-Bus被用来访问SDRAM；E-Bus被用来访问外部Flash ROM。外部Flash ROM存在整个软件系统的可执行代码。?　　２)传输解复用子系统：集成了MPEG-2传输层支持音频、视频和数据服务的所有解复用功能，通过信道解码接口接收接输层格式的打包数据流（每包188B）。通过PID处理器解析所收的数据，提取所选择的节目流、音视频PES数据、PSI、SI和私有数据，再通过高频解码接口输出音频视频流。PSI SI和私有数据被存进外国SDEAM中，它们能直接被内嵌CPU所读取。?　　3)音频/视频解码子系统：接收从传输子系统发过来的信道数据，通过硬件进行MPEG-2的音视频解码，输出解码后的视频给混合/编码子系统，输出解码后的数字音频给DAC模块。音视频解码子系统通过内部存储接口访问一个专有的SDRAM，用来存储音视频数据和PES头信息。?　　4)混合/编码子系统：混合来自OSG子系统的图像和来自解码子系统的视频，输出RGB格式和NTSC/PAL/SECAM制式编码模拟视频。解码子系统输出视频给混合器，OSG子系统输出OSD、静止图像层和鼠标层数据给混合器，经处理后形成单一的显示层，将YCbCr格式数据送给编码器，形成RGB格式视频和混合模拟视频。?　　5)外围接口子系统：提供CPU访问外围设备的接口，包括并口、串口、红外接口、智能卡接口和通用输入输出接口等。并口用来读取前面板键盘的数据；串口用于调试和将用户点播信息通过调制解调器送上PSTN网；红外接口用于接收用户遥控器的命令；智能卡接口用于用户身份认证和资格审查；通用输入输出接口作一般的输入输出处理。?
　　2、SC2005简介?
如图一是LSI Logic公司推出的单片源解码器，适用于广播、卫星和有线前端机顶盒方案，支持多重交互式应用如web浏览等。
LSI Logic公司的SC2005机顶盒(STB)方案框图
The SC2005 is the second-generation of LSI Logic‘s single-chip digital TV source decoders which incorporates ICAM technology used by the NDS Videoguard TM conditional access system. It is a highly integrated solution for designing cost-effec-tive set-top boxes that support multiple targeted interactive applications such as web browsing, online shopping and home banking.
With the integrtion of the NDS ICAM technology, LSI Logic continues its strategy of providing the most highly integrated solutions for digital set-top boxes incorpo-rating the NDS Videoguard conditional access. The SC2005 provides a smooth migration path for current NDS customers employing previous generations of ICAM using LSI Logic‘s L641X8 family of discrete transport solutions.
In addition to the ICAM, the SC2005 features an IDE/ATA interface allowing set-top box manufacturers to seamlessly design-in hard disk storage media for support of digital recording applications. The SC2005 chip incorporates a high perfor-mance 108-MHz, 32-bit, TinyRISC MIPS microprocessor, making it one of the highest performing set-top box architectures on the market.
The LSI Logic Integra Set-top Development Platform (SDP2005) provides a complete development environment from powerful hardware to industry stan-dard software components. The SDP2005 is a comprehensive platform that accelerates the development of customized, leading-edge set-top box solu-tions. Manufactures and network operators are able to design a complete set-top box solutions, ranging from graphics-rich satellite broadcast receiver boxes to advanced entertainment systems supporting web browsing, video gaming or high-speed Internet access.
Industry-standard TinyRISC ? 108Mhz MIPS CPU
5-Plane graphics engine
NDS conditional access (ICAM)
ATA/IDE interface
ISO/IEC 13818 (MPEG-2) MP@ML-compliant
DVB transport coprocessor and descrambler
Unified OSG/CPU/Transport memory architecture and dedicated A/V memory
Integrated multi-standard encoder
Independently programmable Video DACs
Integrated Audio DACs
Macrovision 7.1 (SC2015)
IEEE1284 port
Smart Card Interfaces
UARTs / Modem Codec Interface
Infrared ports
Serial Host Interface
General-purpose I/Os
Embedded debug capabilities (EJTAG)
Dolby AC3 support (SC2105)
DVD support (SC2105)
　　SC2005芯片是LSI Logic公司近期推出的性能更优的机顶盒专用芯片。在SC2005中集成了一个嵌入式32位CPU(MIPS)和32位RISC系统，3个RS-232接口，1个IEEEl394链路接口，1个IEEEl284并行接口，1个10Base-T以太网接口和若干通用I／O接口。以及DRAM控制器、Smart卡接口和I2C总线接口等。?　　采用SC2005芯片有线数字电视机顶盒深圳同洲CDVBC5120/P、G、5180数字有线电视机顶盒，CDVB5110卫星数字电视接收机等。?SC2005芯片主要包括以下几个方面：?　　1)嵌入式CPU：高性能CPU兼容于MIPS EZ4102，内部包括通用寄存器、系统控制处理器(CP0)、算术逻辑单元(ALU)和移位器。寄存器支持源操作数执行单元，并将处理结果存入旧的寄存器；CPO处理包括中断在内的例外事件；ALU完成算术与逻辑运算，以及计算地址等操作，移位器主要完成移位操作。?　　CPU总线接口用于CPU与其外围单元交换数据，它通过内部总线分别与CPO、存储器管理单元(MMU)和总线接口单元(BIU)实现紧耦合连接，从而增强了CPU的通用计算功能。柔性链接口用来与复用／分开单元相接，以增强DSP命令和应用的能力。由于FJAl02不是哈佛结构，它只提供单个存储器接口代替指令和数据存储的接口。?　　2)解复用器：SC2005芯片内的解复用器包括传输流解复用器和节目流解复用器。解复用器由信道接口、信道FIFO、PID处理器、PID后处理器内部音／视频接口和节目时钟提取电路等组成。其中信道接口提供自动传输包同步字节检测，及实现同步锁定／未锁定的具有可编程延迟时间的滞后机构。一旦建立同步，信道接口就通过信道FIFO将完整的传输包传输到PID处理器。信道接口还检查传输包的完整性，指示传输错误等。?　　PID处理器内包含32个寄存器和一个有32个入口(0-29)的PID表，入口0-29定义了通用PID表寄存器，入口30和31指示音频、视频PES包PID。PID处理器还包含PID滤波器和解扰器。PID处理器将每个传输包中的PID值与编程在P1D表中的PID值进行比较，得到所选节目的音、视频PES，将音、视频码流分解出来。解扰器用来对按DVB标准加扰的传输包、PES包和传输数据进行解扰。?　　DVB解扰器将解扰的传输包送到PID后处理器，在那里进行传输包头滤波、PES包头滤波、数据滤波和ECM滤波等处理。?　　3)音频／视频接口在传输流解复用器和音频／视频解码器之间提供了一个内部接口。?　　4)MPEG-2解码器：SC2005芯片内的MPEG-2解码器包括I2C总线接口、DMA控制器、MPEG-2音频/视频解码器接口、音频解码器、视频解码器和音频D／A转换器等电路。视频解码器和音频解码器都使用外部存储器作为缓冲器。?　　5)在屏图形：SC2005芯片内集成了一个在屏图形(OSG)子系统。该子系统能将产生的图文与解码视频相叠加，还能产生光标、OSD和静止平面。光标平面是一个透明的平面，支持16色、32×32像素光标，可位于显示区域的任何一处。OSD平面用于显示复用的OSD区域，如链表之类。该平面支持RGB和YCrCb两种视频格式，能在每种颜色或每个像素与其他平面混合。静止平面支持YCrCb 4∶2∶0和4∶2∶2静止图像，还能运载4∶2∶2场消隐插入(VBl)数据。?　　SC2005芯片内的OSD控制器允许在解码的视频顶部叠加文本和图形，这些叠加的文本和图形可在输出前与解码的视频在数字上混合。叠加数据总是以相同的尺寸显示，而不管分辨率或视频数据的方式。视频数据的摄像和扫描也不影响叠加数据的位置。?视频解码器产生解码的YCrCb 4∶2∶2视频平面，并将其直接送到混合器／编码器，在那里进行混合编码。?　　6)视频编码器：SC2005芯片内集成了一个视频编码器，可将8位或16位YCrCb数字视频流编码产生复合视频、S视频或RGB视频信号，支持包括PAL、NTSC和SECAM制式。它由数据控制单元、编码器、输出接口、RGB处理器和D／A转换器等部分组成。?　　7)音频D/A转换器：SC2005芯片内还集成了一个音频D/A转换器，与其他音频D/A转换器一样，它也是一种具有可编程锁相环(PLL)的立体声数模转换器，其作用是将由音视解码器输出的PCM音 频数据转换成具有左、右声道的模拟立体声音频信号。?　　8)10Base-T以太网接口：SC2005芯片内包含了一个10Base-T以太网控制器，为系统提供了一个以太网接口，使系统能以高速方式与PC机进行通信。?
如图一是LSI Logic公司推出的单片源解码混合有线机顶盒应用方案。适用于广播、卫星和有线前端机顶盒方案，支持多功能和模拟和数字广播设备的需求。
AViV-9600是基于功能强大的SPARC第四代处理器，增强了图形引擎、扩充了音频特性和包容I/O周边。
图一、LSI Logic公司的AViA-9600机顶盒(STB)方案框图
MPEG-2 transport demultiplexer
DVB and DES descramblers
MPEG-2 video and audio decoders
Dolby Digital AC-3 audio decoder
Advanced graphics display list processor
150 MHz SPARC CPU with 32KB cache
Unified memory architecture
Multiple host interface modes
Synchronous/asynchronous Flash support
IDE/ATAPI disk drive interface (master)
OpenCable POD, DVB-CI, or NRSS-B card interface (master)
Interface for two SmartCards
USB Host, IDC, Modem DAA, UART, Infrared, SPI, and GPIO interfaces
Digital video encoder (DENC)
Digital video capture and output
二、意法半导体ST
OMEGA家族中的有以下几种型号：、STi5514、、、、STi5519、、STi5580、STi5588、STi5578、。
如图一是采用意法半导体(STMicroelectroincs)OMEGA系列的新一代高性能、低功耗卫星和有线前端机顶盒方案。
图一、OMEGA机顶盒方案框图
工作于81MHz的32位RISC CPU
集成MPEG2音频解码器，支持5.1通道的Dolby解码，并具有IEC60958与IEC61937数字音频输出
有DTS输出与MP3解码。MPEG2视频解码，支持可编程的zoom-in与zoom-out功能
共享SDRAM接口
一整套单片外设，包括2个通用异步收发器、2个智能卡接口、一个I2C控制器、3个脉宽调制通道、红外线发射器/接收器和1个调制解调器模拟前端接口
支持PAL/NTSC/SECAM制式
通过EMI口可扩展USB、1394、IDE接口
208脚，PQFP封装
STV0299:数字卫星QPSK解调器
Integrates high performance A/D converters in .25 micron technology
Easy and low cost interface to ZeroIF tuner devices
Wide frequency range from 1 to 50Msymbols per second supports both SCPC and MCPC applications
Compliance with common interface specifications
Outstanding bit error rate performance and wide carrier tracking range (up to 45MHz) improves the robustness of the system
Housed in a small TQFP64 package which optimizes board size
STV0297:有线QAM解调器
Integrates a high performance A/D converter in .25µ technology, a fully digital QAM demodulator for ITU J83-A (DVB-C) and performs equalization, DEC and framing
Can be used in direct IF sampling architectures in all QAM modes (16,32,64,128 and 256-QAM)
Supports variable symbol rates from .87 to over 11Msps
Includes all decoding functions from interface to MPEG/TS and offers a wide range of output formats including DVB common interface and STi55xx direct interface
Packaged in a TQFP64, power consumption is low at .5 typical and is a cost-effect solution for cable receivers
&STV0191、ST90158:DVB-Return Channel Modem
Performs the physical layer and the TC layer compliant with DVB-RC specifications
Performs the MAC processing and communication with the main CPU
OMEGA: Single Chip Source Decoder Family
STi5510评估板特性:
Glueless transport interface to the STV0299
Flash and DRAM memories
RS232 port
Modem serial interface
IEEE1284 connector
SCART connector
2 smartcard connectors
ST20 32位RISC CPU with associated diagnostic controller unit:
Programmable demux + DVB descrambler supporting more than 32 PIDs
MPEG A/V decoders
Advanced multi layered graphics
PAL, NTSC and Secam* Denc with teletext interface
Peripherals : IEEE1284*, 4 UARTs, 2 smartcards, 1- I2C multimaster controllers
The STi5500 provides a very low
the STi5510 and STi5512 are the OMEGAproducts tailored for common European DVB set-top boxes
* Secam and IEEE1284 available only on the Sti5510 and STi5512
完全支持DVB应用程序，STAPI等，缩短开发时间
STAPI 软件和中间件相对独立。
STLite/OS20 嵌入式实时多任务操作系统
DVB middleware and is transparent to hardware upgrades
所有可以在STB上使用的器件
DA112S1/ESDA6V1V1
Modem Line I/F
TS1xxxB1/DALC208SC6
IEEE1284保护
OMEGA系列器件主要特点：
支持双电视和双录像机顶盒
采用两个32位RISC处理器，其数据处理能力超过300Mips
扩展了OMEGA家族的性能
集成了更多的外围接口功能，如硬盘接口、IEEE1394和USB。
具有优越的音频和图像处理功能
目标应用是具有网络浏览功能和多种交互式应用的高端机顶盒
一个增强型ST20 32位RISC CPU，内置一个180MHz时钟、8千字节高速程序缓存、8千字节高速数据缓存和8千字节嵌入式SRAM；
一个16位133MHz 共享存储器接口，支持64和128位配置；
一个可编程外部存储器接口，支持6个独立的可配置的SRAM、闪存和DRAM存储块；
一个MPEG-2 (MP@ML) 译码器，包括平稳的快速前进和倒退等模式；
一个图像/显示单元，配有5个显示板，提供阿尔法调色功能，配备防混淆和防抖动滤波器和子图像译码器，对于电视和录像机输出，提供独立的OSD(屏幕显示)控制的显示合成器；
PAL/NTSC/SECAM编码器;
一个内嵌数字信号处理器适合所有主流音频制式的音频子系统；
一整套单片外设，包括5个通用异步收发器、6个并行输入/输出通道、2个智能卡接口、4个脉宽调制通道、图文电视串行器、多通道红外线发射器/接收器和1个调制解调器模拟前端接口。
集成化ST20 32-位RISC处理器，高速缓存从2K扩展到8K
集成音频数模转换器DAC、杜比数字译码及公用接口逻辑
通过EMI口可扩展USB、1394、IDE接口
STi5514的特点
增强的32位 RISC CPU，工作频率可达120MHz、166MHz、200MHz
4K字节的指令缓存与4K字节的数据缓存。8K字节的SRAM
支持SDRAM可到120M带宽。
具有32个传送流接口，可同时接收DVB与DIRECTV信号，集成了DVB、DES-ECB、ICAM与更快的解扰器。NDS随机接收加扰流协议。
集成的视频编码器具有更强的工作特性， 集成MPEG2视频解码器工作在大于2倍速解码。并具有更好的图形处理。
5级显示的图形内核，256*32位调色板，字符混合及防闪烁滤波器。
独立的OSD控制器与TV、VCR输出控制器。
数字视频输出支持 ITU601、605.
音频解码支持MPEG1的一、二层，MP3，MPEG2与Dolby，具有IEC958/IEC1937数字音频输出，集成了音频DAC系统。
ATA-5硬盘接口可支持最大每秒钟66M字节的传输率。
具有高质量的图形系统，高分辩率的色度（4:4:4）的RGB输出，OSD显示从2bit色到8bit色。
32位的VL-RISC CPU工作在60MHz时钟。
高性能的存储器管理，2K字节的指令缓存，2K字节的数据缓存。4K字节SRAM
内置的视、音频解码内核,视频解码支持MPEG-2标准，音频支持AC-3，数字视频输出YCrCb为4:2:2格式
PAL/NTSC/SECAM编码器地，支持MacroVision 7.01标准
高效的SDRAM接口，支持2片16Mbit或一片64Mbit的100MHz SDRAM
可编程的传送流接口，支持并行或串行两种方式，支持DVB 比特流，超过32个PID支持，DVB解扰，32个8字节的SI/PSI滤波器。
八级中断向量。
2个Smart Card接口、2个UART接口、2个I2C/SPI控制器、3个PWM输出、4个时钟控制器
DMA控制器，有IEEE1284接口(并行口)、一个IEEE1394接口。
JTAG接口方便您调试平台。
五层图形显示。
5个通道的DMA控制器、2个SmartCard接口与时钟发生器、4个PWM模块、多通道红外接收发出接口、五个ASC接口、调置解调器接口、IEEE1284接口
STi5518简介?　　STi5518 是ST公司推出的一种功能更为强大，价格更低的单片解复用和解码器芯片，是该公司STi5500的升级产品。STi5518保留了STi5500的所有功能，并添加了对杜比数码和MP3音频解码的支持，是目前数字机顶盒的理想元件。?　　该芯片的特征是：内置速度达81MHz的32位CPU；内置2K字节I存储器、2K字节D存储器和4K字节D存储器(SDRAM)；片内的音频解码器支持MPEG-2多声道解码，3X 2声道PCM输出，IEC60958一IEC61937数字输出，DTS数字输出和MP3解码；片内的视频解码器支持MPEG-2 MP@ML；高性能在屏显示功能：每像素2到8位OSD可选，具有抗闪烁、抗摆动的滤波器；内置PAL／NTSC／SECAM编码器，支持RGB、CVBS、Y／C和YIN输出；分配SDRAM存储器接口：可支持1或2X16M位、或1X 64M位、125MHzSDRAM，对SDRAM、ROM和外围器件可编程；前端接口有串行、并行和ATAPI接口，硬件扇区滤波器，集成的CSS解扰和跟踪缓冲器；片内的传输流解复用器支持并行／串行输入，DES和DVB解扰，32个PID；具有2个UART、2个smart卡、I2C控制器、3个PWM输出、3个捕捉定时器；支持MODEM；具有44位可编程I／O口；具有IR发射器／接收器。?采用这种芯片的有线数字电视机顶盒有深圳同洲CDVBCT，CDVB5188A/B卫星数字电视接收机，四川九州DVS-2018E/HC卫星数字电视接收机，四川长虹DVB-S3600MV卫星数字电视接收机，DVB-C2000/B有线数字电视机顶盒，金泰克KT-D/G卫星数字电视接收机等。?　　1)CPU：STi5518芯片内的CPU是1个ST20C2+32位处理器核心，它包含指令处理逻辑、指令和数据指针、1个操作数寄存器，它能直接访问可存储数据或程序的高速在片SRAM，与片外的程序、数据存储器相比，使用缓存将大大缩短访问时间。CPU还能通过通用外部存储器接口(EMI)或共享MPEG编码器的本机存储器接口(LMI)来访问存储器。?　　2)中断系统：中断系统允许在片模块或外部中断源中断现行处理，以便运行中断处理程序。中断信号主要有以下几种：外部中断脚上的信号；来自内部电路或子系统的信号；软件主持悬挂寄存器内的中断。?　　中断由在片中断控制器和在片中断级控制器实现，中断级控制器把31个进入的中断源复用送进八个中断控制器。该中断控制器支持八级优先权中断并管理悬挂中断，它还支持中断嵌套。在这八级中断中，第7级的优先权最高，第0级的优先权最低。 八级中断的每级都能用INC—触发方式寄存器编程为中断触发方式。?　　3)链路接口：链路接口接收来自DVB或DSS的传输流输入，从传输码流中提取用于解码和播放的基本码流包(PES)，并存入由解码器控制单元使用的缓冲器中。链路连接前端接口到MPEG解码器和ST20，主要由下述单元组成：获取RAM(AR)＋NRSS(可恢复安全系统)接口；解扰器(DESCR)；高速数字音视频(SDTV)／P1394接口；滤波器RAM；包括传输处理器、条处理器在内的处理单元；适应场滤波器；时钟发生器和DMA引擎。?　　4)MPEG视频解码器：该解码器是一个支持MPEG-1和MPEG-2标准的视频压缩处理器，显示图像的格式转换由垂直和水平滤波器完成，用户定义的位图可通过使用在屏显示功能叠加在显示图像上。MPEG视频解码器包括内容随图像改变的寄存器、可变长度解码器(VLD)、视频解码流水线控制器、PES分析器、位缓冲器和启动码检测器等部分。?　　5)子图像解码器：硬件子图像解码器集成在STi5518中，包含子图像单元的子图像位缓冲器集成在外部SDRAM存储器中，且尺寸是可编程的，其位置和尺寸可用2K字节的倍数设置。子图像位缓冲器在上电复位时设置，在工作期间，其尺寸和位置是连续的。子图像解码器还能作为硬件指针单元。子图像的优先权由可编程寄存器最先提出，因此它位于所有其他显示板前面。可使用存储在外部SDRAM中的压缩位图(运行长度编码)来定义指针。位图可以是包括整屏在内的任何尺寸，每个指针可以定义像素混合因子来提供反别名背景。?　　6)显示平面：显示单元是MPEG视频解码器的一部分，以图解顺序叠加了四个显示平面。包括带背景色和前端的子图(用作光标平面)。子图像平面可在OSD和MPEG视频平面之间交替放置，可用作第二个在屏显示平面。?　　7)音频解码器：内置的音频解码器用来解码音频PES码流，输出PCM立体声音频数据。解码器支MPEG和Dolby数字两种方式，包括兼容于下混合的Dolby环绕和正逻辑解码器。在解码器中，采样滤波器支持96?kHz、48?kHz、44?1?kHz和32?kHz的采样和半采样频率。输出6个声道的PCM音频数据，还能输出外部数模转换器所需的时钟信号。?　　8)前端接口：前端接口使用同步串行规程，在外部前端和存储器之间传送和接收DAC和ADC采样信号。在存储器缓冲器和前端接口模块之间，用DMA方式传送采样数据。FIFO用来确定存储器的存取等待时间。该接口允许为改进存储器带宽效率使用突发脉冲，支持V22bis标准。?　　9)存储器子系统：存储器子系统包括芯片内置的在片存储器和外部存储器接口。?　　10)视频编码器：把标准的4∶2∶2数字视频流转换成标准的模拟基带PAL/SECAM／NTSC信号，以及RGB和YCbCr模拟分量。可用6个输出脚输出6种不同的视频信号。?　　11)Smart卡接口：该芯片有两个Smart卡接口，支持兼容于IS07816—3的Smart卡。每个接口都带有UART(ASC)，提供给可编程的时钟发生器和八位并行IO口。?
三、Fujitsu公司
MB87L2250简介?　　MB87L2250是Fujitsu公司的一种单片MPEG-2解码器，可应用于各种机顶盒。该芯片包含32位RISC(精简指令系统计算机)处理器，32路PID解复用器以及MPEG-2视音频解码电路。CPU工作频率为54MHz。其基本特征是：?　　32位RISC CPU；1?kB高速缓冲存储器；16?MB的SDRAM；支持32路PID；红外线接收；机顶盒格式转换；8位屏幕显示；I2C兼容接口；两个智能卡接口；16位通用可编程输入/输出；自动时钟恢复。?　　采用该芯的有四川九州公司的DVC-2008ND有线数字电视机顶盒，深圳同洲CDVB3188/A卫星数字电视接收机等。?　　L2250内部主要包括32位RISC CPU；1Kbit高速缓冲存储器；传输码流分离器；DVB解扰器；MPEG视、音频解码器；8位屏幕显示；红外线接收以及主接口；I2C兼容接口；16MBit的SDRAM接口；两个智能卡接口；视、音频输出接口等等。?　　1)嵌入式CPU：集成在MB87L2250芯片中的ARC CPU是具有硬件RISC的32位高性能CPU。它运行在54?MHz时钟频率上，存储了256条32位指令。ARC存储器控制器包括能寻址8?M字节SRAM和8?M字节SDRAM控制器。SRAM控制器有一个可编程的等待状态发生器，当与不同速度的存储器连接时，可在读写时序中插入等待状态与之适应。MPEG解码器位于辅助地址空间里。主接口(串口)允许访问所有的ARC寄存器和全部地址，该特征主要用来调试系统，也能用来初始化基本系统。?　　2)传输流解复用器和系统解码器：传输流解复用器(TSB)作为信道解调器与87L2250芯片之间的接口，接收来自解调器的8位并行或串行码流，进行同步处理和错误校正。解复用器的主要部分是PID分析器，用来识别传输包中32个可编程PID中的一个。TSD提取相应的有效负载数据和系统信息，送到存储器接口，与码流进行比较。DVB解扰器作为TSD的从属补充部分，能在TS级和PES级解扰。解扰器能并行处理8个不同的码流。?　　3)视频解码器：视频解码器用来完成MPEG ML@MP解码所必须的一切任务，它包含5个模块和两个处理视频码流的中间存储器。其中VD-VLD模块用来对视频码流进行解码，VD-IQ模块进行反量化，反量化后的图像数据存储在第1个中间存储器VD-IMA里，以便由VD-IDCT模块进行反离散余弦变换。完成反DCT处理后，亮度和色度数据存入第2个中间存储器VD-IMB。VD-FR模块完成帧重建，并将已解码的数据存入外部存储器。VD-CTRL模块以并行方式控制上述4个模块，VD-CTRL模块还能用不同的隐蔽方式处理传输错误。出现传输错误的码流将会引起解码出错。此时VD-CTRL使用隐蔽矢量来隐蔽错误。?
　　4)音频解码器：音频解码器用来对按MPEG-2标准的1层和2层编码的音频码流进行解压缩，并用16位或20位宽的PCM数据提供音频输出接口。音频解码器核心由5个功能块组成，这些功能块包括：输入接口AD-INP、未打包帧AD-FUP、滤波器组AD-FLT、处理单元AD-MUL、一览表AD-SCD和分配存储器AD-IRM。输入接口用来实现未打包帧与滤波器组之间的通信；未打包帧用于码流同步和进行CRC检查，在未打包帧中，还要重建量化和采样；滤波器组将重建样品从频域转换到时域；处理单元为未打包帧和滤波器组分配存储区域；一览表控制各功能模块的工作。?　　5)视频输出接口：视频输出接口用来将经过解压缩的视频数据以Y、Cb、Cr格式输出。它可以直接同标准的视频编码器相接，并能产生数模转换所需要的数字视频信号，视频输出接口还支持OSD(VO-OSD)和VBI图文数据(VO-TTX)。它所包含的水平和垂直滤波器(VO-VFLT、VO-HFLT)用来进行视频格式转换、色度信号上采样和文字盒转换。　　6)音频输出接口：音频输出接口从音频解码器的输出缓冲器读出解码样品，将并行数据转换成串行数据流并传送到DAC。音频输出接口由四个模块组成：口令接口CI、数据输出DO、分数计数器PC和输出同步OS。?　　7)存储器接口：存储器接口用来管理8712250内各功能块与外部存储器之间的通信。存储器接口受主控单元(MCU)控制。主控单元包括一个控制器(CTRL)、一个总线仲裁块和控制B帧的指针管理单元(PMU)。存储器接口内有一个缓冲器，用来存储与SDRAM之间进行传输的数据。?　　8)IC卡接口：87L2250提供了两个独立的IC卡接口，IC卡接口满足IS07816的要求，且只支持异步卡。IC卡接口直接受主接口控制，不影响视频和音频解码功能，两个接口不能同时工作，一次只能有一个起作用，另一个则保留上次工作时的最后状态，除非清除其状态。IC卡接口包含带定时器支持和控制逻辑的并串和串并转换器。主CPU发送整个数据帧到IC卡，并从IC卡接收整个数据帧。IC卡接口满足接口时序的要求，并为数据帧的定时和错误处理提供一定支持，并在主CPU休息时，为实现通信规程和帧集合提供支持。?　　9)I2C接口： I2C接口是一个并串和串并转换器，用来为主CPU和I2C总线之间提供接口。主CPU可以通过I2C总线控制接在总线上的外部器件。从主CPU接收的并行数据必须转换成适合在I2C总线上传输的串行形式；从I2C总线上接收的串行数据也必须转换成适合主CPU的并行形式。I2C接口还管理接口时序、数据结构和错误处理。 I2C接口包括三个在主CPU和I2C总线之间通信的寄存器单元，即可写的32位数据寄存器，可写的16位结构寄存器，可读的16位数据寄存器。?　　10)通用I/O接口：MB87L2250提供了16根输入／输出线，可构造各种各样的通用结构。?11)红外线接收器：红外线接收器（IR）实际上是一个脉冲宽度计数器。它采用54?MHz时钟，每出现一个使能信号，就在IR边沿上进行检测，IR边沿的灵敏度是可编程的，其IRQ FIFO有4个字的深度。?
发表评论：
TA的最新馆藏[转]&[转]&[转]&[转]&[转]&[转]&