初级--程序员模拟试题题库
本试题来自：（2008年初级--程序员模拟试题，）容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应为 (30) 位，主存区号应为 (31) 位。1．每个空格对应一个序号，有A、B、C、D四个选项，请选择一个最恰当的选项作为解答。内容选项及答案解析：
您可能感兴趣的试题
单项选择题：（)(2)A．课程号B．课程名C．课程号、教师名D．课程号、课程名答案：有，答案解析：有，单项选择题：（)(5)A．"_ _ _G_%"B．"_ _ _%G_"C．姓名D．"_ _ _G%"答案：有，答案解析：有，
初级--程序员模拟试题最新试卷
初级--程序员模拟试题热门试卷容量为64位的cache采用组相联的方式映像容量为64的cache采用组相联的方式映像,字块大小为128个字,每4块为一组.若主容量为4096块,且以字编址,那么主存地址应为______位,主存区号应为______位.请_百度作业帮
容量为64位的cache采用组相联的方式映像容量为64的cache采用组相联的方式映像,字块大小为128个字,每4块为一组.若主容量为4096块,且以字编址,那么主存地址应为______位,主存区号应为______位.请
容量为64位的cache采用组相联的方式映像容量为64的cache采用组相联的方式映像,字块大小为128个字,每4块为一组.若主容量为4096块,且以字编址,那么主存地址应为______位,主存区号应为______位.请写出详细计算过程或理论!
主存地址=主存高位地址+组内块号+组地址+块内地址.这道题问的主存区号应该是“主存高位地址”.1组4块,组内块号2位； 一共64/4=16组,组地址为4位； 块内地址7位； 主存高位地址=19-2-4-7=6.回去再看看书.第3章 课后习题
第3章 课后习题
1．一个两层的存储器层次结构：M1和M2。M1的命中率用h表示，并分别令c1和c2为每千字节的成本，s1和s2为存储器容量，t1和t2为存取时间。
(1) 在什么条件下，整个存储器系统的平均成本会接近于c2？
(2) 该层次结构的存储器有效存取时间ta是多少？
(3) 令两层存储器的速度比r=t2/t1，并令E=t1/ta为存储系统的存取效率。试以r和命中率h来表示E。
(4) 试分别画出r=5、20和100时，E和h的关系图。 (5) 如果r=100，为使E>0.95，要求的命中率h是多少？
2．要求完成一个两层存储系统的容量设计。第一层M1是高速缓存，其容量有三种选择：64K字节、128K字节和256K字节。第二层M2是主存储器，其容量为4M字节。分别令c1和c2是每个字节的成本，t1和t2是M1和M2的存取时间。假定c1=20c2和t2=10t1，三种容量高速缓存的命中率分别为0.7，0.9和0.98。
(1) 在t1=20ns的条件下，三种高速缓存的平均存取时间ta是多少？（注意：t1是从CPU到M1的时间。t2是从CPU到M2的时间，不是从M1到M2的时间）。
(2) 如果c2=0.2美圆/K字节，试说明整个存储器层次结构的平均字节成本。
(3) 对三种存储器的设计作一个比较，并分别按平均成本和平均存取时间指出它们性能的排列次序。再根据平均成本和平均存取时间的乘积，选择最佳设计。
3．在一个Cache存储系统中，Cache的访问周期为10ns，主存储器的访问周期为60ns，每个数据在Cache中平均重复使用4次。当块的大小为1个字时，存储系统的访问效率只有0.5，现在要通过增加块大小，使存储系统的访问效率达到0.94。
(1)当存储系统的访问效率为0.5时，计算命中率和等效访问周期。
(2)为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？
(3)为了使存储系统的访问效率从0.5提高到0.94，块的大小至少增加到几个字？
4．一个虚拟存储系统最多有64个用户，每个用户程序最大不超过8192页，每页4KB，主存储器的容量为64MB。为了加快地址变换过程，采用快慢表结构，快表的容量为64个存储字，快表地址经散列函数变换得到。为避免散列冲突，需要一个相等比较器。
(1) 写出虚拟地址的格式，标出各字段的名称和长度。
(2) 写出主存地址的格式，标出各字段的名称和长度。
(3) 散列变换部件的输入位数和输出位数各为多少？
(4) 相等比较器的位数是多少？
(5) 写出快表每个存储字的格式，标出各字段的名称和长度。
5．假定一个高速缓存（M1）和存储器（M2）的层次结构有以下性能：M1：64K字，存取时间为50ns，M2：1M字，存取时间为400ns，高速缓存块为8个字，组的大小为256个字，采样组相联映像。
(1) 试表示出M2，M1之间的映射关系。
(2) 计算高速缓存命中率h=0．95时的有效存储器存取时间。
6．一个单处理机系统使用分开的指令高速缓存和数据高速缓存，它们的命中率分别是hi与hd。从处理机到每个高速缓存的存取时间是c个时钟周期，高速缓存与主存储器之间块的传送时间是b个时钟周期。在CPU进行的所有访存操作中，fi是访问指令的百分比，在数据高速缓存内所有的替换块中，fdir是页面重写块的百分比（页面重写是指高速缓存的副本与存储器的副本不同）。
(1) 假定用写回策略，试根据本存储器系统的hi,hd,c,b,fi及fdir确定有效存储器存取时间。
(2) 利用(1)所讨论的处理机存储器系统，构造一个基于总线的共享存储器多处理机。假定命中率与存取时间仍保持与(1)相同。但是，由于每台处理机现在必须处理除读与写之外的高速缓存无效问题，因此有效存储器存取时间将是不一样的。设finv是造成无效信号向其他高速缓存发送的数据访问的百分率，处理机发送无效信号并需要I个时钟周期去完成无效操作，其他处理机则与无效过程无关，假定仍然使用写回策略，试确定该多处理机的有效存储器存取时间。
7．假定一个由16个存储器模块构成的主存储器系统有下列三种交叉存储器设计方案、每个模块的容量为1M字节，机器按字节寻址。
设计1：用1个存储体16路交叉
设计2: 用2个存储体8路交叉
设计3：用4个存储体4路交叉
(1) 确定上述每种存储器组织的地址格式。
(2) 在上述每种存储器组织中，假定只有一个存储器模块失效，确定能获得的最大存储器带宽。
(3) 比较三种交叉存储器设计方案。
8．设有一个主存储器，它包含4个区，每个区中有256个字。假定每个高速缓存块中有16个字，高速缓存的总容量是256个字。在这个存储系统中，采用组相联映像方式，高速缓存被分成4组。
(1) 说明在主存储器的4路低位交叉存取结构中全部1024个字的地址分配。 (2) 存储器有多少块，高速缓存有多少块? (3) 说明在两层存储器系统中对每个字进行寻址所需的字段位数。
(4) 表示出从主存储器的块到高速缓存的快之间的映射关系，并解释如何利用存储器地址字段在高速缓存中定位相应得快。
9．假定Cray-1计算机有一个存储器系统：交叉模块数为m=16，模块的存取时间为ta=50ns，存储器的周期时间为tc＝12.5ns。对这个存储系统来说，除了当跨距是16的倍数（带宽：每秒20M字）或是8的倍数（而不是16）（带宽：每秒40M字）以外，其向量取／存可达到的最大存储器带宽是每秒80M字。
(1) 试求参数为tc=12.5ns，ta=50ns，m=17的类似系统在各种跨距时的带宽。
(2) 对参数为:tc=12.5ns，ta=50ns，m=8的系统，重复(1)的工作。
10．试在下述假定条件下，估算总线连接多处理机系统的有效MIPS速度。系统有16台处理机，每台接有一个板上私用高速缓存，高速缓存连接到公共总线上。全局共享存储器也连接到总线上。私用高速缓存和共享存储器构成二层的存取层次结构。如果假定高速缓存的命中率为100％，则每台处理机速度是10MIPS，平均每条指令需要访问存储器0.2次，假设读与写访问的概率相等。作为粗略的近似，忽略所有其他开销，只考虑内共享存储器存取造成的损失。高速缓存把维持0.95的命中率作为目标。高速缓存存取在读命中时用20ns，在采用写回方案的写命中时用60ns，而采用写直达方案时需要400ns。当高速缓存块被替换时，页面重写（dirty）的概率约为0．1。高速缓存与共享存储器之间通过总线的平均块传送时间是400ns.
(1) 分别求写直达和与回高速缓存的每条指令的有效存储器存取时间。
(2) 计算每台处理机的有效MIPS速度。求出16台处理机系统有效MIPS的上限。
11．假设在一个采用组相联映象方式的Cache中，主存有B0～B7共8块组成，Cache有2组，每组2块，每块的大小为16个字节，采用LFU块替换算法。在一个程序执行过程中依次访问这个Cache的块地址流如下：
B6，B2，B4，B1，B4，B6，B3，B0，B4，B5，B7，B3
(1) 写出主存地址的格式，并标出各字段的长度。
(2) 写出Cache地址的格式，并标出各字段的长度。
(3) 如果Cache的各个块号为C0、C1、C2和C3，列出程序执行过程中Cache的块地址流情况。
(4) 如果采用FIFO替换算法，计算Cache的块命中率。
(5) 采用LFU替换算法，计算Cache的块命中率。
(6) 如果改为全相联映象方式，再做(4)和(5)，可以得出什么结论？
(7) 如果在程序执行过程中，每从主存装入一块到Cache，则平均要对这个块访问16次。请计算在这种情况下的Cache命中率。
12．在页式虚拟存储器中，一个程序由P1～P6共6个页面组成，系统分配给这个程序的主存只有4个页面。在程序开始执行之前，P1至P4已经装入主存。程序执行过程中依次访问到的页面如下：P1，P2，P3，P4，P5，P3，P6，P5，P2，P1，P5，P2。分别采用LRU和OPT页面替换算法对这4页主存进行调度。
(1)画出主存页面替换和命中的情况表。
(2)计算两种页面替换算法的页命中率。
(3)假设每个数据平均被访问20次，采用LRU页面替换算法，为了使页面失效率不大于10-5，计算页面大小至少应该为多少？
13．一个虚拟存储器按字节编址，最多有256个用户，每个用户最多要用4096页，每页1K字节。主存容量16M字节，快表按地址访问，共32个存储字，快表地址码经散列变换得到，为减少散列冲突，快表分为两组，有两套独立的相等比较电路。
(1)写出多用户虚地址和主存地址的格式，并标出各字段的长度。
(2)散列变换部件的输入位数和输出位数各为多少？
(3)每个相等比较电路的位数是多少？
(4)快表每个存储字的总长度为多少位？分哪几个字段？各字段的长度为多少位？
(5)画出多用户虚地址经快表变换成主存地址的逻辑示意图。
14．在一个采用组相联映象方式的Cache中，Cache的容量为16KB。主存采用模8低位交叉方式访问，每个存储体的字长为32位，总容量为8MB。要求Cache的每一块在一个主存周期内分别从8个存储体中取得，Cache的每一组内共有4块。要求采用按地址访问存储器方式构成相联目录表，实现主存地址到Cache地址的变换，并采用8个相等比较电路。
(1)设计主存地址格式，并标出各字段的长度。
(2)设计Cache地址格式，并标出各字段的长度。
(3)相联目录表的行数（即地址个数）是多少？
(4)设计相联目录表每一行的格式，并标出每一个字段的长度。 (5)每个比较电路的位数是多少？
15．对于一个采用组相联映象方式和FIFO替换算法的Cache，发现它的等效访问时间太长；为此，提出如下改进建议：
(1)增大主存的容量。
(2)提高主存的速度。
(3)增大Cache的容量。
(4)提高Cache的速度。
(5)Cache的总容量和组大小不变，增大块的大小。
(6)Cache的总容量和块大小不变，增大组的大小。
(7)Cache的总容量和块大小不变，增加组数。
(8)替换算法由FIFO该为LFU。 请分析以上改进建议对等效访问时间有何影响，其影响的程度如何？cache采用4路组相联映像求主存地址各字段如何划分已知cache容量为16KB,主存容量为2MB,每个字块有8个字,每个字有32位,按字节编址.请写出详细步骤,不胜感激!_百度作业帮
cache采用4路组相联映像求主存地址各字段如何划分已知cache容量为16KB,主存容量为2MB,每个字块有8个字,每个字有32位,按字节编址.请写出详细步骤,不胜感激!
cache采用4路组相联映像求主存地址各字段如何划分已知cache容量为16KB,主存容量为2MB,每个字块有8个字,每个字有32位,按字节编址.请写出详细步骤,不胜感激!
首先说下面的问题吧.每个块是32个字,一个字是16位,故一个块是32*16=512bit回到第一个问题 ：每组4个存储块就是4路组相联.一个组含有几个块就称为几路组相联.组相联映射是全相联映射和直接映射的折中方案.它有两种方案,不同的教材有不同的说法.最常见的的一种方案 是cache中的组直接映射到主存的块号中.怎么说呢?就是cache中有4个组,那么主存中的块就按组号来映射.举例说cache中有8块采用2路组相联,即有4组.分别是第0、1、2 、3组.主存中有16个块.块号是0~15,那么第0组中的两个块可以是主存中0、 4、 8、 12 中的任意两个块.这样cache的地址只分成 组号 块内地址 ,主存的地址 分成 主存标记 组号 快内地址 三个部分而第二种方案要复杂一些但层次更明晰.它是将cache整个映射到主存中.它等于将主存化成了一个个区,每个区的大小和cache相同.仍是上个例子.那么第0组中的两个块分别映射为主存中的0、 1块 和8、 9块 .这样cache的地址只分成 组号 块内地址 ,主存的地址 分成 主存标记 区号 组号 快内地址 四个部分其实我说的还是不是很透彻,自己最好按我说的画个图.就就比较好理解了这是我以前回答较为类似的问题.下班了没仔细看.回头回答计算机组成习题考核 (1)-博泰典藏网
典藏文档　篇篇精品
计算机组成习题考核 (1)
导读：习题1：设主存容量1MB，习题2：设主存容量1MB，习题3：一个Cache的容量是2K字，习题4：一个采取4路组相联映像的Cache，习题5：某计算机的组相联映像Cache由64个块组成，每组由4个块组成，解题：（1）Cache由64块组成，习题6：某计算机主存容量为4MB，习题7：某计算机指令格式如下：，习题8：指令和数据均存放在内存中，习题9：设有一个具有14位地址和8位字长的存储器，问：习题1：设主存容量1MB，Cache容量16KB，块的大小为0.5KB。
要求：写出主存地址格式；Cache地址格式；画出直接地址映像及变换图。解题：主存地址格式：Cache地址格式：习题2：设主存容量1MB，字长32位，直接映像的Cache容量是512字。Cache块长为8字。请写出主存地址格式。解题：Cache块长是8字，由于字长是32位，所以有32个字节，字地址有5位。Cache容量是512字（题目给出）=512Χ32=211B，Cache地址格式是：主存地址格式： 习题3：一个Cache的容量是2K字，每块为16字。问：该Cache可容纳多少块；如果主存容量有256K字，有多少块；主存地址有多少位；Cache地址有多少位；在直接映射方式下，主存的第i块映射到Cache中的第几块？解题：该Cache可容纳2K字/16字=128块；主存有256K字/16字=16384块；主存地址是18位（由于256K字=218）；Cache地址位11位（Cache容量是2K=211）；在直接映射方式下，主存的第i块映射到Cache中的第imod 128个块中。 习题4：一个采取4路组相联映像的Cache，其容量是16KB，主存容量 是2MB，每个字块有8个字，每个字有32位。请写出：（1） 主存地址多少位（按字节编址），各字段如何划分？（2） 设Cache起始为空，CPU从主存单元0，1……………101。依次读出101字（主存一次读出一个字），并重复按此次序数读11次，问命中率为多少？（3） 若Cache速度是主存的5倍，问采用Cache与不采用Cache速度提高多少倍？习题5：某计算机的组相联映像Cache由64个块组成，每组由4个块组成，主存块数4096，每块为128字，（1）写出Cache地址格式及位数。（2）写出主存地址格式和位数。（3）画出组相联映像方式变换示意图。解题：（1）Cache由64块组成，而每组4块，因此Cache共有16组。它的容量=64 Х 128字（每块为128字）=213字；因此主存地址格式如下：个组；主存容量=4096 Х 128个字=219
主存地址格式如下： 习题6：某计算机主存容量为4MB，虚拟存储器容量1GB，页面大小是4KB。请写出：主存地址格式；虚拟地址格式；页表长度；并画出虚实地址转换示意图。解题：主存地址格式：虚拟地址格式：页表长度是218=256KB。虚实地址转换示意图：习题7：某计算机指令格式如下：1510
图中X为寻址特征位，且X=0时不变址；X=1时用变址寄存器X1进行变址；X=2时用变址寄存器X2进行变址；X=3时相对寻址。设（PC）=1234H，（X1 ）=0037H，（X2）=1122H。请确定下列指令的有效地址：（1）4420H
（2）6723H
3521H习题8：指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？习题9：设有一个具有14位地址和8位字长的存储器。问：该存储器能储存多少字节的信息？如果存储器由1KΧ 1位RAM 芯片组成，需要多少片？需要地址多少位作芯片选择？习题10：请说出常用寻址方式及有效地址的计算。习题11：某计算机系统中基址寄存器的内容是2000H，变址寄存器内容是03A0H，指令的地址码部分是003FH，当前正在执行的指令所在地址为2B00H。问：（1） 求基址变址编址和相对编址两种的访存有效地址。（2） 设变址编址用于取数指令，相对编址用于转移指令，存储器内存放的内容如下：（3） 若采用直接编址，请写出从存储器取出的数据。解题：（1）基址变址编址访存有效地址是基址寄存器的内容、变址寄存器内容、再加上D，即=H+003FH=23DFH。相对编址访存有效地址是PC+D=2B00H+0002H+3FH=2B41H。（2）取出的数据是2800H，转移地址为2B41H。（3）若采用直接编址，从存储器取出的数据是2300。习题12：假设某计算机指令字长度是32位，具有零地址、一地址、二地址等三种地址格式，每个操作数地址规定用8位表示，若操作码字段固定为8位，现已设计出L条零地址指令，K条二地址指令，那么这台计算机最多能设计出多少条一地址指令？解题：由于操作码字段是8位，故最多只能 256条指令（28）。 因此还能设计出256-（L+K）条指令。习题13：指令字长是16位，每个地址码是6位，采用扩展操作码的方式，设计100条零地址指令、100条一地址指令、14条二地址指令。请写出扩展图。解题：0000
XXXXXX（其中X-是地址码有两个6位）
（14条二地址指令）1110
XXXXXX1111
（100条一地址指令）1111
0000001111
（100条零地址指令）。习题14：指令字长是20位，每个操作数地址为6位（单操作数、双操作数、无操作数三种），当单操作数指令条数取最大值时，双操作数指令条数也取最大值，问：这几种指令最多可能拥有的指令数为多少？解题：按照前一题的思路得出：位操作码） XXXXXX
（255条二地址指令）
XXXXXX （63条一地址指令）
（64 条零地址指令）。 习题15：已知某磁盘存储器转速是2400转/分，每个记录面道数是200道，平均查找时间是60ms，每道存储容量96K bit,求磁盘的存取时间与数据传输率。解题：磁盘的存取时间=平均查找时间+平均等待时间平均等待时间等于磁盘旋转一周所需时间的一半=（1/40）Χ0.5 其中（1/40）是2400转/分=40转/秒；磁盘的存取时间=（1/40）Χ0.5+60ms=72.5数据传输率Dr=r Χ
N=40Χ96K=3840Ｋbit/s习题16：某双面磁盘，每面磁道数220，已知磁盘转速3000转/分，数据传输率Dr为17500B/s，求磁盘的总容量。解题：已知数据传输率Dr是由r Χ
N组成，所以N=Dr/r=（17500B/s）/（（3000转/分）/60）=3500B；磁盘的总容量=每道存储容量Χ每面的道数Χ面数=3500BΧ220Χ2=1540000B习题17：某双面磁盘，每面磁道数80，每磁道18扇区，每扇区512字节。请计算磁盘的容量。解题：磁盘的容量=80Χ18Χ512Χ2=1440KB。习题18：假设某计算机的指令长度为20位，具有双操作数、单操作数和无操作数三类指令形式，每个操作数地址规定用6位表示。（1） 若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算最多可以设计出多少条单操作数指令？（2） 当双操作数指令的条数取最大值，且在此基础上单操作数指令条数也取最大值时，试计算这三类指令最大容许具有的指令条数各是多少？解题：（1）双操作数指令地址字段占12位，操作码字段为8位，由于设定全部指令采用8位固定的OP 字段，故这台计算机最多的指令条数为256条；因此可以最多设计出（256-m-n）条单操作数指令。（2） 双操作数指令条数最大值28条；单操作数指令条数最大值（214-28）条；无操作数指令条数最大值（220-214-28）条。习题19：设主存容量为4MB，虚拟存储器容量为1GB，则虚拟地址和物理地址各为多少位？根据寻址方式计算出来的有效地址是虚拟地址还是物理地址？解题：虚拟存储容量1GB需要30位，主存容量4MB，需要22位，程序中寻址方式计算处的有效地址是虚地址。习题20：对页式虚拟存储器编程时，某操作数的虚地址为：01FE0H，该程序的页表起始地址是0011B，页面大小为1K，页表的内容如下：求出该操作数的实地址。007H 300H 307H 解题：在页式存储器管理中，为每个程序建立一张页表，记录虚页在主存中对应的实页号。程序中给出的 地址是虚地址，要转换成实地址，必须通过查找该程序对应的页表，方可知对应的实页号。过程如下：虚地址=01FE0H=11 ，页面大小（1K）所以页内地址10位， 虚地址的低10位为页内地址，即，虚地址的剩余位是虚页号，其页表地址为页表起始地址和虚页号的连接=11=307H，在内存单元307H里存放的字节中，后4位就是对应的实页号即1100，该操作数的实地址就是
实页号与页内地址的连接即11
（33E0H）习题21：______ 、______ 和 ________ 组成三级存储系统，分级的目的是为了________ 。解题：Cache、主存储器、虚拟存储器、提高存储器的性能价格比。 习题22：CPU采用同步控制方式时，控制器常采用 _______ 、______ 和 _______ 三级时序。解题：时序、节拍和脉冲。习题23：在高速计算机中，广泛采用流水线技术，例如，可以将指令执行分成取指令、分析指令和执行指令3个阶段，不同的指令的不同阶段可以 ________ 执行；各阶段的执行时间最好 _______ ；否则在流水线运行时，每个阶段的执行时间应取 _______ 。解题：并行；相等；3个阶段执行时间的最大值。包含总结汇报、经管营销、高中教育、计划方案、出国留学、党团工作、高等教育、行业论文以及计算机组成习题考核 (1)等内容。本文共4页
相关内容搜索