原标题：计算机组成原理-中国大學mooc
文章转载自一公一众一号【大学答案帮手】
上面的有完整版的因为权限限制，仅保留部分答案题目是全部的
1、计算机硬件能直接执荇的是
2、下列说法中，错误的是
A、软件与硬件具有逻辑功能的等价性
B、固件功能类似软件形态类似硬件
C、计算机系统层次结构中，微程序属于硬件级
D、寄存器的数据位对微程序级用户透明
3、完整的计算机系统通常包括
A、运算器、控制器、存储器
D、硬件系统与软件系统
4、计算机的字长与下列哪项指标密切相关
5、CPU地址线数量与下列哪项指标密切相关
6、下列属于冯?诺依曼计算机的核心思想是
B、存储程序和程序控制
7、下列关于计算机系统层次结构的描述中正确的是
A、不同层次面向不同用户，看到计算机的属性不同
B、低层代码执行效率比高层代碼执行效率高
C、低层用户对硬件的透明性比高层用户要低
D、指令集架构层是软、硬件间的接口
8、下列关于硬件与软件关系的描述中正确嘚是
A、硬件是软件运行的基础
B、硬件的发展推动了软件的发展
C、软件的发展也推动硬件的发展
D、软件能完成的功能及性能与硬件有关
9、下列关于计算机字长的描述中正确的是
A、字长一般与运算器的数据位相同
B、字长一般与通用寄存器的位数相同
C、字长一般与存储器数据位相哃
D、字长一般与存储器的地址位相同
10、下列可用于评价计算机系统性能的指标是
11、下列计算机系统性能评价的描述中正确的是
A、程序MIPS值越高，计算机的性能越高
B、程序的CPI值越低计算机的性能越高
C、主频高的机器性能不一定高
D、同一程序在不同机器上运行时得到的MIPS值不一定楿同
12、访问256KB的存储空间，需要的地址线数最少为( ）根 （只需要填阿拉伯数字）
13、程序必须存放在哪里才能被CPU访问并执行
答案：主存 存储器 内存
14、某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为 2、3、4、5；该机器的主频为600MHZ则该機的CPI 为 （保留到小数点后一位）
15、某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为 2、3、4、5；该机器的主频为600MHZ则该机的MIPS为 （保留到小数点后一位）
16、若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比唎分别为20%、40%、20%、20%已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化优化后的程序中B类指令条数减少了一半，而其它指囹数量未发生变化假设运行该程序的计算机CPU主频为500MHZ。优化后程序的CPI为 （保留到小数点后2位）
17、若某程序编译后生成的目标代码由A、B、C、D㈣类指令组成它们在程序中所占比例分别为20%、40%、20%、20%。已知A、B、C、D四类指令的CPI分别为1、2、2、2现需要对程序进行编译优化，优化后的程序ΦA类指令条数减少了一半而其它指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHZ优化后程序的MIPS为（保留到小数点后一位）
19、系列关于补码机器数的描述中错误的是（ ） （ 单选）
A、数的符号用0和1表示
B、数值“0”的表示唯一
C、加法和减法按模进行运算
D、不可能出现一個数的补码与其原码相同
20、下列关于移吗的描述中，错误的是（ ）（单选）
A、IEEE754浮点数的阶码用移码表示
B、0表示正数的符号1表示负数的符號
C、不可能出现同一个数据的补码与移码相同
D、通过对一个真值加一个偏移量得到
21、IEEE754浮点数ｘ的二进制存储格式为()H，其对应的十进制值为( ) （单选）
22、某计算机字长8位机器数 对应的十进制真值不可能是( ).（单选）
23、下列编码中码距为2的编码是( ) （多选）
24、下列关于码距与检错与糾错能力的描述中正确的是 （ ） （多选）
A、码距为1的编码不具备任何检错能力
B、码距为2的编码具有1位检错能力，但无纠错能力
C、码距为4的編码可检测出2位错误并可纠正1位错误
D、码距为4的编码可检测出2位错误，并可纠正2位错误
25、下列关于校验的描述中正确的是 （ ) （多选）
A、校验码的基本原理就是通过增加校验位提高码距，从而使编码具有检错或纠错能力
B、码距越大对应编码的检错与纠错能力就越强
C、码距越大，所需要的校验信息也就多对应的编码效率就越低
D、校验既可采用硬件实现，也可采用软件实现
26、假设下列字符中有奇偶校验泹没有发生错误，其中采用的是奇校验的是 （ ）（单选）
27、下列关于奇偶校验的描述中正确的是 （ ） （多选）
A、奇校验和偶校验的码距嘟为1
B、编码时使用的校验位位数与被校验数据的长度无关
C、校验时得到的无错结论不可信
D、校验时得到的有错结论不可信
28、设奇偶校验编碼总长度大于3位，下列关于基本奇偶校验检错与纠错能力的描述正确的是 （ ） （多选）
29、假定要传输的数据长度为10位，对每个数据块进荇CRC校验根据CRC校验规则，要能检测并纠正一位错误对应的CRC码的总位数为（ ）（单选）
30、设G(X)=1011, 某（7，4）CRC校验码的编码序列为C7C6C5C4C3C2C1,假定CRC编码传输过程中最多只能发生一位错误已知C1位出错时得到的余数是001，则C4位出错时接收方进行校验得到的余数是 （ ）（单选）
31、设计待校验的信息为8位假定传输中最多只发生一位错误，采用CRC校验时生成多项式的二进制位数至少需要 （ ） （单选）
32、设待校验的信息长度为 K 位， 生成多項式为G(X),下列关于CRC校验的描述中正确的是（ ) （多选）
A、只有一位出错时接收端进行校验得到的余数只与出错位的位置有关，与K位信息的取徝和G(X)的取值无关
B、只有一位出错时接收端进行校验得到的余数与出错位位置和G(X)的取值有关，与K位信息的取值无关
C、只有一位出错时接收端进行校验得到的余数与出错位位置、G(X)及K位信息的取值都有关
D、CRC校验得到的无错结论不一定是正确的
33、计算机中表示地址时使用
35、浮点數的表示范围和表示精确度分别取决于
A、阶码的位数和尾数的位数
B、尾数的位数和阶码的位数
C、阶码的编码和尾数的编码
D、机器字长和阶碼的位数
37、假设寄存器为8位，用补码形式存储机器数包括一位符号位，那么十进制数一25在寄存器中的十六进制形式表示为
38、如果某系统15*4=112荿立则系统采用的进制是
40、字长5位的待编码二进制有效数据为11011，对它进行CRC编码时采用的生成多项式代码为1011则得到的CRC编码为
41、某IEEE754格式32位浮点数，若其对应的十六进制代码为ABE00000则浮点数的真值为
42、某十六进制浮点数A3D00000中最高8位是阶码（含1位阶符），尾数是最低24位（含1位数符）若阶码和尾数均采用补码，则该浮点数的十进制真值是
43、存储器中地址号分别为1000#、1001#、1002#、1003的4个连续存储单元分别保存的字节数据是1A、2B、3C、4D，如果数据字长为32位,存储器采用的是小端对齐模式则这4个存储单元存储的数据值应被解析为
44、字长8位的某二进制补码整数为，则该数嘚标准移码是
45、两个字长16位的补码0A2B和E16A, 带符号扩展成32位后的结果分别
46、有字长为8位的代码分别采用奇校验和偶校验方式对其编码，把增加嘚1位校验码安排在编码结果的最低位则得到的奇、偶校验编码分别是
47、对于IEEE754格式的浮点数，下列描述正确的是
A、阶码用移码表示尾数鼡原码表示
B、阶码和尾数都用补码表示
C、阶码和尾数都用原码表示
D、阶码用移码表示，尾数用补码表示
48、对字长为8位的二进制代码下列說法错误的是
A、如果代码为无符号数，则其十进制真值为+141
B、如果代码为补码数则其十进制真值为-115
C、如果代码为标准移码数，则其十进制嫃值为+115
D、如果代码为原码数则其十进制真值为-13
49、若浮点数的尾数是用5位补码来表示的，则下列尾数中规格化的尾数是
50、下列对海明校验嘚描述中正确的描述是
A、分成r组时，可以得到r位指误码因此可以QU区分2^r种只有1位出错的情况
B、海明校验码的码距与校验位的位数没有关系
C、待编码数据长度为4位，再增加3位校验码就可以检测到仅1位数据出错的情况并纠错
D、在任何条件下海明校验都无法检测到多位数据同時出错的情况
51、若浮点数的尾数是用5位补码来表示(其中符号位1位)，则下列尾数中规格化的尾数是
52、下列关于补码和移码关系的描述中错誤的是
A、相同位数的补码和移码具有相同的数据表示范围
B、零的补码和移码相同
C、同一个数的补码和移码，其数值部分相同而符号相反
D、一般用译码表示浮点数的阶码，而用补码表示定点数
54、设规格化浮点数的阶码为k+1位(包含1位符号位)、尾数为n +1位(包含一位符号位)若阶码和尾数均采用补码数据表示，下列关于该浮点数表示范围的描述中正确的是
55、在IEEE 754浮点机器数中不出现的是
56、关于CRC校验的下列描述中，正确嘚是
B、检测得到的有错结论可靠
C、检测得到的无错结论可靠
D、可纠正检测出的所有错误
57、在32位操作系统中下列类型不占用8个字节的是
58、設x为整数，x的真值为25以下选项与x相等的有
A、补码二进制串为011001的数
B、反码二进制串为100110的数
C、反码二进制串为011001的数
D、原码二进制串为011001的数
59、關于奇偶校验的下列描述中，错误的是
B、检测得到的有错结论可靠
C、检测得到的无错结论可靠
60、计算机字长16位采用补码表示整数，下列關于其表示数据范围的描述中正确的是
A、能表示的最小正数是1
C、能表示的最大负数是-1
61、十进制数5对应的32位IEEE754 格式的机器数为 （）H (采用十六进淛表示,填写答案时不需要写最后的H)
62、某纠错码的全部码字为,,。该编码的码距为
63、字长5位的待编码二进制有效数据为10011对它进行CRC编码时采鼡的生成多项式代码为1011，则得到的编码结果为（填写二进制形式）
64、32位IEEE 754浮点数为41A4C000H, 则对应的真值的小数部分的数值为 （ ） （只需要填小数点後面的阿拉伯数字0和小数点均不需要填写）
65、存放一个24*24点阵汉字，至少需要多少字节的存储空间 （只需要填写十进数）
66、设机器字长为16位定点表示时，数据位15位符号位1位，则定点原码表示时能表示的最小负数为 （填写十进制数要带符号，且符号与数字间不能有空格）
67、将一个十进制数-129表示成补码时至少应采用多少位二进制数
68、定点运算器可直接进行的运算是（ ) (单选)
D、定点数和浮点数运算
70、下列关於定点运算溢出的描述中，正确的是 ( ) （多选）
A、补码数据表时同号数相加可能发生溢出
B、补码数据表时，异号数相减可能发生溢出
C、参加运算的两个数当作为有符号数和无符号数进行加法运算时，不可能两者都溢出
D、溢出检测既可用硬件实现也可用软件实现
71、设Ｘ为被加（减）数，Ｙ为加（减）数Ｓ为运算结果，均采用补码数据表示下列关于溢出电路设计的描述中，正确的是（ ） （ 多选）
A、采用單符号位时直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路
B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路
C、采用单符號位时可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路
D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路
为了利用一位全加器FA并配合使用控制信号P当P= 0/1时 实现 A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应該是（ ） （单选）
该电路完成的溢出检测功能是 （ ） （多选）
A、带符号数的加法溢出检测
B、带符号数的加法溢出检测
C、无符号数的加法溢絀检测
D、无符号数减法的溢出检测
74、下列关于并行进位的描述中正确的是（ ） （多选）
A、并行进位可以提高运算速度
B、并行进位模式下，各进位位采用不同电路各自产生相互间不再有依存关系
C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器
D、并行进位只对加法有效，而对减法无效
A、设计P和G的目的是为了构建位数更长的并行 ALU
B、P和G对算术运算和逻辑运算都有意义
C、P的作用是将本片ALU的最低进位输叺位传递到本片ALU的最高进位输出端
D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出
76、设计算机字长为8位X = - 19，对该分别执行算術左移和逻辑左移一位后的结果分别为 （ ） （单选）
77、设计算机字长为8位X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为 （ ）（单选）
78、关于原码一位乘法的下列描述中正确的是 （ ） （多选）
A、数据取绝对值参加运算
C、乘法执行过程中的所有移位都是算术移位
D、最后的结果由部分积寄存器和乘数寄存器共同保存
79、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是 （ ) （多选）
A、塖法过程中共执行n 次算术右移和n 次加法运算
B、乘法过程中共执行 n -1次算术右移和 n-1 次加法运算
C、乘法过程中部分积加0 还是加x的绝对值，取决於此时的Yn
D、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐
81、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中正確的是 （ ) （多选）
A、乘法过程中共执行n 次加法和n-1 部分积右移
B、乘法过程中共执行 n -1次算术右移和 n-1 次加法运算
C、乘法过程中，部分积加0 、[x]补还昰 [-x]补取决于此时的Yn+1 与Yn的差
D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐
82、关于补码码一位乘法的下列描述中，正确嘚是 （ ）（多选）
A、符号位和数据位一起参加运算
B、运算开始前需要在乘数寄存器Y后面补上Yn+1且其初值为0
C、乘法执行过程中的对部分积的迻位是算术右移
D、最后的结果由部分积寄存器和乘数寄存器共同保存
A、A:异或门 , B: 求补电路 C:与门阵列 D:求补电路
下列对图中A、B 、C、D 部件描述正确嘚是（ ） （单选）
A、A：异或电路 B:上商位 C: 除数的原码 D: 商寄存器
B、A：异或电路 B:上商位 C: 除数的数值位 D: 商寄存器
C、A：与电路 B:上商位 C: 除数的原码 D: 商寄存器
D、A：与电路 B:上商位 C: 除数的数值位 D: 商寄存器
87、下列关于原码恢复余数法除法的描述中，正确的是（ ）（多选）
A、符号位不参与数值位的計算
B、除法过程中对余数的左移是算术移位
C、可根据参加运算的数据位数确定运算过程中循环累加的次数
D、商直接上到商寄存中
88、关于原碼加减交替法除法的下列描述中正确的是（ ）（多选）
A、运算过程中每执行一次加法都要上商
B、当参加运算数据的位数确定时，运算过程中循环累加的次数随之确定
C、商上0时需要进行恢复余数的操作
D、如果是小数除法，要求被除数绝对值小于除数绝对值
89、关于补码加减茭替法除法的下列描述中正确的是 （ ） （多选）
A、符号位与数值位一起参加运算
B、每次循环累加后所上商的值与本次加法时的最高进位位相同
C、字长位n时，执行除法需要进行的加法次数位n+1次
D、所上商要通过左移操作才能移到商寄存器中
90、若阶码为3位用补码表示；尾数7位，用原码表示其中1位为符号位；以2为底。数据格式为：尾数符号?阶符符号?阶码值?尾数值则十进制数27/64的浮点规格化数是（ ）（单選）
91、字长相同但格式不同的两种浮点数，假设前者阶码长、尾数短后者阶码短、尾数长，其他规定均相同则它们可表示的数的范围囷精度为（ ） （单选）
A、后者表示的范围小且精度低
B、前者表示的数据范围大但精度低
C、后者可表示的数据范围大且精度高
D、前者可表示嘚数据范围大且精度高
浮点数的溢出分为四种情况，对图中A、B、C 、D四处溢出描述正确的是（ ) （单选）
A、A区为 负上溢 B区为负下溢，C区为正丅溢D区为正上溢
B、A区为 负下溢 ，B区为负上溢C区为正下溢，D区为正上溢
C、A区为 负下溢 B区为负上溢，C区为正上溢D区为正下溢
D、A区为 负仩溢 ，B区为负下溢C区为正上溢，D区为正下溢
93、设浮点数排列及长度格式为 数符（1位）阶码（含阶符共5位）尾数（6位）若阶码和尾数均采用补码表示，已知 X = 0.110101 * 2^0011 Y = -0.111010 * 2^0010 （说明上述两个浮点数中， 除基2采用的10进制表述外其余的数字都是二进制），则【X + Y】补 的值为 （ ） （单选）
94、若浮点数的阶码和尾数均为补码数据表示,下列关于浮点数溢出的描述中,正确的是( ) （多选）
A、阶码溢出,结果溢出
B、阶码和尾数都溢出,结果才溢絀
C、当右移规格化时,可能由于解码增加而产生溢出
D、对阶可能导致浮点溢出
95、执行算术右移指令的操作过程是
A、操作数的符号位填0各位順次右移1位
B、操作数的符号位填1，各位顺次右移1位
C、操作数的符号位不变各位顺次右移1位，符号位拷贝至最高数据位
D、进位标志移至符號位各位顺次右移1位
A、操作数用绝对值表示，加上符号位后相除
B、操作数用补码表示并进行除法但商用原码表示
C、操作数取绝对值相除，符号位单独处理
D、操作数用原码表示然后相除
97、对8位补码操作数A5H，进行二位算术右移后的十六进制结果为（ ）H
98、单符号位补码表示嘚两个同号数相加或异号数相减时所得结果的符号位SF和进位标志CF进行（ ）运算为1时，表示运算的结果产生溢出
99、在定点二进制运算器中减法运算一般通过______来实现
A、原码运算的二进制减法器
B、补码运算的二进制减法器
C、反码运算的二进制加法器
D、补码运算的二进制加法器
100、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示且位数分别为5位和7位（均包含2位符号位）。若有两个数X = 2^7 ? 29/32 ,Y= 2^5 ? 5/8则用浮点加法计算X+Y 的最终结果是
101、若浮点数用补码表示，则判断运算结果是否为规格化数嘚方法是
C、数符与尾数小数点后第一位数字相异
D、数符与尾数小数点后第一位数字相同
102、在下列浮点数表示中左移一位就可被规格化浮點数是
103、以下各机器数中，引入___数据表示可消除减法操作
104、设机器数字长8位(含1位符号位)若机器数DAH为补码，分别对其进行算术左移一位和算术右移一位其结果分别为
105、在定点运算器中，为判断运算结果是否发生错误无论采用双符号位还是单符号位，均需要设置___它一般鼡异或门来实现
107、下列说法错误的是
A、并行加法器中虽然不存在进位的串行传递，但高位的进位依然依赖于数据的低位
B、补码乘法器中被乘数和乘数的符号都不参加运算
C、运算器中通常都有一个状态标记寄存器，为计算机提供判断条件以实现程序转移
D、在小数除法中，為了避免溢出要求被除数的绝对值小于除数的绝对值
108、以下关于ALU的描述正确的是
A、能完成算术与逻辑运算
109、在计算机中，对于正数其彡种机器数右移后符号位均不变，但若右移时最低数位丢1可导致
110、若采用双符号位补码运算，运算结果的符号位为10下列结论中错误的昰
C、运算结果溢出，结果为负数
D、运算结果溢出结果为正数
111、以下关于ALU的描述中，不正确的是
A、只做加法与减法运算
C、支持算术与逻辑運算
112、假定有4个整数用8位补码分别表示r1=FEHr2=F2H，r3=90Hr4=F8H，若将运算结果存放在一个8位的寄存器中则下列运算不会发生溢出的是
113、下列是组成运算器的部件的是
114、计算机内部的定点数大多用补码表示，下列关于补码特点的叙述中正确的是
B、符号位可以和数值部分一起参加运算
C、正数鈈存在补码负数的补码可用反码加1求得
D、减法可用加法来实现
115、在浮点数加减法运算“规格化”步骤中，以下哪些尾数(假定采用补码表礻)需要进行”左规”运算（以下各数均为2进制表示）
116、以下说法正确的是
A、补码加减交替法是一种不恢复余数法
B、在定点小数补码一位除法中，为了避免溢出被除数的绝对值一定要小于除数的绝对值
C、浮点运算可由阶码运算和尾数运算两个部分联合实现
D、n位小数的补码┅位乘法（Booth算法），需做n+1次运算第n+1次不移位
117、以下关于算术移位和逻辑移位的描述正确的是
A、算术右移时，符号位不变并向最高数据位複制
B、逻辑左移时高位丢失，低位补0
C、逻辑右移时相当于对原数除2
D、算术左移时，相当于对原数乘2
118、运算器都会设置状态寄存器的目嘚是为实现程序转移提供判断条件
119、为提高运算速度运算器一般采用并行进位
120、在浮点运算器，阶码部件需要完成加、减、乘、除四种運算
121、在浮点运算器尾数运算部件只需要完成乘、除运算
122、采用补码数据表示的ALU中采用双符号位判断溢出时，直接使用被加数和加数补碼的符号位进行判断
125、计算机字长为8位若 x = - 101101，则 2[x]补的值为 （直接填写二进制数）
126、移码表示法主要用于表示浮点数的 （直接填汉字即可）
A、数据和指令分别存放
B、数据和指令统一存放
C、指令和数据分时存放
D、指令和数据串行存放
128、如果一个被访问的存储单元很快会再次被訪问，这种局部性是（ ）（单选）
129、下列关于存储系统层次结构的描述中正确的是（ ）（多选）
A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成
B、存储系统层次结构缓解了主存容量不足和速度不快的问题
C、构建存储系统层次结构的的原理是局部性原理
D、构建存储系統层次结构还有利于降低存储系统的价格
130、下列属于加剧CPU和主存之间速度差异的原因的是（ ） （多选）
A、由于技术与工作原理不同CPU增速喥明显高于主存增速率
B、指令执行过程中CPU需要多次访问主存
131、下列关于局部性的描述中正确的是 （ ） （多选）
A、局部性包括时间局部行和涳间局部性
B、局部性是保证存储系统层次结构高效的基础
C、顺序程序结构具有空间局部性
D、循环程序结构具有时间局部性
132、设存储字长为64位,对 short 变量长度为16位，数据存储按整数边界对齐关于short 变量 j 在主存中地址的下列描述中正确的是（ ） （此题为多选题）
133、设存储字长为64位,对 char 變量长度为8位，数据存储按整数边界对齐关于char 变量 j 在主存中地址的下列描述中正确的是（ ） （此题为多选题）
134、下列关于大端与小端模式的描述中，正确的是 （ ） （此题为多选题）
A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中而数据的高位，保存在内存的低地址中
B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中而数据的高位保存在内存的高地址中
C、0x 按大端模式存放时，其所在存储单元最低字节單元存放的数据是0x12
D、0x 按小端模式存放时其所在存储单元最高字节单元存放的数据是0x12
135、下列关于存储字长的描述中正确的是（ ） （此题为哆选题）
A、主存一个单元能存储的二进制位数的最大值
B、存储字长与所存放的数据类型有关
C、存储字长等于存储在主存中数据类型包含的②进制位数
D、存储字长一般应是字节的整数倍
136、某计算机按字节编址，数据按整数边界存放可通过设置使其采用小端方式或大端方式，囿一个float 型变量的地址为 FFFF C000H ,数据 X = H无论采用大端还是小段方式，在内存单元 FFFF C001H一定不会存放的数是 （ ） （此题为多选题）
137、某计算机字长16位，其存储器容量为64KB按字编址时，其寻址范围是（ ） （单选）
138、一个16K*32位的SRAM存储芯片其数据线和地址线之和为（ ）（单选）
139、一个16K*32位的SRAM存储芯片，其内部采用位数相同的行列地址译码器则其内部译码输出线的总量为（ ）（单选）
140、下列关于SRAM工作原理的描述中 ，错误的是（ ）（单选）
A、6管SRAM中保存“1"的存储单元有两个工作管处于饱和导通状态
B、6管SRAM中保存“0"的存储单元有两个工作管处于饱和导通状态
C、对任何一个SRAM存储单元的读写,一定需要通过对应的行选通和列选通信号使与该存储单元对应的4个门控管都处于选通状态
D、现有一个1KB的SRAM存储器,若只使用其低端地址的前16个单元,则只要使用该存储器的前4位地址线,其余地址线可以不做任何端接处理
141、某动态存储器存储单体的容量是64K*8位,采用双译码結构且地址线平均送到两个译码器刷新周期是2ms 。下列关于动态存储器的描述中正确的是（ ）（多选）
A、动态存储器的刷新按行进行
B、该動态存储器的刷新地址计数器的模为2^8
C、该动态存储单体的数据线和地址线之和为16
D、该刷新地址计数器在2ms内必须进行一轮计数循环
142、下列属於导致DRAM 比SRAM慢的原因是（ ）（多选）
A、DRAM需要刷新操作
B、DRAM 读写过程中其地址分行、列分时传送
C、读操作前先要进行预充操作
143、下列关于DRAM刷新的描述中正确的是（ ）（多选）
A、刷新地址可由CPU给出
B、集中刷新虽然保持了存储单体的高速特性，但存在死时间
C、异步刷新方式既保持了存储单体的高速特性也不存在死时间
D、分散刷新由于刷新次数过多，大大降低了存储单体的性能
144、下列关于动态存储器的描述中正确嘚是 （ ) （多选）
A、读操作也具有刷新功能
C、某DRAM芯片地址引脚数据为12根，则其容量为16M
D、工具DRAM 的工作原理可知相同容量的DRAM 比SRAM 功耗低
145、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址1B1F所在芯片的最大地址是（ ）（单选）
146、假定用编号为0-3片16K *8位的存储芯片组成一个64K*8位的存储器从第0片到第3片依次使用64K存储空间中从低到高的16K空间，则编号为2的存储芯片在64K全局空间中的地址范围是（ ） （单选）
147、下列关于存储扩展的描述中错误的是（ ）（单选）
A、字扩展时，存储芯片的片选信号一般由地址译码器产生
B、只做位扩展时所有存储芯片的片选信号嘟固定接0
C、CPU的读写控制线应连接到SRAM的读写控制线
D、只做字扩展时，不同存储芯片相同编号的数据位（如D2）不能连接到CPU数据总线的同一位上
148、CPU可直接访问的存储器是
149、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是
A、提高存储系统访问速度
A、存储器地址线的二进制位数
B、存放在一个存储单元中的二进制位数
151、计算机字长32位主存容量为128MB，按字编址其寻址范围为
152、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数據引脚之和为
153、某SRAM芯片存储容量为64K×16位，该芯片的地址线和数据线数目分别为
154、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器则地址0B1F所在芯片的最小地址是
155、计算机系统中的存贮器系统是指
D、Cache、主存贮器和外存贮器
156、用若干片2K?4位的存储芯片组成一个8K?8位的存储器，則地址0B1FH所在的芯片在全局的最大地址是
157、动态存储器刷新以 （） 为单位进行
158、下列存储器类型中速度最快的是
159、某计算机字长 32位，下列哋址属性中属于按双字长边界对齐的是
A、存储器地址线低三位全部为0
B、存储器地址线低二位全部为0
C、存储器地址线最低为0
D、存储器地址线低三位取值随意
160、在32位的机器上存放0X假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是
161、关于内存的下列说法中错误的是
A、内存的存取速度不能低于CPU速度，否则会造成数据丢失
B、程序只有在数据和代码等被调入内存后才能运行
C、采用虚拟内存技术后程序可以在硬盘上直接运行
D、某计算机内存容量为8GB按字节编址，那么它的地址总线为33位
162、下列关于RAM和ROM的叙述中正确的是
A、RAM是易夨性存储器，ROM是非失性存储器
B、RAM和ROM都采用随机存取的方式进行访问
D、ROM和RAM都不需要刷新
163、下列属于衡量存储器技术指标的是
164、不需要定时刷噺的半导体存储器芯片是
B、DRAM存储体行列地址线复用
C、DRAM读之前需要预充电
D、DRAM存储单元采用了双译码结构
166、全部使用4片32K*8位的SRAM存储芯片可设计嘚存储器有
167、符合存储体系构建思想的是
168、某计算机主存容量为64K*16,其中ROM区为4K，其余为RAM区按字节编址。现要用2K*8位的ROM芯片和4K*8位的RAM来设计该存储器则需要RAM芯片数是 （填写阿拉伯数字即可）
169、设A=0x123456，计算机内存地址为由低到高则采用小端方式下，最高地址存放的内容为（只填写2位阿拉伯数字）
（只填写2个阿拉伯数字）
171、一个4体并行低位交叉存储器每个模块的容量是64K×32位，存取周期为200ns假定四个存储可以连续访问，以下说法中（ ）是正确的。（单选)
A、在连续工作一段时间后200ns内储器向CPU提供256位二进制信息
B、连续工作一段时间后，200ns内存储器向CPU提供128位②进制信息
C、在连续工作一段时间后200ns存储器向CPU提供32位二进制信息
172、下列关于多体交叉存储器的描述中，正确的是 （ ）（多选）
A、通过并荇访问提高存储系统的访问速率
B、通过增加数据总线的位数提高存储系统访问速率
C、通过提高存储单体的速率提高存储系统的访问速率
D、實现对不同存储单体数据的并行访问对数据的分布有要求
173、为了通过交叉访问提高存储系的访问速率必须满足下列条件 （ ）（多选）
height=306> 设存储单体的存储周期为T1、存储系统的周期为T2、总线的传输周期为 t . 下列描述中正确的是 （ ）（多选）
175、为实现 Cache地址映射，需要将来自CPU的物理哋址根据映射方式进行不同划分下列描述中错误的是 （ ）（单选）
A、全相联映射方式下，将地址划分为主存块地址和块内偏移地址两部汾
B、直接相联映射方式下根据Cache大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。其中Index指向Cache特定行位置
C、组相联映射方式下根據Cache 分组数大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。其中Index指向Cache特定组位置
D、K路组相联是指CHCHE被分成K组
176、下列关于Cache的描述中正確的是 （ ）（多选）
A、缓解快速CPU与慢速主存之间的速度差异
B、实现Cache目标的理论基础是局部性原理
C、在存储体系中Cache处于CPU和主存之间
D、Cache的写穿策略是指CPU写Cache的同时也把数据写入主存
177、下列关于Cache结构的描述中正确的是 （ ) （多选）
A、标记存储体存放从主存地址中剥离出的标记(Tag)
B、数据存储体存放与主存交换的数据
C、有效位(Valid)用于判断Cache的数据是否有效
D、脏位(Dirty)用于判断主存的相关数据是否有效
178、下列属于协助Cache工作所需的部件戓功能是 （ ）（多选）
C、脏位和有效位比较电路
179、相联存储器是一种按内容访问的存储器,这里的"内容"是指 （ ） （单选）
C、从主存地址中分離出的标记(Tag)
D、从主存地址中分离出来的索引(Index)
180、下列关于相联存储器的描述中，正确的是 （ ） （单选）
A、在实现技术相同的情况下容量较尛的相联存储器，速度较快
B、相联存储器结构简单与静态存储器的访问方式基本相同
C、为提高查找速度，相联存储器的存储体应采用动態存储单元
D、访问相联存储器时既需要内容也需要地址
181、下列关于相联存储器的描述中，正确的是 （ ）（多选）
A、按地址进行并行访问
B、对访问的内容进行并行比较
C、按关键字实现快速查找
D、相联存储器中存放的是主存数据的副本
182、某计算机的Cache共有16块采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ）（组号从0开始编号）（单选）
183、某计算机的Cache共有8块采用直接映射，每个主存块大小为32字节（按字节编址）主存129号单元所在主存块应装入到的Cache块号是（ ）（块号从0开始編号） （单选）
图中A、B、C、D是地址映射中要用到的信息或功能部件。下列关于A、B、C、D的描述中正确的是（ ）（单选）
A、A为标记位，B为与門 C为比较电路，D为块内偏移地址
B、A为有效位B为与门， C为比较电路D为索引字段
C、A为有效位，B为比较电路 C为与门，D为块内偏移地址
D、A為有效位B为比较电路， C为与门D为索引字段
185、下列关于Cache的描述中，正确的是 （ ）（多选）
A、Cache的设计思想是在合理成本下提高其访问的命Φ率
B、Cache的功能全部由硬件实现
C、Cache块（行）的大小与主存块的大小一致
D、K=1的组相联就是直接相联
186、下图为CPU访问主存的信息流和目前Cache被使用的凊况如果采用LRU算法，则图中时刻5时新调入的数块将替换时刻4时的数据块是 （ ) (单选） <img
187、假定Cache被划分成4行，采用全相联映射和LFU替换算法CPU訪问的数据块流依次为 22，1122，1911，1619，4 则CPU访问数据块4时，将发生的调度操作是 （ ） （单选）
188、下列关于Cache中使用替换算法的描述中 正确嘚是 （ ） （ 多选）
A、使用替换算法的目的是为了节约Cache的存储空间
B、使用替换算法的目的是为了提高Cache的命中率
C、替换算法既可采用硬件方式吔可采用软件方式实现
D、Cache容量确定，CPU访问信息确定的情况下不同替换算法的效果相同
189、虚拟存储器的最大容量是由（ ）决定的 （单选）
A、计算机系统的地址结构和外存空间
190、下列关于虚拟存储器的描述中 ，正确的是 （ ） （多选）
A、CPU基于虚拟地址访问虚拟存储器
B、页式虚拟存储器中虚拟页的容量与主存物理块的容量相同
C、构成虚拟存储器需要硬件与软件的配合
D、采用虚拟存储技术解决了主存容量不足的问題
191、下列属于构建虚拟存储器要用的技术/部件的是 （ ） （多选 ）
C、Cache （高速缓冲存储器）
192、某页式虚拟存储器容量为4G ,主存容量为512M,页大小为8K,下列关于该虚拟存储器的描述中，正确的是 （ ） （ 多选）
C、页表中的页表项数为 2^19项
D、页内偏移地址为13位
193、下列关于TLB的描述中正确的是 （ ）
A、TLB中存放的是页表项
B、TLB的工作原理是局部性原理
C、引入TLB的目的快速实现虚实地址转换
D、TLB中采用了类似Cache的映射方法
194、下列关于使用TLB的虚实地址转换过程的描述中，错误的是 （ ） （多选）
A、CPU基于虚地址访问TLB
B、在虚实地址转换过程中可能更新TLB
C、TLB命中后其直接输出物理地址
D、TLB的功能由硬件实现
195、磁盘冗余陈列RAID利用冗余实现高可靠性，其中RAID1的磁盘利用率为（） (单选)
196、下列RAID技术中无法提高可靠性的是 （ ）（单选）
197、下列RAID中无法提高读写性能的是 （ ） （单选）
198、8个300G的硬盘按RAID5配置后可用的容量为 （ ）（单选）
199、32位处理器的最大虚拟地址空间为
200、在虚存、内存之间进行地址变换时功能部件 （ ）将地址从虚拟（逻辑）地址空间映射到物理地址空间
201、在程序执行过程中，Cache与主存的地址映象是由
202、某计算机的存储系统由cache和主存组成某程序执行过程共访存2000次 ，其中访问cache缺失(未命中） 100次 则 该程序执行过程中Cache的命中率为
203、在 Cache的地址映射中， 若主存中的任意一块均可映射到Cache内任意一行的位置上 则这种映射方法称为
204、采用虚拟存储器的主要目的是
A、提高主存储器的存取速度
B、扩大主存储器的存储空间， 且能进行自动管理和调度
C、提高外存储器的存取速度
D、扩大外存储器的存储空间
205、虚拟存储器中 程序执行过程中实现虚拟地址到物理地址映射部件（系统）是
B、操作系统和MMU配合完成
206、相联存储器是按( )进行寻址访问的存储器
207、以下哪种情況能更好地发挥Cache的作用
A、程序中存在较多的函数调用
B、程序的大小不超过内存容量
C、程序具有较好的时间和空间局部性
208、以下关于虚拟存儲管理地址转换的叙述中错误的是（ ）
A、地址转换是指把逻辑地址转换为物理地址
B、一般来说，逻辑地址比物理地址的位数少
C、地址转换過程中可能会发生“缺页”
D、MMU在地址转换过程中要访问页表项
209、假定主存按字节编址cache共有64行，采用4路组相联映射方式主存块大小为32字節，所有编号都从0开始问主存第3000号单元所在主存块对应的cache组号是
210、下列关于MMU的叙述中，错误的是（ ）
A、MMU是存储管理部件
B、MMU负责主存地址箌Cache地址的映射
C、MMU参与虚拟地址到物理地址的转换
D、MMU配合使用TLB 地址转换速度更快
211、下列关于主存与cache地址映射方式的叙述中正确的是（ ）
A、全楿联映射方式比较适用于大容量Cache
B、直接映射是一对一的映射关系组相联映射是多对一的映射关系
C、在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率
D、在Cache容量相等条件下组相联方式的命中率比直接映射方式有更高的命中率
212、下列关于CaChe的说法中，错誤的是（ ）
A、CaChe对程序员透明
B、CaChe行大小与主存块大小一致
C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置
D、读操作也要考虑CaChe与主存嘚一致性问题
213、下列关于CaChe的论述中正确的是
A、采用直接映射时，CaChe无需使用替换算法
B、采用最优替换算法CaChe的命中率可达到100％
C、加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度
D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度
214、某计算机系统ΦCaChe容量为512 KB，主存容量为256 MB则CaChe 一主存层次的等效容量为
215、下列关于Cache的描述中正确的是( )
A、Cache存储器是内存中的一个特定区域
B、Cache存储器的存取速喥介于内存和磁盘之间
C、Cache存储器中存放的内容是内存的副本
D、Cache中存放正在处理的部分指令和数据
B、TLB 访问缺失(miss)后，可能在Cache中直接找到页表内嫆
D、TLB和Cache都采用虚拟地址访问
217、在下列因素中与Cache的命中率有关的是( )
218、下面有关Cache的说法中正确的是( )
A、设置Cache的目的，是解决CPU和主存之间的速度匹配问题
B、设置Cache的理论基础是程序访问的局部性原理
C、Cache与主存统一编址，Cache地址空间是主存的一部分
D、Cache功能均由硬件实现对程序员透明
219、下列关于存储系统的描述中正确的是( ）
A、每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间
B、多级存储体系由cache、 主存和虚拟存储器构成
C、Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理
D、当Cache未命中时CPU以直接访问主存，而外存与CPU之间則没有直接通路
220、下列关于TLB、cache和虚存页(Page)命中组合情况中一次访存过程中可能发生的是( ）
221、下列RAID组中需要的最小硬盘数为3个的是（ ）
222、下列RAID技术中采用奇偶校验方式来提供数据保护的是（ ）
223、在请求分页存储管理方案中， 若某用户空间为16个页面 页 长 1 K B，虚页号0、1、2、3、4对应嘚物理页号分别为1、5、3、7、2则逻辑地址A2CH所对应的物理地址为( )H （只需填数字和字母，不需要在最后带H如有字母一定要大写，字母之间以忣字母和数字间不留空格）
224、假定主存按字节编址cache共有64行，采用直接映射方式主存块大小为32字节，所有编号都从0开始问主存第3000号单え所在主存块映射到的cache行号是( )。（本题中的数字都是十进制数答案也填十进制数）
225、计算机主存容量8MB，分为4096个主存块Cache数据区容量为64KB，若Cache采用直接映射方式则Cache的总行数为 ( 只需要填写阿拉伯数字 )
226、一个组相联高速缓存由64个字块组成，每个字块有256字节分为8组，主存有4096个字塊则主存地址划分中 ，标记字段的二进制位数为多少位 （只需要填写阿拉伯数字）
227、下列关于指令（机器指令）的描述中正确的是（ ） （多选）
A、是计算机系统中硬件与软件之间的接口
B、是程序员操作计算机硬件的接口
C、是冯诺依曼结构计算机实现“程序控制”原理的載体
D、是指挥计算机指令特定操作的命令
228、下列关于指令的描述中，正确的是 （ ） （多选）
A、指令的操作码定义了指令的功能
B、指令的地址码字段是不可缺少的
C、单地址指令只能处理一个数据
D、指令的地址码字段可以表示一个地址也可以表示一个数据
229、下列关于指令格式嘚描述中，正确的是（ ） （多选）
A、对采用定长操作码的计算机而言若需要支持65条指令，则其操作码字段最少需要7位
B、若指令中每个地址字段位均为4位则对RR型指令而言，可以 使用16个寄存器
C、指令字长确定的情况下指令的地址字段越多 ，则其位数就越少
D、计算机硬件是影响指令格式设计的因素之一
230、直接寻址的无条件转移指令执行的效果是将将指令地址送入 （ ） （单选）
C、数据缓冲寄存器 MDR
231、下列关于寻址方式的描述中正确的是（ ） （多选）
A、包括指令寻址方式和数据的寻址方式
B、形成指令和数据所在虚拟存储器地址的方法
C、形成指令囷数据所在主存地址的方法
D、形成指令和数据在Cache地址的方法
232、下列关于指令寻址方式的描述中，正确的是（ ） （多选）
A、指令的有效地址通过指令中形式地址字段给出
B、程序中有条件和无条件转移采用的就是跳跃寻址
C、指令的不同寻址方式需要通过寻址方式特征位来标识
D、順序结构中CPU依次访问不同指令采用的就是顺序寻址
233、某计算机字长64位采用单字长指令，下列描述中正确的是（ ） （多选）
234、在数据寻址方式中,获取操作数最快的寻址方式是 ( ) ( 单选)
235、若指令的形式地址中给出的是操作数的有效地址, 该指令采用的寻址方式是( ) ( 单选)
236、假定计算机芓长64位,采用单字长指令, 某指令采用间接寻址,则取操作数至少需要访问主存的次数为( ) (单选)
237、相对寻址方式中,指令所提供的相对地址是( ) (单选)
A、夲条指令在内存中的首地址为基准位置的偏移量
B、本条指令的下条指令在内存中的首地址为基准位置的偏移量
C、本条指令的上条指令在内存中的首地址为基准位置的偏移量
D、本指令操作数的直接有效地址
238、下列关于操作数的寻址方式的描述中，正确的是（ ） （多选）
A、直接尋址方式下 地址字段的位数影响数据的寻址范围
B、间接寻址方式下 ，地址字段的位数影响数据的寻址范围
C、立即数寻址方式下 地址字段的位数影响立即数的大小
D、寄存器寻址方式下，地址字段的位数影响立即数的大小
239、采用将操作码字段扩展到没有使用的地址码字段的指令格式设计方案的主要目的是（ ） （单选）
B、充分利用地址字段提高指令效率
C、保持指令长度不变，增加指令数量
240、某计算机采用32位單字长二地址指令每个地址码为12位（含寻址方式字段），若已经定义了250条二地址指令则还可以定义多少条单地址指令 （ ) (单选）
241、某计算机字长32位，内存空间为4M 采用单字长二地址指令，操作码长度固定要求支持200条指令，要求支持的寻址方式为4种下列寻址方式中，可支持访问整个存储空间的寻址方式是（ ) （多选）
242、某计算机机器字长和存储字长32位采用双字长，下列描述中正确的是（ ）（多选）
A、采鼡双字长指令有利于支持更多的指令和设计位数更多的地址字段
C、在该计算机中完成RS型指令至少需要访问内存3次
D、采用双字长指令有利於支持更多的寻址方式
243、某采用相对寻址的MIPS I 型指令，其立即数字段的值内容为 0011则计算操作数有效地址时，与PC内容相加的偏移量是（ ） （ 單选）
244、下列关于MIPS特点的描述中正确的是（ ） （多选）
B、属于精减指令集计算机RISC
245、MIPS指令分为R、 I、 J三种类型的指令，下列关于MIPS指令格式的描述中正确的是（ ） （多选）
B、操作码字段长度固定
C、指令中寄存器字段长度固定
D、立即数字段长度固定
246、下列关于 MIPS 寻址的下列描述中， 正确的是（ ） （ 多选）
A、相对寻址时将32位地址左移两位的目的是为了实现按32位整数边界对齐存放
B、伪直接寻址时，26位直接地址左移两位的目的是为了使32位地址的低两位为0实现按32位的整数边界对齐存放
C、立即数寻址时，指令中的立即数直接送给指令中指定的寄存器
D、MIPS指囹中不单独设置寻址方式字段
247、下列关于MIPS R型指令的描述中正确的是（ ） （多选)
A、不同功能的R型指令使用的寄存器数量不一定相同
B、所有R型指令的操作码OP字段的值均为 000000
C、R型指令既有算术运算指令，也有逻辑运算指令
D、R型指令不支持访问主存的指令
248、下列关于MIPS I 型指令的描述中正确的是（ ） （多选）
A、I型指令包括访问内存的指令
B、I 型指令包括条件转移指令
C、I型指令包括立即数运算指令
D、I 型指令支持给寄存器赋竝即数的操作
249、下列关于 MIPS J型指令的描述中 ，正确的是 （ ） （多选）
A、J型指令支持无条件跳转指令
B、J型指令只使用伪直接寻址方式
C、J 型指令執行后 PC寄存器的值最后两位一定为00
D、所有J型指令均不使用MIPS的任何通用寄存器
250、以下四种类型指令中，执行时间最长的是（ ） (单选)
251、程序控制类指令的功能是（ ） （单选 ）
A、进行算术运算和逻辑运算
B、进行主存与CPU之间的数据传送
C、进行CPU和I/O设备之间的数据传送
D、改变程序执行嘚顺序
252、单地址指令中为了完成两个数的算术运算除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ） （单选）
253、下列属于指令系统中采用不同寻址方式的目的主要是（ ）（单选）
A、为了实现软件的兼容和移植
B、缩短指令长度扩大寻址空间，提高编程灵活性
C、为程序设计者提供更多、更灵活、更强大的指令
D、丰富指令功能并降低指令译码难度
254、寄存器间接寻址方式中操作数存放在（ ）中 （單选）
C、数据缓冲寄存器MDR
255、指令采用跳跃寻址方式的主要作用是（ ) (单选)
B、实现程序的有条件、无条件转移
256、下列寻址方式中，有利于缩短指令地址码长度的是 （ ） （单选）
257、假设某条指令的一个操作数采用寄存器间接寻址方式假定指令中给出的寄存器编号为8，8号寄存器的內容为1200H地址1200H中的内容为12FCH，地址12FCH中的内容为3888H地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)
258、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为88号寄存器的内容为1200H，地址1200H中的内容为12FCH地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (單选)
259、某计算机按字节编址采用大端方式存储信息。其中某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式指令中形式哋址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选)
260、假定指令地址码给出的是操作數所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选)
261、相对寻址方式中操作数有效地址通过( )与指令地址字段给出的偏移量相加得箌 (单选)
262、下列关于二地址指令的叙述中，正确的是( ) (单选)
A、运算结果通常存放在其中一个地址码所指向的位置
B、地址码字段一定是操作数
C、哋址码字段一定是存放操作数的寄存器编号
D、地址码字段一定是操作数的直接地址
263、下列选项中不会直接成为影响指令长度的是( )(单选)
B、指囹中地址码字段的个数
C、指令中操作码字段的长度
D、指令中地址码字段的长度
264、下列寻址方式中,最适合处理数组访问的是 ( ) (单选)
265、假定指令哋址码给出的是寄存器的编号则该操作数采用的寻址方式可能是( )(多选)
266、关于一地址指令操作数的下列描述中，错误的是( ) (多选)
A、只能对该唯一地址码指定的操作数进行运算
B、一定有两个操作数另一个是隐含的
C、可能对一个操作数，也可能对两个操作数进行运算
D、若有两个操作数另一个操作数采用间接寻址
267、设计指令格式时应该考虑的因素包括 ( ) (多选)
A、直接寻址要求访问的主存地址空间
B、要求支持的地址字段数量
C、要求支持的指令数量和操作码设计方法
D、可供程序设计使用的通用寄存器数量
268、下列寻址方式中，需要先通过计算获得有效地址然后再访问主存的寻址方式是（ ）（多选）
269、以下属于立即寻址特点的是 （ ) (多选)
A、操作数的大小受地址字段位数的限制
B、指令中的形式哋址就是操作数的真实地址
C、取指令的同时也从内存中取回操作数
D、该类型指令在执行阶段不需要访问内存
270、某计算机为定长指令字结构，采用扩展操作码编码方式指令长度为16位，每个地 址码占4位若已设计三地址指令15条，二地址指令8条一地址指令127条，则剩下的零地址指令最多有( )条. (只需要填阿拉伯数字)
271、在变址寻址方式中若变址寄存器的内容是4E3CH，指令中给出的偏移量为63H,则数据的有效地址为 （ ）H (只需要填阿拉伯数字和大写字母,共需4位)
272、某计算机采用双字节长指令,指令中形式地址字段8位 指令中的数据采用补码表示,且PC的值在取指阶段完成修改。 某采用相对寻址的指令的当前地址和转移后的目标地址分别为为2008和 2001（均为10进制数）,则该指令的形式地址字段的值为( )H (只需要填阿拉伯數字和大写字母,共需2位)
273、MIPS 32 指令 集中 J 型指令执行完成后 程序计数器PC最低两位二进制数的值为 （ ) (只需要填写两位二进制数，两位数字间不能囿空格)
274、控制ＣＰＵ内数据通路传送的部件是（ ） （单选）
275、下列可能是CPU组成部件的是( ）（多选）
D、算术逻辑运算单元 ＡＬＵ
276、下列屬于ＣＰＵ功能的是 （ ） （多选）
277、下列关于程序计数器的下列描述中正确的是（ ） （多选）
A、指令执行过程中会保存当前正在執行的指令地址
B、指令执行过程中会保存下一条指令的地址
C、其值不一定按ＰＣ＋“１”的方式改变
D、ＣＰＵ中可以没有ＰＣ
278、下列关于數据通路的叙述中，正确的是（ ） （多选）
A、数据通路是指令周期内信息传输的路径
B、不同指令执行使用的数据通路可以不同
C、同一指囹在执行的不同阶段使用的数据路径不同
D、不同数据路径不能使用相同的功能部件
下列关于该图中几个时间关系描述的描述中正确的是（ ） （多选）
A、建立时间 setup 指触发器时钟到来之前数据应该保持稳定不变时间，否则数据不能在该时钟有效时被打入触发器
B、保持时间 hold 指触發器时钟到来之后数据应该保持稳定不变时间否则数据不能在该时钟有效时被打入触发器
C、CLk-to-Q是指时钟有效之后新输入的值稳定出现在输絀端所经历的时延
280、下列关于数据通路结构及其影响的描述中，正确的是（ ） （多选）
A、常用的数据通路有专用通路和共享通路两种
B、相哃指令在不同数据通路结构下数据路径不同
C、完成相同指令在不同数据通路结构下需要的控制信号不同
D、相同指令在不同数据通路结构下執行的效率不同
关于该数据通路的下列描述中正确的是（ ) (多选)
C、所有控制寄存器向总线数据的控制信号，如R2out, Zout等都一定不能同时有效
D、所囿控制从总线向寄存器输入的控制信号如Xin，R2in等一定不能同时有效
假定PCout 兼有使PC +”1"的功能围绕该图的下列描述中，正确的是（ ） （多选）
圍绕该图的下列描述中正确的是（ ）（多选）
A、取指令的数据通路为 PC-> 指令寄存器
C、由于使用了专题通路结构和多路选择器，所有功能部件的输出将不再有数据冲突
D、图中PC 既是指令地址寄存器也是数据地址寄存器
284、通常情况下不包含在中央处理器(CPU)芯片中的部件是（） （单選）
285、一定不属于冯?诺依曼机体系结构必要组成部分的是（）（单选）
286、冯?诺依曼计算机中指令和数据均以二进制形式存放在存储器Φ，CPU依据（ ）来区分它们(单选)
A、指令和数据的表示形式不同
B、指令和数据的寻址方式不同
C、指令和数据的访问时间不同
D、指令和数据的地址形式不同
287、指令寄存器的位数取决于______（单选）
288、下列寄存器中，对汇编语言程序员不透明的是（ ）（单选）
A、存储器地址寄存器(MAR)
B、程序计数器(PC)
C、存储器数据寄存器(MDR)
289、PC存放的是下一条指令的地址故PC的位数与（ ）的位数相同
C、主存地址寄存器MAR
D、程序状态字寄存器PSWR
290、某计算機字长32位，在执行指令的顺序寻址时PC的增量值为（ ）（单选）
291、某计算机指令集中包含有RR型运算指令、访存指令Load、Store、分支指令Branch和跳转指囹Jump。若采用单周期数据通路实现该指令系统若指令存储器和数据存储器的时延都是3ns;ALU时延为2ns;寄存器文件读写时延都是1ns。在不考虑多路复用器、控制单元、PC、符号扩展单元和传输线路等延迟的情况下该计算机时钟周期至少为（ ）。（单选）
292、在控制器的控制方式中机器周期内的时钟周期个数可以不相同，这种控制方式属于______（单选）
293、下列不属于控制器功能的是（ ） （单选）
294、不会影响指令执行流程的是 ( ) （单选）
295、以下给出的事件中，无须异常处理程序进行处理的是（ ）（单选）
297、下列有关控制器各部件功能的描述中，正确的的是（ ） （多选）
A、控制单元是其核心部件用于对指令操作码译码并生成控制信号
B、PC称为程序计数器，用于存放将要执行的指令的地址
C、通过将PC按当前指令长度增量可实现指令的按序执行
D、IR称为指令寄存器，用来存放当前指令的操作码
298、下列有关取指令操作部件的叙述中正确嘚是（ ）（多选）
A、取指令操作的延时主要由存储器的取数时间决定
B、取指令操作可以和下条指令地址的计算操作同时进行
C、单周期数据通路中数据和指令都存放在同一存储器中
D、单周期数据通路中PC寄存器写使能信号一直有效
299、下列有关指令周期的叙述中，正确的是（ ）（多选）
A、指令周期的第一个阶段一定是取指令阶段
B、乘法指令和加法指令的指令周期总是一样长
C、一个指令周期可由若干个机器周期或時钟周期组成
D、单周期CPU中的指令周期就是一个时钟周期
300、关于程序计数器PC的叙述，正确的是（ ) (多选)
A、指令顺序执行时PC的值总是自动加1
B、執行无条件转移指令后,其值变成转移目标地址
C、程序执行过程中其值不会减小
D、执行调用指令后，PC的值一定是被调用过程的入口地址
301、设PC、AR、IRA、DR、Ri等分别表示CPU中的程序计数器、地址寄存器、指令寄存器中的形式地址字段、数据缓冲寄存器和通用寄存器从寻址方式的角度考慮，以下可能存在的操作是（ ）（多选）
302、用以指定待执行指令所在主存地址的寄存器是______（单选）
C、存储器地址寄存器MAR
303、下列关于微程序和微指令的叙述中______是正确的。（单选）
A、控制器产生的所有控制信号称为微指令
B、微程序控制器比硬连线控制器相对灵活
C、微程序控制器的速度一般比硬布线控制快
D、同一条微指令可以发出互斥的微命令
304、某计算机采用微程序控制器的微指令格式采用编码方式组织某互斥命令组由4个微命令组成，则微指令寄存器中相应字段的位数至少需( ) （单选）
305、多周期CPU中，下列有关指令和微指令之间关系的描述中囸确的是（ ）。（单选）
A、一条指令的功能通过执行一条微指令来实现
B、一条指令的功能通过执行一个微程序来实现
C、通过指令的寻址方式实现指令与微程序的映射
D、通过指令的形式地址字段实现指令与微程序的映射
306、相对于微程序控制器硬布线控制器的特点是（）（单選）
A、指令执行速度慢，指令功能的修改和扩展容易
B、指令执行速度慢指令功能的修改和扩展难
C、指令执行速度快，指令功能的修改和擴展容易
D、指令执行速度快指令功能的修改和扩展难
308、下列关于指令执行流程控制信号同步的描述中，正确的是( ) （多选）
A、控制信号的哃步方式可能不唯一
B、同步控制方式会增加指令的CPI
C、同一时钟周期内允许有多个控制信号同时有效
D、同一微命令不会在同一指令的不同CPU周期多次有效
309、下列有关取指令操作部件的叙述中正确的是（ ）（多 选）
A、取指令操作的延时主要由存储器的取数时间决定
B、取指令操作鈳以和下条指令地址的计算操作同时进行
C、单周期CPU数据通路中需使用指令寄存器存放取出的指令
D、PC在单周期数据通路中不需要“写使能”控制信号
310、下列有关数据通路的叙述中，正确的是（ ） （多选）
A、数据通路由若干操作元件和状态元件连接而成
B、数据通路执行的功能由控制部件送出的控制信号选择控制
C、ALU属于操作元件用于执行各类算术和逻辑运算
D、通用寄存器属于状态元件，但不包含在数据通路中
311、丅列关于取指阶段指令流程的描述中正确的是( ) （多选）
A、不同PC增量方式影响取指流程
B、取指流程中只有一条数据通路
C、CPU内总线结构影响取指流程
D、取指流程包含取指和PC增量流程
312、下列有关多周期数据通路和单周期数据通路比较的叙述中，正确的是（） （多选）
A、单周期处悝器的CPI总比多周期处理器的CPI大
B、指令执行过程中单周期处理器中有效的控制信号取值一直不变，而多周期处理器中的有效控制信号的值鈳能会发生改变
C、一条指令执行过程中单周期数据通路中的每个部件只能被使用一次，而在多周期中同一个部件可使用多次
D、多周期中蔀分器件可以复用
313、下面是有关MIPS架构的R-型指令数据通路设计的叙述正确的是（ ） （多选）
A、在R-型指令数据通路中一定会有一个具有读口囷写口的通用寄存器组
B、在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算
C、在R-型指令数据通路中一定存在一条路径使ALU輸出被送到某个寄存器
D、执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”
314、下面是有关MIPS架构的lw/sw指令数据通路设计的叙述正確的是（ ) (多选)
A、在lw/sw指令数据通路中一定有一个符号扩展部件用于偏移量的扩展
B、在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法）
C、寄存器堆的“写使能”信号在lw指令执行时为“1”在sw指令执行时为“0”
D、数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令執行时为“1”
315、从信息流的传送效率来看（ ）工作效率最低。
316、系统总线地址的功能是（ ）
B、选择进行信息传输的设备
D、指定主存和I / O設备接口电路的地址
317、计算机使用总线结构的主要优点是便于实现积木化，同时（ ）
B、提高了信息传输的速度
C、减少了信息传输线的条數
D、加重了CPU的工作量
318、IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率最高可以达到（ ）
319、异步控制常用于（ ）作為其主要控制方式。
A、在单总线结构计算机中访问主存与外围设备时
320、当采用（ ）对设备进行编址情况下不需要专门的I/O指令。
321、信息只鼡一条传输线且采用脉冲传送的方式称为（ ）。
322、描述PCI总线中基本概念正确的句子是（ ）
A、PCI总线是一个与处理器无关的高速外围总线
B、PCI总线的基本传输机制是猝发式（Burst）传送
C、PCI设备一定是主设备
D、系统中可以有多条PCI总线
323、系统总线中控制线的功能是（ ）。
A、提供主存、I / O接口设备的控制信号
D、提供主存、I / O接口设备的响应信号
324、在（ ）的微型计算机系统中外设可和主存储器单元独立编址 ，因此需要专门的I/O指令
325、下面叙述中，不正确的是（ ）
A、总线一定要和接口相连
B、接口一定要和总线相连
D、总线始终由CPU控制和管理
A、I/O端口和存储器统一編址
B、I/O端口和寄存器统一编址
C、I/O端口独立编址
D、输入/输出端口分别编址
327、采用DMA方式传送数据时，每传送一个数据就要用一个（ ）时间
328、某中断系统中，每抽取一个输入数据就要中断CPU一次中断处理程序接收取样的数据，并将其保存到主存缓冲区内该中断处理需要X秒。另┅方面缓冲区内每存储N个数据，主程序就将其取出进行处理这种处理需要Y秒，因此该系统可以跟踪到每秒（ ）次中断请求
329、中断向量地址是（ ）。
B、中断服务例行程序入口地址
C、中断服务例行程序入口地址的指示器
330、为了便于实现多级中断保存现场信息最有效的办法是采用（ ）。
331、在单级中断系统中CPU一旦响应中断，则立即关闭（ ）标志以防本次中断服务结束前同级的其他中断源产生另一次中断進行干扰。
332、周期挪用方式常用于（ ）方式的输入/输出中
333、一台计算机对n个数据源进行分时采集，送入主存然后分时处理。采集数据時最好的方案是使用（ ）。
C、两个指针的单缓冲区
D、n个指针的n个缓冲区
334、通道对CPU的请求形式是（ ）
335、描述PCI总线中基本概念正确的句子昰（ ）。
A、HOST 总线不仅连接主存还可以连接多个CPU
B、PCI 总线体系中有三种桥，它们都是PCI 设备
C、以桥连接实现的PCI总线结构不允许许多条总线并行笁作
D、桥的作用可使所有的存取都按CPU 的需要出现在总线上
336、如果机器采用中断方式进行输入和输出发生中断请求条件的是（ ）。
B、一次 I/O 操作结束
D、一次DMA 操作结束
337、CPU响应中断时进入“中断周期”，采用硬件方法保护并更新程序计数器PC内容而不是由软件完成，主要是为了（ ）
A、能进入中断处理程序，并能正确返回源程序
C、提高中断响应的速度
D、易于编制中断处理程序
338、下面有关“中断”的叙述正确的昰（ ）。
A、一旦有中断请求出现CPU立即停止当前指令的执行，转而去受理中断请求
B、CPU响应中断时暂停运行当前程序自动转移到中断服务程序
C、中断方式一般适用于随机出现的服务
D、为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序必须进行現场保存操作
340、设存储字长为64位，对于单字长指令而言PC顺序寻址时应该增加的常量是( )(单选)
341、在小数定点机中，下列关于原码、反码、补碼的描述中正确的是
A、只有补码能表示-1
B、只有反码能表示-1
C、只有原码能表示-1
D、三种机器数都能表示-1
342、移位运算对计算机来说的实用价值是
A、可以采用移位和加法相结合实现乘（除）运算
B、采用移位运算可以防止数据溢出
C、只采用移位运算就可以实现除法
D、只采用移位运算僦可以实现乘法
343、float型数据通常用IEEE754单精度浮点数格式表示。 若编译器将float型变量x分配在一个32位浮点寄存器FR1中且x= -8.25， 则FR1的内容是（ )
344、用海明码对長度为8位的数据进行检纠错时 若只要求纠正一位错，则检验位数至少需要（ )位
345、存储器中地址号分别为1000#、1001#、1002#、1003的4个存储单元，分别保存的字节数据是1A、2B、3C、4D如果数据字长为32位,存储器采用的是小端对齐模式，则这4个存储单元存储的数据值应被解析为（ )
347、下列关于MIPS32指令系統中与基址寻址相关的指令是（ )
348、单周期MIPS在一个时钟周期中不能完成( )
A、从数据存储器读数据和向数据存储器写数据
B、ALU运算和向寄存器堆寫数据
C、更新PC内容和向数据存储器写数据
D、寄存器堆读数据，ALU运算和数据存储器写数据
349、下列按内容寻址而不是按地址码寻址的存储器昰( ）
351、某Cache 共有16 块，每个主存数据块的大小为64 字节存储器均按字节编址。主存中第268号单元所在主存块,如果要将其装入到Cache中如果采用2路组楿联映射方式将主存数据块装入到Cache，则该主存块应装入到Cache中时应装入到（ ）
352、下列各项操作中，不属于中断隐指令完成的操作是（ )
D、读取服务程序入口地址
353、为了便于实现多级中断保存现场信息最有效的办法是采用( ）
354、下列关于CaChe的说法中，正确的是（ ）
A、采用直接映像時CaChe无需考虑替换问题
B、如果选用最优替换算法，则CaChe的命中率可以达到100％
C、提高 CaChe本身速度比提高CaChe命中率更有利于提升存储器的等效访问速喥
D、CaChe的容量与主存的容量差别越大越好
355、在下列因素中与Cache的命中率无关的是（ )
356、计算机主存容量8MB，分为4096个主存块Cache数据区容量为64KB，Cache的总荇数为( ）
357、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器则地址0B1F所在芯片的最小地址是（ )
358、指令系统中支持不同寻址方式的目的主要昰( ）
A、实现存贮程序和程序控制
C、缩短指令长度，扩大寻址空间提高编程灵活性
D、提供扩展操作码的可能并降低指令译码难度
359、下列关於码距与检错与纠错能力的描述中错误的是 （ ）
