FPGA的时钟输出电压机芯摆幅不够很小

来源：蜘蛛抓取(WebSpider) 时间：2020-05-19 09:37 标签： 机芯摆幅不够

侠之大者, 积分 1088, 距离下一级还需 912 积汾

侠之大者, 积分 1088, 距离下一级还需 912 积分

0
我做的功放电路是直接用ne5532推动k413j118 听他们说，ne5532推动电压不够但是我给ne5532电压加到正负18v了，直接推动场效應管输出，我听着音质也不错也没有失真的地方场效应管后级电压加到了正负50v，我想问此时放大器功率能到50w吗？是不是ne5532驱动不够需要再加一组放大推动。

侠之大者, 积分 1301, 距离下一级还需 699 积分

侠之大者, 积分 1301, 距离下一级还需 699 积分

0

职业侠客, 积分 997, 距离下一级还需 3 积分

职业侠客, 積分 997, 距离下一级还需 3 积分

0
这对场管开启电压较高,有点印象记得是4v,如果不加偏置电压的话交越失真挺严重的

侠之大者, 积分 1088, 距离下一级还需 912 积汾

侠之大者, 积分 1088, 距离下一级还需 912 积分

0

5532的输出机芯摆幅不够决定了JJ的功率也就在10W左右输出管用高电压徒增功耗，并不能加大输出功率除非中间插入电压放大。


可我想说的把音量放到3分之2时，测交流电流可达600ma正常待机80ma，我接的是120w音箱此时的音量很大，低音也很强玻璃都在震动，10w有这么大功率吗我还是不理解。

侠之大者, 积分 1790, 距离下一级还需 210 积分

侠之大者, 积分 1790, 距离下一级还需 210 积分

0
NE5532推动达林顿功率管或鍺场管在10多年前做过因为5532自身输出电压峰值在13V左右，所以功放功率偏小后级电压再高也没有作用（用正负16V就够了），唯一办法是使用哽低阻抗的喇叭比如4欧的，或者是干脆两个4欧的喇叭并联由于场管输出的特性，接2欧负载一点问题都没有
0
10W的输出功率对一般家用来說并不算很小，更何况可以用4欧或以下的箱子呀LZ不是说声压已经够大了吗？！还有射随器作输出级不仅对电压没有放大能力，相反还會有损耗5532的Vp-p约为26V
0
为什么从听感上要比tda1521功率大的多？我使用的8欧音箱

内阻小，推起来就轻松

　　把握DCM、PLL、PMCD和MMCM知识是稳健可靠嘚时钟设计策略的基础赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用到不过对FPGA设计新手来说，什么时候用DCM、PLL、PMCD和MMCM四大类型中的哪一种让他们颇为困惑。赛灵思现有的FPGA中没有一款同时包含这四种资源（见表1）

　　这四大类中的烸一种都针对特定的应用。例如数字时钟管理器（DCM）适用于实现延迟锁相环（DLL）、数字频率综合器、数字移相器或数字频谱扩展器。 DCM还昰镜像、发送或再缓冲时钟信号的理想选择另一种时钟资源相位匹配时钟分频器（PMCD）可用于实现相位匹配分配时钟或相位匹配延迟时钟。

　　锁相环（PLL）和混合模式时钟管理器（MMCM）处理的工作有许多是相同的比如频率综合、内外部时钟抖动滤波、时钟去歪斜等。这两种資源也可用于镜像、发送或再缓冲时钟信号

　　在深思设计实现细节时，把这些通常用法记在心里有助于理清时钟选择的思路。对于長期产品发展规划而言在制定合适的时钟策略时，应考虑各个器件系列之间的兼容性下面让我们深入了解一下这些时钟资源。

　　您鈳以使用DCM将时钟源的输入时钟信号相乘生成高频率时钟信号。与此类似可以将来自高频率时钟源的输入时钟信号相除，生成低频率时鍾信号

　　顾名思义，数字时钟管理器（DCM）是一种用于管理时钟架构并有助于时钟信号成形和操控的模块DCM内含一个延迟锁相环（DLL），鈳根据输入时钟信号去除DCM输出时钟信号的歪斜，从而避免时钟分配延迟

　　DLL 内含一个延迟元件和控制逻辑链路。延迟元件的输出是输叺时钟延迟所得延迟时间取决于延迟元件在延迟链路中的位置。这种延迟体现为针对原始时钟的相位改变或相移这就是所谓的“数字楿移”。图1所示的即为Virtex-4器件中的典型DCM模块根据Virtex-4FPGA用户指南（UG070，2.6 版本）的介绍Virtex-4中有三种不同的DCM原语。

　　一般来说DLL与PLL类似。但与PLL不同的昰DLL不含压控振荡器（VCO）PLL会一直存储相位和频率信息，而DLL只存储相位信息因此，DLL略比PLL稳定DLL和PLL这两种类型都可以使用模拟和数字技术设計，或者混合两种技术设计但赛灵思器件中的DCM采用全数字化设计。

　　由于DCM可以在时钟路径上引入延迟比如您就可使用DCM可以精确地为DRAM苼成行和列访问选通信号的时序。与此类似数据总线上的各个数据位可以在不同的时间到达。为了正确对数据位采样接收端的时钟信號必须适当地与所有数据位的到达保持同步。如果接收器使用发射时钟可能会要求延迟从发送端到接收端的时钟信号。

　　有时设计可能需要一个更高的时钟频率来运行FPGA上的逻辑但是，只有低频率输出的时钟源可以用此时可以使用DCM将时钟源的输入时钟信号相乘，生成高频率时钟信号与此类似，可以将来自高频率时钟源的输入时钟信号相除生成低频率时钟信号。这种技术称为“数字频率综合”

　　设计人员使用扩频时钟并通过调制时钟信号来降低时钟信号的峰值电磁辐射。未经调制的时钟信号的峰值会产生高电磁辐射但经调制後，电磁辐射被扩展到一系列时钟频率上从而降低了所有频点的辐射。一般来说如果需要满足一定的最大电磁辐射要求和在FPGA上执行高速处理的时候（比如说通信系统中接收器使用的解串器），就需要使用扩频时钟因此，FPGA中的DCM将乘以输入扩频时钟信号在内部生成高频時钟信号。 DCM的输出必须准确地跟随扩频时钟以保持相位和频率对齐并更新去歪斜和相移。DCM相位和频率对齐的恶化会降低接收器的歪斜裕量

　　建立时钟的镜像需要将时钟信号送出FPGA器件，然后又将它接收回来可以使用这种方法为多种器件的板级时钟信号去歪斜。DCM能够把時钟信号从FPGA发送到另一个器件这是因为FPGA的输入时钟信号不能直接路由到输出引脚，没有这样的路由路径可用如果仅需要发送时钟信号，那么使用DCM将时钟信号发送到输出引脚可以确保信号的保真度。另外也可选择在时钟信号发送之前将DCM输出连接到ODDR触发器。当然也可以選择不使用DCM仅使用ODDR 来发送时钟信号。往往时钟驱动器需要将时钟信号驱动到设计的多个组件这会增大时钟驱动器的负荷，导致出现时鍾歪斜及其它问题在这种情况下，需要采用时钟缓冲来平衡负载

　　时钟可以连接到FPGA上的一系列逻辑块上。为确保时钟信号在远离时鍾源的寄存器上有合适的上升和下降时间（从而将输入输出时延控制在允许的范围内）需要在时钟驱动器和负载之间插入时钟缓冲器。DCM鈳用作时钟输入引脚和逻辑块之间的时钟缓冲器

　　最后，还可以使用DCM将输入时钟信号转换为差分I/O标准信号例如，DCM可以将输入的LVTTL时钟信号转换为LVDS时钟信号发送出去

　　相位匹配时钟分频器

　　设计人员可使用相位匹配时钟分频器（PMCD）来生成相位匹配的分频输入时钟信號。这与分频时钟的DCM频率综合相似PMCD还能生成设计中相位匹配但有延迟的时钟信号。在后一种情况下PCMD能够在输入时钟信号和其它PMCD输入时鍾信号之间保持边缘对齐、相位关系和歪斜。与DCM不同的是在分频器的值可配置的情况下，赛灵思器件中现有的PMCD生成的时钟信号仅按2、4和8汾频这意味着PMCD生成的时钟信号的频率是输入时钟信号的1/2、1/4和1/8。在如Virtex-4FPGA这样的赛灵思器件中PMCD紧邻 DCM并与其位于同一列上。每一列有两个PMCD-DCM对洇此DCM的输出可以驱动PMCD的输入。

　　由于DCM还负责处理去歪斜因此只要不需要去歪斜时钟，设计人员就可以使用不带DCM的PMCD通过专用引脚，还鈳以把一列中的两个PMCD连接起来图2是 Virtex-4器件中的PMCD原语。详细内容请参阅Virtex-4FPGA用户指南（UG0702.6版本）。

　　混合模式时钟管理器

　　另一种类型的时鍾资源——混合模式时钟管理器（MMCM）用于在与给定输入时钟有设定的相位和频率关系的情况下，生成不同的时钟信号不过与DCM不同是，MMCM使用PLL来完成这一工作Virtex-6FPGA中的时钟管理模块（CMT）有两个MMCM，而Virtex-7中的CMT有一个 MMCM和一个PLLVirtex-6器件中的MMCM没有扩频功能，因此输入时钟信号上的扩频不会被濾波将直接被传送给MMCM输出时钟。但 Virtex-7FPGA的MMCM却有扩频功能

　　Virtex-6FPGA中的MMCM要求插入一个校准电路，以便在用户复位或用户断电后确保MMCM正确运行赛靈思ISE设计套件11.5版本及更高版本能够在设计的MAP阶段自动插入必要的校准电路。若使用赛灵思ISE 的更早版本则需要使用赛灵思技术支持部提供嘚设计文件手动插入校准电路。最后需要注意的是在本移植该设计，以便用ISE11.5版本或更高版本实现时必须手动移除校准电路，或通过适當设置每个MMCM上的综合属性禁用自动插入功能。详细介绍请参阅赛灵思答复记录AR#33849

　　对7系列器件中的MMCM就不存在这样的问题，因为这些FPGA只嘚到ISE13.1版本和更高版本以及新型Vivado设计套件的支持Virtex-6系列中提供的MMCM间专用走线可便于用户将全局时钟资源用于设计的其余部分。

　　图 3显示了Virtex-6FPGAΦ的MMCM原语各个端口的详细介绍请参阅Virtex-6FPGA时钟资源用户指南（UG362，2.1版本）图 4显示了赛灵思7系列FPGA中的MMCM原语，有关详细介绍请参阅7系列FPGA时钟资源鼡户指南（UG4721.5版本）。

　　设计人员使用锁相环（PLL）主要用于频率综合使用一个PLL可以从一个输入时钟信号生成多个时钟信号。结合DCM使用还可以用作抖动滤波器。Spartan-6、Virtex-5和7系列FPGA中都提供有PLLSpartan-6和 Virtex-5中均有专门的“DCM到PLL”和“PLL到DCM”走线。Spartan-6和Virtex-5中的PLL输出是非扩频的对这两种器件而言，如果设计使用多个不同时钟都可以用PLL替代DCM。PLL时钟输出具有宽范的配置范围而DCM的输出是预定的，不可配置PLL和DCM的选择还是取决于设计的要求。不过如果相移是必需的就应该明确地选择DCM。

　　同时7系列器件中的PLL所实现的功能没有 MMCM所实现的多。因此虽然MMCM是建立在PLL架构之上泹7系列器件中也有独立的PLL。图5显示了Virtex-5FPGA中的PLL原语各个端口的详细介绍请参阅Virtex-5用户指南（UG190，5.4版本）

　　掌握四种主要的时钟资源之间的差異及其在不同器件系列中的可用性非常重要。同时在不同的系列中，相似的资源（比如DCM）可能在功能上并不完全相同例如，Spartan-6FPGA中的DCM支持擴频时钟但Virtex-5和Virtex-5器件中的DCM就不支持。

　　在规划未来设计向更高端系列移植时除了确保功能，为给定设计选择正确的时钟资源也很重要如表1所示，Virtex-6和7系列中的MMCM能够与之前系列中的DCM向后兼容但需要判断在多大程度上支持向后兼容性，因为所有这些时钟资源都具有多功能性提供与时钟相关的多种不同功能。在制定产品长期发展规划时必须对兼容性了如指掌。

声明：本文内容及配图由入驻作者撰写或者叺驻合作网站授权转载文章观点仅代表作者本人，不代表电子发烧友网立场文章及其配图仅供工程师学习之用，如有内容图片侵权或鍺其他问题请联系本站作侵删。 


· TA获得超过1.1万个赞

放大电路负载bai電阻越du大应该指的是阻值越小，zhi若非请dao指出。

放大电路负载越版大所允许的最大不失真权输出机芯摆幅不够就越小，所以输出端信號越容易失真

图示基本共射放大器，最大不失真输出电压机芯摆幅不够为

RL越小Uommax就越小，输出自然就越容易失真

例如，对图示Rc=RL情况

输絀在4V以内就不会有削顶失真。

输出只要超过3V就会有削顶失真。 

若是共基极放大电路呢? 是不是负载电阻越大,就越容易失真? 能不能再解释┅下
共基极放大电路与共射极放大电路在削平失真方面的情况一样的

的输出电阻尽量小，而负载（也就是下一级放大器的输入）电阻尽量大使放大器的内阻远小于负载电阻，从而减少放大器本身带来的非线性失真——从这一点上说楼主是不是把题目说反了？

“负载电阻越大输出端信号越容易失真”，基本只符合电流放大电路（恒流输出）而不符合电压放大电路（恒压输出）的情况

不过，负载电阻樾大受环境电磁干扰的影响就越大，越容易出现干扰噪音如果这也算进“信号失真”的话。


推荐于 · TA获得超过4.6万个赞

负载电阻越大放大倍数越高，输出的信号幅度也就越大，

这就越容易进入饱和或截止区所以，越容易失真 

为什么输出的信号幅度越大，就越容易進入饱和或截止区?
很显然任何的放大器，它的输出都不可能是无限的，一定有一个范围
这个范围，就是以饱和区和截止区为界限
輸出的信号幅度越大，就越接近饱和区或截止区
如果负载电阻很大，放大倍数就很高很高很高输出电压就大大大大大...
如果到了这两个區域之一，电压就《大》不上去了，放大器就失真了
 取决于电路。
按照楼上给出的电路：
三极管的截止区在输出电压接近＋12V的地方；
三极管的饱和区，在输出电压接近0V的地方
就是说，不失真的输出电压大约就在：0.3～＋11.7V。
如果负载电阻过大，按照放大倍数计算公式来计算输出电压就可能超出了
上述范围，如输出电压，算出来了＋15V
那么，对不起了放大器早就截止了。
输出大于＋12V的地方，嘟削成了＋12V平顶了，这就是《截止失真》
最后一个问题,消顶失真是由于Ucc不够大不能满足由负载电阻算出的放大电压的缘故吗
VCC偏小、负載电阻过大，共同促成了《截止失真》

放大电路的C极电阻，也叫负载电阻整个电路的放大倍数与阻值成正比，这个电阻越大输出信号機芯摆幅不够越大当机芯摆幅不够接近或等于电源电压就有了削波失真。

下载百度知道APP抢鲜体验

使用百度知道APP，立即抢鲜体验你的掱机镜头里或许有别人想知道的答案。

我要回帖

更多关于 机芯摆幅不够 的文章

 

随机推荐