&>&&>&第三章《数字逻辑》(第二版)习题答案
第三章《数字逻辑》(第二版)习题答案 2550字 投稿：许天太
小学六年级语文期末试卷（全卷共四个大题，满分100分，90分钟完卷）一、基础知识（30分）（一）看拼音写汉字，把字写正确，写端正。（8分） Xiōng pú kū t?ng M?i guī tóng kuī Kuí wú mí wǎng jiān c…
外贸英语自考中的口语特点 导读：相信许多的朋友在接触外贸英语自考的过程中，在内心还是有很多顾虑和疑虑的，想要合理的认识这类问题，我们就需要一些具体的方法，那么接下来我们就来看看怎么办？ 关于外贸英语自考中的口语特点的介绍就是下文所示的那样，大家在进行…
第1题、It is not that I do not like plays. The reason why I did not go to the theater last night was that I could not ___ the ti…
1．根据所采用的半导体器件不同，集成电路可分为哪两大类?各自的主要优缺点是什么?? 解答
双极型集成电路：采用双极型半导体器件作为元件.主要特点是速度快、
负载能力强，但功耗较大、集成度较低。
单极型集成电路：指MOS集成电路，采用金属-氧化物半导体场效应管
(Metel Oxide Semi- conductor Field Effect Transister,简写为MOSFET)作为元件.MOS型集成电路的特点是结构简单、制造方便、集成度高、功耗低，但速度较慢。
2.简述晶体二极管的静态特性?? 解答
“正向导通（相当于开关闭合），反向截止（相当于开关断开）”,硅管正向压降约0.7伏，锗管正向压降约0.3伏。
3．晶体二极管的开关速度主要取决于什么??
晶体二极管的开关速度主要取决于反向恢复时间（二极管从正向导通到反向截止所需要的时间）和
开通时间（二极管从反向截止到正向导通所需要的时间）。相比之下，开通时间很短，一般可以忽略不计。因此，影响二极管开关速度的主要因素是反向恢复时间。?
4.数字电路中，晶体三极管一般工作在什么状态?? 解答
数字电路中，晶体三极管一般工作在 “截止状态”（相当于开关断开）
和“饱和导通状态”（相当于开关闭合）。
5．晶体三极管的开关速度取决于哪些因素?
晶体三极管的开关速度主要取决于开通时间ton（三极管从截止状态到饱和状态所需要的时间）和关闭时间toff?（三极管从饱和状态到截止状态所需要的时间），它们是影响电路工作速度的主要因素。 ?
6. TTL与非门有哪些主要性能参数??
TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延、输入短路电流和空载功耗等8项。?
7.OC门和TS门的结构与一般TTL与非门有何不同?各有何主要应用??
OC门: 该电路在结构上把一般TTL与非门电路中的T3、D4去掉，令T4的集电极悬空，从而把一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出。OC门可以用来实现“线与”逻辑、电平转换以及直接驱动发光二极管、干簧继电器等。?
TS门: 该电路是在一般与非门的基础上，附加使能控制端EN和控制电路构成的。在EN有效时为正常
工作状态，在EN无效时输出端被悬空，即处于高阻状态。TS门主要应用于数据与总线的连接，以实现总线传送控制，它既可用于单向数据传送，也可用于双向数据传送。?
8.有两个相同型号的TTL与非门，对它们进行测试的结果如下：
(1) 甲的开门电平为1.4V，乙的开门电平为1.5V；? (2) 甲的关门电平为1.0V，乙的关门电平为0.9V。? 试问在输入相同高电平时，哪个抗干扰能力强?在输入相同低电平时，哪个抗干扰能力强?? 解答
在输入相同高电平时，甲的抗干扰能力强。因为开门电平愈小，在输入高电平时的抗干扰能力愈强。?
在输入相同低电平时，甲的抗干扰能力强。因为关门电平越大，在输入低电平时的抗干扰能力越强。?
9. 图1(a)所示为三态门组成的总线换向开关电路，其中，A 、B为信号输入端，分别送两个频率不同的信号；EN为换向控制端，控制电平波形如图(b)所示 。试画出Y1、Y2的波形。
电路图及有关信号波形
图中， EN=0：
Y1 = A, Y2 = B
Y1 =B , Y2 =
A 。据此，可做出Y1、Y2的波形图如图2所示。
10. 试画出实现如下功能的CMOS电路图。?
(1) F?A?B?C?? (2) F?A?B
(3) F?A?B?C?D?
（1）实现F?A?B?C 的CMOS电路图如图3所示。
（2）实现F?A?B的CMOS电路图如图4所示。
（3）实现F?A?B?C?D的CMOS电路图如图5所示。
11. 出下列五种逻辑门中哪几种的输出可以并联使用。?
(1) TTL集电极开路门；?
(2) 普通具有推拉式输出的TTL与非门；?
(3) TTL三态输出门；? (4) 普通CMOS门；? (5) CMOS三态输出门。? 解答
上述五种逻辑门中，TTL集电极开路门、TTL三态输出门和CMOS三态输出门的输出可以并联使用。
12．用与非门组成的基本R-S触发器和用或非门组成的基本R-S
触发器在逻辑功能上有什么区别?? 解答
与非门组成的基本R-S触发器功能为：
R=0,S=0，状态不定（不允许出现）； R=0,S=1, 置为0状态； R=1,S=0, 置为1状态； R=1,S=1，状态不变 。
或非门组成的基本R-S触发器功能为：
R=0,S=0，状态不变 ； R=0,S=1, 置为1状态； R=1,S=0, 置为0状态；
R=1,S=1，状态不定（不允许出现）。
13．在图6(a)所示的D触发器电路中，若输入端D的波形如图6(b)
所示，试画出输出端Q的波形(设触发器初态为0)。?
电路图及有关波形
根据D触发器功能和给定输入波形，可画出输出端Q的波形如
图7所示。?
14. 已知输入信号A和B的波形如图8(a)所示，试画出图8 (b)、( c)
中两个触发器Q端的输出波形，设触发器初态为0。?
信号波形及电路
根据给定输入波形和电路图，可画出两个触发器Q端的输出波形QD、QT如图
输出波形图
15. 设图10 (a)所示电路的初始状态Q1 = Q2 = 0，输入信号及CP端的波形
如图10(b)所示，试画出Q1、Q2的波形图。
电路及有关波形
根据给定输入波形和电路图，可画出两个触发器输出端Q1、Q2的波形如图11所示。
试用T触发器和门电路分别构成D触发器和J-K触发器。
（1） 采用次态方程联立法，分别写出T触发器和D触发器的次态方程如
T触发器的次态方程：
D触发器的次态方程：
比较上述两个方程可得T?D?Q ，据此可画出用T触发器和一个异或门构成D触发器的电路图如图12（a）所示。
（2） 采用次态方程联立法，分别写出T触发器和JK触发器的次态方程
T触发器的次态方程：
JK触发器的次态方程：
，据此可画出用T触发器
和三个逻辑门构成JK触发器的电路图如图12（b）所示。
第 三 章1．根据所采用的半导体器件不同，集成电路可分为哪两大类?各自的主要优缺点是什么?? 解答双极型集成电路：采用双极型半导体器件作为元件.主要特点是速度快、负载能力强，但功耗较大、集成度较低。单极型集成电路：指MOS集成电路，采用金属-氧化物…
Unit 2 How are you？ 第三课时 一、教学内容1、复习巩固问候语How are you？及其答语，要求读音正确，语调自然。2、复习巩固句型: How are you？I‘m fine/well/good，thank you。3、激发学…
大学生职业生涯规划 —兴趣与就业之论述讲师-刘萍 10级经济学类经济学类二班 虞诗慧一：我对于职业、职业生涯规划的认识二：兴趣与就业的关系三：如何处理兴趣与就业需要的关系四：结论 一：对于职业、职业生涯规划的认识职业生涯规划，也可以称为职业生涯设计，…
Teach a fish how to swim你听说过有不会游泳的鱼吗？你听说过鱼因不会游泳而淹死的事吗？如果谁有这样的担忧，就和那个被嘲笑了几百年的担心天会塌下来的杞国人没什么差别了，必定会成为人们茶余饭后的笑料。作为一种本能，鱼儿天生就是会游泳…
本文由()首发，转载请保留网址和出处！
免费下载文档：您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
集成门电路和触发器.ppt156页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
文档加载中...广告还剩秒
需要金币：100 &&
你可能关注的文档：
··········
··········
CMOS门电路 TTL电路是以三极管为基础属于双极型电路。 MOS电路是以MOS管为基础属于单极型电路。 CMOS电路的工作速度可与TTL电路相比较，而它的功耗和抗干扰能力则远优于TTL。几乎所有的超大规模存储器件，以及PLD器件都采用CMOS工艺制造，且费用较低。
4 ．输出特性 （1）低电平输出特性 （2）高电平输出特性 当VI VIL 0时，VO VOH，T1导通，T2截止，IOH与负载电流IL方向相反，VOH随IOH增加而下降，VOH VDDCIOHROH。
⒈电路 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理（续） ⒈电路 CMOS或非门 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理 ⒉工作原理（续） CMOS传输门（TG门） CMOS传输门也是CMOS电路的基本单元，是一种传输信号的可控开关，它由一个P沟道和一个N沟道增强型MOS管并联而成。
⒉工作原理（续2） CMOS系列器件 5.2
TTL门电路 TTL反相器 TTL与非门和或非门 TTL异或门 集电极开路门和三态门 TTL集成电路系列简介 一、电路结构 ①当vI＝VIL＝0.2V时 ①当vI＝VIH＝3.4V时 特点： 当输出为高电平时，其输出阻抗低，具有很强的带负载能力，可提供5mA的输出电流 二、电压传输特性 a. AB段： b. BC段： c. CD段： d. DE段： 三、输入噪声容限 其输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方法为 a.当输入为低电平时，即vI＝0.2V，若VCC＝5V，则TTL反相器的输入电流为 b.当输入为高电平时，即vI＝3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH，对于74系列的TTL门电路， IIH在40μA以下 二、输出特性 2.低电平输出特性 其低电平输出特性曲线 四、 输入端的负载特性 TTL反相器输入端负载特性 工作原理： 2.或非门 3. 与门、或门和与或非门 在与非门的中间级里增加一个倒向级就得到
正在加载中，请稍后...锁存器、触发器、寄存器和缓冲器的区别（转） - chanon的个人空间 - 中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台
- Powered by X-Space
锁存器、触发器、寄存器和缓冲器的区别（转）
& 10:18:50
锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
，指的是不锁存时输出对于输入是透明的。
锁存器（latch）：我听过的最多的就是它是电平触发的，呵呵。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。
应用场合：数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。
缺点：时序分析较困难。
不要锁存器的原因有二：1、锁存器容易产生毛刺，2、锁存器在ASIC设计中应该说比ff要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。
优点：面积小。锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。
触发器（Flip-Flop，简写为 FF），也叫双稳态门，又称双稳态触发器。是一种可以在两种状态下运行的数字逻辑电路。触发器一直保持它们的状态，直到它们收到输入脉冲，又称为触发。当收到输入脉冲时，触发器输出就会根据规则改变状态，然后保持这种状态直到收到另一个触发。
　　触发器（flip-flops）电路相互关联，从而为使用内存芯片和微处理器的数字集成电路（IC）形成逻辑门。它们可用来存储一比特的数据。该数据可表示音序器的状态、计数器的价值、在计算机内存的ASCII字符或任何其他的信息。
　　有几种不同类型的触发器（flip-flops）电路具有指示器，如T（切换）、S-R（设置/重置）J-K（也可能称为Jack Kilby）和D（延迟）。典型的触发器包括零个、一个或两个输入信号，以及时钟信号和输出信号。一些触发器还包括一个重置当前输出的明确输入信号。第一个电子触发器是在1919年由W.H.Eccles和F.W.Jordan发明的。
触发器(flip-flop)---对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变。
T触发器(Toggle Flip-Flop，or Trigger Flip-Flop)设有一个输入和输出，当时钟频率由0转为1时，如果T和Q不相同时，其输出值会是1。输入端T为1的时候，输出端的状态Q发生反转；输入端T为0的时候，输出端的状态Q保持不变。把JK触发器的J和K输入点连接在一起，即构成一个T触发器。
应用场合：时钟有效迟后于数据有效。这意味着数据信号先建立，时钟信号后建立。在CP上升沿时刻打入到寄存器。
寄存器（register）：用来存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果，它被广泛的用于各类数字系统和计算机中。其实寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。&工程中的寄存器一般按计算机中字节的位数设计，所以一般有8位寄存器、16位寄存器等。
对寄存器中的触发器只要求它们具有置1、置0的功能即可，因而无论是用同步RS结构触发器，还是用主从结构或边沿触发结构的触发器，都可以组成寄存器。一般由D触发器组成，有公共输入/输出使能控制端和时钟，一般把使能控制端作为寄存器电路的选择信号，把时钟控制端作为数据输入控制信号。
1. 可以完成数据的并串、串并转换；
2.可以用做显示数据锁存器：许多设备需要显示计数器的记数值，以8421BCD码记数，以七段显示器显示，如果记数速度较高，人眼则无法辨认迅速变化的显示字符。在计数器和译码器之间加入一个锁存器，控制数据的显示时间是常用的方法。
3.用作缓冲器；
4. 组成计数器：移位寄存器可以组成移位型计数器，如环形或扭环形计数器。
四、移位寄存器
移位寄存器：具有移位功能的寄存器称为移位寄存器。
寄存器只有寄存数据或代码的功能。有时为了处理数据，需要将寄存器中的各位数据在移位控制信号作用下，依次向高位或向低位移动1位。移位寄存器按数码移动方向分类有左移，右移，可控制双向（可逆）移位寄存器；按数据输入端、输出方式分类有串行和并行之分。除了D边沿触发器构成移位寄存器外，还可以用诸如JK等触发器构成移位寄存器。
总线收发器/缓冲器
缓冲寄存器：又称缓冲器(buffer)当负载不具有非选通输出为高阻特性时，将起到隔离作用；当总线的驱动能力不够驱动负载时，将起到驱动作用。由于缓冲器接在数据总线上，故必须具有三态输出功能。
它分输入缓冲器和输出缓冲器两种。前者的作用是将外设送来的数据暂时存放，以便处理器将它取走；后者的作用是用来暂时存放处理器送往外设的数据。有了数控缓冲器，就可以使高速工作的CPU与慢速工作的外设起协调和缓冲作用，实现数据传送的同步。
Buffer:缓冲区，一个用于在初速度不同步的设备或者优先级不同的设备之间传输数据的区域。通过缓冲区，可以使进程之间的相互等待变少，从而使从速度慢的设备读入数据时，速度快的设备的操作进程不发生间断。
缓冲器在数字系统中用途很多：
区别为：latch同其所有的输入信号相关，当输入信号变化时latch就变化，没有时钟端；flip-flop受时钟控制，只有在时钟触发时才采样当前的输入，产生输出。当然因为latch和flip-flop二者都是时序逻辑，所以输出不但同当前的输入相关还同上一时间的输出相关。
1、latch由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持输出状态。DFF由时钟沿触发，同步控制。
2、latch对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生；DFF则不易产生毛刺。
3、如果使用门电路来搭建latch和DFF，则latch消耗的门资源比DFF要少，这是latch比DFF优越的地方。所以，在ASIC中使用 latch的集成度比DFF高，但在FPGA中正好相反，因为FPGA中没有标准的latch单元，但有DFF单元，一个LATCH需要多个LE才能实现。latch是电平触发，相当于有一个使能端，且在激活之后（在使能电平的时候）相当于导线了，随输出而变化。在非使能状态下是保持原来的信号，这就可以看出和flip-flop的差别，其实很多时候latch是不能代替ff的。
4、latch将静态时序分析变得极为复杂。
5、目前latch只在极高端的电路中使用，如intel 的P4等CPU。 FPGA中有latch单元，寄存器单元就可以配置成latch单元，在xilinx v2p的手册将该单元配置成为register/latch单元，附件是xilinx半个slice的结构图。其它型号和厂家的FPGA没有去查证。――个人认为xilinx是能直接配的而altera或许比较麻烦，要几个LE才行，然而也非xilinx的器件每个slice都可以这样配置，altera的只有DDR接口中有专门的latch单元，一般也只有高速电路中会采用latch的设计。altera的LE是没有latch的结构的，又查了sp3和sp2e，别的不查了，手册上说支持这种配置。有关altera的表述wangdian说的对，altera的ff不能配置成latch，它使用查找表来实现latch。
&&&&一般的设计规则是：在绝大多数设计中避免产生latch。它会让您设计的时序完蛋，并且它的隐蔽性很强，非老手不能查出。latch最大的危害在于不能过滤毛刺。这对于下一级电路是极其危险的。所以，只要能用D触发器的地方，就不用latch。
有些地方没有时钟，也只能用latch了。比如现在用一个clk接到latch的使能端(假设是高电平使能),这样需要的setup时间，就是数据在时钟的下降沿之前需要的时间，但是如果是一个DFF，那么setup时间就是在时钟的上升沿需要的时间。这就说明如果数据晚于控制信号的情况下，只能用latch,这种情况就是，前面所提到的latch timing borrow。基本上相当于借了一个高电平时间。也就是说，latch借的时间也是有限的。
在if语句和case不全很容易产生latch，需要注意。VIA题目这两个代码哪个综合更容易产生latch：
always@(enable or ina or inb)beginif(enable)begin&&& data_out =endelsebegin&& data_out =endend代码2input[3:0] data_always@(data_in)begin& case(data_in)&& 0 : && && &&&&out1 = 1'b1;&& 1,3 : &&&& &&out2 = 1'b1;&& 2,4,5,6,7 : &out3 = 1'b1;&& default: &&&out4 = 1'b1;&&& endcaseend答案是代码2在综合时更容易产生latch。
&&&&对latch进行STA的分析其实也是可以,但是要对工具相当熟悉才行，不过很容易出错。当前PrimeTime是支持进行latch分析的，现在一些综合工具内置的STA分析功能也支持,比如RTL compiler, Design Compiler。除了ASIC里可以节省资源以外，latch在同步设计里出现的可能还是挺小的，现在处理过程中大都放在ff里打一下。
锁存器电平触发会把输入端的毛刺带入输出；而触发器由于边沿作用可以有效抑制输入端干扰。
在 CMOS 芯片内部经常使用锁存器, 但是在PCB板级结构上, 建议用触发器在时钟边沿上锁存数据。这是因为在锁存器闸门开启期间数据的变化会直接反映到输出端, 所以要注意控制闸门信号的脉冲宽度，而对于触发器，只考虑时钟的边沿。
门电路是构建组合逻辑电路的基础，而锁存器和触发器是构建时序逻辑电路的基础。门电路是由晶体管构成的，锁存器是由门电路构成的，而触发器是由锁存器构成的。也就是晶体管-&门电路-&锁存器-&触发器,前一级是后一级的基础。锁存器和触发器它们的输出都不仅仅取决于目前的输入，而且和之前的输入和输出都有关系。
它们之间的不同在于：锁存器没有时钟信号，而触发器常常有时钟触发信号。
锁存器是异步的，就是说在输入信号改变后，输出信号也随之很快做出改变非常快。而另外一方面，今天许多计算机是同步的，这就意味着所有的时序电路的输出信号随着全局的时钟信号同时做出改变。触发器是一个同步版锁存器。
触发器泛指一类电路结构，它可以由触发信号 (如: 时钟、置位、复位等) 改变输出状态, 并保持这个状态直到下一个或另一个触发信号来到时。触发信号可以用电平或边沿操作，锁存器是触发器的一种应用类型。
&&&&钟控D触发器其实就是D锁存器，边沿D触发器才是真正的D触发器，钟控D触发器在使能情况下输出随输入变化，边沿触发器只有在边沿跳变的情况下输出才变化。
两个锁存器可以构成一个触发器,归根到底还是dff是边沿触发的，而latch是电平触发的。锁存器的输出对输入透明的，输入是什么，输出就是什么，这就是锁存器不稳定的原因，而触发器是由两个锁存器构成的一个主从触发器，输出对输入是不透明的，必须在时钟的上升/下降沿才会将输入体现到输出，所以能够消除输入的毛刺信号。
寄存器与锁存器的功能是提供数据寄存和锁存。从门电路层级出发，计算机的可编程功能是如何逐步实现的？
从逻辑电路的书里来看，单靠非门实现基本门电路，再到实现一个完整的计算器功能，已经让我很吃惊。那么到底经历了几层逻辑的抽象，多大的规模，使得一堆固定摆放的门电路才能实现编程语言所具有的无限灵活性？如何从门电路出发逐层级地学习和掌握计算机实现可编程的原理？有哪些书籍可以推荐？
按投票排序
上学期学过的数字逻辑，很久以前学过模拟电路和汇编，这学期刚学完组成原理，前几天刚刚期末考试考完这些知识。我从基本电路解释起来，首先是基本二极管、三极管、MOS管等电子器件构成逻辑门，这里涉及电压分压等模拟电路基础知识，比如基洛霍夫定理；逻辑门组合形成触发器、计数器、多路选择器等元件，这里的组合过程数字逻辑书上解释的很清楚，简单的像D触发器、JK触发器能作为基本存储单元，多路选择器实现一个信号控制另一组中哪一个可以通过，计数器可以输出000，001，010，011这一系列数。加法器能做的就是001+100=101这类的计算。这就是一个能实现4位加减法移位运算与或非运算等等等功能的一个逻辑器件74LS181，多个这种器件串联并联可以实现8位的16位32位的运算。这就是一个能实现4位加减法移位运算与或非运算等等等功能的一个逻辑器件74LS181，多个这种器件串联并联可以实现8位的16位32位的运算。看懂了上面这张图了吗？这只是一个能实现计算四位二进制加减运算并能检测溢出的运算器（如果无法理解我在说什么，其实如果不是计算机专业的也不必理解，大意就是简单的逻辑门可以组合成功能很复杂的部件）其他的还有（来自软件logsim的截图）这些基本逻辑门组合成的基本器件，这些部件都是可以通过基本逻辑门实现的（实现过程类似上面的那张乱麻图）（来自软件logsim的截图）这些基本逻辑门组合成的基本器件，这些部件都是可以通过基本逻辑门实现的（实现过程类似上面的那张乱麻图）现在我们有了以上那些器件，就可以着手制作计算机了，应用组成原理知识，计算机由运算器、控制器、存储器、输入输出设备组成。这里指的都是二进制运算。这就可以作为计算机里的一个运算器了。这里指的都是二进制运算。这就可以作为计算机里的一个运算器了。然后你就需要学习一下计算机是如何思考的了，计算机很笨，它只会做人设计好的事情，人设计的过程叫做编程，你可以写C语言代码，通过一些软件把它翻译成机器能识别的二进制指令比如我要计算A+B ，结果为 C，汇编指令就是MOV AX A; MOV BX B; ADD AX BX；MOV C CX;(不要计较代码规范，语法正误)意思就是把A存进AX寄存器，把B存进BX寄存器，然把AX、BX加起来,加起来送给哪呢，假设电路设计了出口连到了CX寄存器，就把CX寄存器的内容送给C，就执行完了这段代码。A、B、C都放在了内存里，假设放在了内存的123号单元里，就要告诉把内存1号和2号单元的数拿出来送到运算器，运算器的输出送到3号单元。这里涉及到了数据的地址和数据要进行的运算和数据本身，那么我们规定MOV操作翻译成二进制数0001，ADD翻译成0010，AX用0001，BX用0010，CX用0100代替，那么我们可以设计一句话，这句话要说明我们要求计算机做什么运算，让计算机里的哪些数做运算，比如说【加 一号寄存器的数 二号寄存器的数】那么可以写成 10 ，或者【传送
一号寄存器
内存一号单元的数】那么以上那个加法运算翻译成机器指令就是01
//MOV AX A
传送 一号寄存器
一号内存的数10
//MOV BX B
传送 二号寄存器
二号内存的数
//ADD AX BX
一号寄存器的数
二号寄存器的数（这里隐含着结果放进三号寄存器，在布线时隐含的）00
//MOV C CX
传送 三号内存的数 三号寄存器那这一系列机器指令也要放进计算机里，之前那些数放进了计算机的内存里，这些指令也是放进计算机的内存里，采用一系列布线来是计算机自动读取指令，执行指令，比如之前提到的计数器，可以把它作为地址控制器，每次加一，就可以每次读出下一条指令了。贴一个我的组成原理实验然后这是我设计的测试程序（采用16进制）然后这是我设计的测试程序（采用16进制）电路如下电路如下过程就是，时钟脉冲是一个脉冲信号，每次脉冲跳动，地址生成器生产一个地址，告诉内存，内存会把对应单元的指令取出来解析，告诉运算器选择哪个运算，告诉内存中哪个数据该出来进行计算了。计算完了，再取下一条指令。看完这些，你是否把计算机软件和硬件的工作理解了呢？//********************************************************************************************应十五的追问，我简述一下高级语言的运作，高级语言是基于低级语言的，一个程序你可以用低级语言写，但是由于低级语言太过于细致，它驱动的是计算机能够支持的最基础的操作，比如加减乘除移位跳转比较等等，写一个低级语言程序就需要把程序过程的每一步操作代码都写出来，高级语言帮你把低级语言的许多语句合起来，比如上文中的A+B = C的过程，用汇编需要把数据送到寄存器，再送出来的过程每一步都写出来，如果用c语言只需要一句c = a + b；从高级语言到低级语言需要的是编译和连接，这个过程就是把c = a + b变成 01 10
10 00 这段二进制代码，然后这段二进制代码作为一个文件保存放在那里，比如windows里是exe文件,每次需要执行了就执行这段数字。这里的执行过程就要涉及到操作系统了，操作系统是一个程序，平时放在外存（硬盘）中，每次启动计算机，计算机开始加电，然后它由硬件控制会去执行一个启动程序（这个程序是硬件程序，一个程序硬件实现和软件实现的效果是一致的，只是成本的区别。硬件实现：比如时钟脉冲一启动计数器就从0开始计数，这时就相当于计算机启动了），启动程序会去读硬盘的预订位置，这个预订位置放了一个系统的启动程序，这个程序会去调用其他一系列程序，把这些程序的数据放进内存中，最终形成一个等待用户输入命令的状态，比如windows桌面出现了等待你点击，linux命令行等着你输入命令。操作系统是帮助你更方便的使用计算机的一个程序，它帮助打开文件时不必输入 0，而只需要输入open a.exe ，这段代码需要做的工作它帮助你悄悄的做了。你要打开一个程序，这个文件被点击后，你点击的这个动作告诉操作系统你要执行这个程序，操作系统知道你有2G内存，因为它本身是一个程序，它自己用了500M内存，它发现你现在要运行的这个程序需要1M内存（它怎么发现的呢，比如int a ，这句声明说明a变量需要一个字的空间，一个程序中有许多变量，还有程序逻辑本身需要占用内存，在汇编中就是程序的代码段、堆栈段、数据段。共同构加成了它需要的运行空间），于是它给你的程序分配500M~501M这段内存空间，其他程序不许用了，然后把程序这些变量存进去，然后这些值在内存和寄存器（寄存在CPU里面）间交换来交换去，实现各种操作。再细说就是进程管理和资源分配了，这些不是简单可以讲清楚的。程序就是指令的集合，程序的形成过程是高级语言代码------编译链接-----&指令集合；程序是硬盘里存放的一组组指令文件，把指令文件读进内存变成内存中的数据，数据在CPU和内存、输入输出设备、外存（硬盘、U盘、光盘）间交换的过程就是程序执行过程，成为进程。CPU、输入输出设备、内存外存称作计算机的资源，操作系统的工作就是把资源分配给每个进程，供它们使用。好像没跑题吧...............o(╯□╰)o///////////////////////////////////////////////////////刚刚完成的五段流水线CPU采取数据重定向处理数据相关冲突，插入气泡方式处理跳转冲突。采取数据重定向处理数据相关冲突，插入气泡方式处理跳转冲突。
建议看一看《编码的奥秘》，正在看，说说我读到现在的理解。书中从最基本的电路开始介绍，通过布尔代数和电路的联系，借助继电器构成了与门，或门，非门等这些逻辑门（这很重要，我们有逻辑门了），然后再通过逻辑门之间在我看来非常诡异奇葩的连接方式，构成触发器（可以存储信号）和振荡器（时钟）。好了，其实我们这就解决了存储和时钟信号的问题，那么接下来我们其实可以利用手头的逻辑门做好多事，比如加法器，减法器等等。那么，算数单元（ALU）我们也有了。你想啊，能存储，能计算，这不就是cpu里的存储器和运算器吗？（姑且这么粗浅地认为）接下来我们想控制存储器里的数据，例如加法运算，或者转移数据，你想到将这些操作封装起来，这就是操作码，操作码和你要操作的数据组合起来就是一条指令。多封装一些操作就构成了你这个cpu的指令集。（这就是可编程性的核心） 我们都知道二进制很不好看，0和1组成的串人脑不好识别，而我们的操作码就是二进制形式的（要给计算机看嘛），所以我们想到将操作码换一个容易被人脑识别的形式，这就诞生了汇编语言。随着时代的推演，好多更容易编程的语言也就陆续诞生。 ………… 以上就是我的大致理解，如果想详细了解的话，建议题主看看此书，希望对你有帮助。
在下是cs专业学生，说说自己对计算机课程的理解引号内是要分析的问题，括号内是解决问题的学科。“用户需求”-＞(软件工程)-＞“代码编写”-＞(某某语言程序设计)-＞“转化为低级语言”-＞(编译原理)-＞“转化为机器码”-＞(汇编)-＞“转化为微指令”-＞(计算机组成原理)-＞“转化成硬件的实际动作”-＞(数字电路)-＞“电路的设计”-＞(电路原理)-＞“各种电气标准”-＞(大学物理)-＞“具体计算”-＞“高等数学”题主从后往前看，应该就能理解计算机如何实现编程了
你可以看一看《编码》虽然这本书有很多地方都写的很模糊，但是大致的框架还是有了
不同意那些说从电学开始的回答，我们也可以做出机械的数字计算机不是？那么如果题主不关注门电路的具体实现问题，只从理想的门电路这层抽象开始构造计算机，以及不论及背后的数学原理（计算理论）的话，推荐阅读《计算机系统要素》。手把手教你搭起一台可以用的计算机——从NAND门到俄罗斯方块。
咱把起点降低一点，从电磁学出发吧。首先，自然界会出现许多电磁现象，比如闪电，又比如静电。围绕着这些现象，科学家们展开了许多研究，大家都听过富兰克林在雷雨天放风筝的故事吧，从此以后，人们对电和磁的研究与日俱增，涌现了一大批科学家。电磁学中的物理单位也以这些科学家命名，比如出镜率最高的欧姆、安培，还有像特斯拉、库伦、亨利、法拉第、西门子……他们的研究成果，多多少少表明了电磁现象的某个方面。比如广为人知的欧姆定理，是欧姆通过大量的实验，从实验数据中总结出来的。对电磁现象的本质有深刻理解的第一人，应当是麦克斯韦，他的麦克斯韦方程组是电磁学的基础，其他一切定理都可由这四个方程推导。（虽然我现在对麦克斯韦方程组基本没有映像了。）虽然我们有麦克斯韦方程组，但是电气工程师（或者硬件工程师）基本不用这些方程。我们在分析电路时用的最多的是基尔霍夫定理（KCL、KVL）。基尔霍夫定理可以由麦克斯韦方程组推导。但是，我们为什么不用万能的麦克斯韦方程组呢？首先，这货太难，是微积分形式，相信大学毕业后没有多少人还能解微积分，而基尔霍夫定理是代数形式，简单方便。其次，工程领域应用的电路，其器件特性较好，适用集总参数定理（lumped matter discipline），用麦克斯韦方程组来分析，那是杀鸡用牛刀。举例来说，一个实际的电阻器（resistor），不仅表现出电阻的特性，在不同的频率范围内，它还或多或少表现出电容和电感的特性，这些多出来的特性用寄生参数表示。随着技术的进步，寄生参数越来越小，----------先占个位，晚上再答。
当年上学的时候我也发过“要搞清楚从最基本的MOSFET到大型软件工程的所有原理”的宏愿。中间层级自然不少了，很多东西别的答主也提过了，不过我觉得最能够提纲挈领到整块知识是计算机架构，推荐轩尼诗校长的书这块整明白了下可通ASIC设计的目的/原理等，上可达指令集/编译原理比这个在上一步比较有纲领意义的大块知识就是操作系统了，这部分值得推荐的书比较多，也超出楼主提问范围，就不多说了如果题主真去看这块了，注意不能只看书，最好整个微架构仿真器来做score boarding之类的东西。这个学科毕竟要求理论实践相结合，否则很难真正理解。
已有帐号？
无法登录？
社交帐号登录