数字电子技术基础：第四章 组合逻辑电路_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者贡献于
评价文档：
141页免费51页免费64页免费56页¥6.0094页免费 78页免费116页免费63页免费27页免费63页免费
数字电子技术基础：第四章 组合逻辑电路|本​文​档​详​细​介​绍​了​组​合​逻​辑​电​路​及​其​重​点​,​内​容​均​经​过​仔​细​修​定​,​值​得​一​看​。
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
大小：4.10MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢4组合逻辑电路_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者贡献于
评价文档：
17页免费91页免费165页免费161页免费118页免费 34页免费32页免费22页免费79页免费10页免费
喜欢此文档的还喜欢117页免费131页免费140页免费
4组合逻辑电路|
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
大小：3.41MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢组合逻辑电路_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
文档贡献者贡献于
评价文档：
17页免费91页免费119页免费132页免费100页免费 112页免费43页免费28页免费32页免费119页1下载券
组合逻辑电路|
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
大小：2.08MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
第3章组合逻辑电路 数字逻辑 课件
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口3第四章 组合逻辑电路_文档下载_文档资料库
当前位置： >>
3第四章 组合逻辑电路
第四章 组合逻辑电路? ? ??? ?4.1 概述 4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4 MSI分析与设计 4.5 竟争与冒险 4.6 小结4.1概述?组合逻辑电路特点：输出只与当前的输入情况有关， 与以前的输入输出无关。结构上从输出到输入没有反 馈回路。（无记忆）I0 输 入 I1 组合逻辑电路 Y0Y1输 出……………In-1…Ym-1?Y0 ? f 0 ( I 0 , I1 , ? , I n ?1 ) ?Y ? f ( I , I , ? , I ) ? 1 1 0 1 n ?1 ? ? ? ?Ym ?1 ? f m ?1 ( I 0 , I1 , ? , I n ?1 ) ?4.2组合逻辑电路的 分析与设计方法开始 SSI分析 步骤 SSI设计 步骤波形图设计 例 例.1分析方法以小规模集成门电路的组合逻辑电路的分析(SSI分析)步骤： 1. 根据电路图写出各个逻辑输出函数的逻辑表达式; 2. 进行必要的化简变形,变成与或式; 3. 分别填写相应逻辑函数的卡诺图; 4. 得到最简的逻辑函数表达式; 5. 列出真值表; 6. 说明电路功能.例 分析图示电路，写出输出逻辑函数的表达式，列出真 值表，指出电路完成什么逻辑功能。解：假定中间变量X1,X2如图X 1 ? ABC X2 ? A? B ?C Y2 ? AB ? AC ? BCY1 ? X 1 ? X 2 ? Y2 ? ABC ? ( A ? B ? C ) AB ? AC ? BC ? ABC ? ( A ? B ? C )( A ? B )( A ? C )(B ? C ) ? ABC ? AB C ? A BC ? A B C填卡诺图，列真值表Y2 A BC0真值表10000111A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1Y2Y1 1 1111 11Y1 A1 1 1 1 1 1BC0 10001111011 11功能说明：一位二进制加法，Y1为本位和，Y2为本位向 高位的进位一种技巧性方法X 1 ? ABC, X 2 ? A ? B ? C Y2 ? AB ? AC ? BCX1 ABC0 100011110Y1 ? X1 ? X 2 ? Y2Y2 A BC01X201 11 1000ABC0000111101100 011 111110111 1011 1111 110Y1ABC0 1Y2 BC 00 A0 11 1 111 111.2设计方法以小规模集成门电路来设计组合逻辑电路 (SSI设计) 步骤： 1. 根据根据实际问题进行逻辑抽象; 确定输入输出变量，并规定取0、取1的含义; 2. 根据实际情况列写真值表; 3. 分别填写相应输出逻辑函数的卡诺图; 4. 得到最简的逻辑函数表达式; 5. 根据需要进行简单的变形,画出逻辑电路图.例设计列车排队电路设计要求:在铁路上有这样三种车次,即:特快车?直快车?慢车。这三种车都请求发车时，就具有一个 优先权问题。解：①分析1）输入信号有三个。设特快车为A ，直快车为B ， 慢车为C，把A?B?C的取值定为：“1”表示请求发 车，“0”表示没有请求。 2）输出有三个， 设F1为特快的发车信号； F2为直快的发车信号； F3为慢车的发车信号。同时， F1? F2 ? F3的取值定为：“1”表示同意发车，“0”表示不同意发车。②列真值表③填写卡诺图化简FA B C 0 0 0F1 F2 F3 0 0 01BC A0 1000111100 0 10 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 10 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0F21111BC A0 1000111 110 1FA B C 0 0 0F1 F2 F3 0 0 03BC A0 10001 111100 0 10 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 10 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0④写最简的与或式⑤画电路图 另一种真值表 的列法：例现有四台设备,10KW/台,它们由F和G两台发电机组 供电。 F：10KW，G：20KW。 四台设备的工作情况为：①四台设备不可能同时工作。 ②可以是任意三台或两台同时工作。③至少有任意一台在工作。 要求：设计一个供电控制线路，既能保证设备正常工 作，又能节省电能。最后再用异或门和与非门画出电 路图。解：①根据题意确定输入和输出信号。输入：A?B ?C ?D；其中“1”表示设备工作，“0”表示设备不工作。 输出：F ?G，发电机组启动为“1”，其中不启动为“0”。②……例码制变换译码器,把一个四位二进制码转换成格雷码 解：①列真值表②令B3?B0为输入， G3?G0为输出。 即：二进制→Gary码。由真值表可见:G3=B3
③画出电路图G3 = B3 G2 =B3B2G1 = B2B1G0 = B1B2用异或门实现的电路例设计三个单刀双置开关控制一个灯,要求改变任何一个 开关的状态都能控制电灯由亮变灭或者由灭变亮. 单刀双置开关作为输入,每个开关有上下两种状态;解：电灯为输出,有亮灭两个状态.设定逻辑变量：A B C 表示三个开关，当取逻辑0时 表示开关处在下位，当取逻辑1时，表示开关处在 上位。 设定逻辑变量 Y 表示输出电灯，取逻辑0表示灭， 取逻辑1表示亮。假设:ABC=000时，Y=0灯是灭的。根据题意可分析得到如下真值表：A B C 0 0 0 0 0 1Y 0 1A B C 1 1 0 1 0 0Y 0 10 1 11 1 1 卡诺图 Y A BC0011 0 10 1 0 逻辑函数表达式01Y ? ABC ? AB C ? A BC ? A B C01 11 10001 1 11Y ? A? B ?C1电路图 用与非门实现Y ? ABC? AB C ? A BC ? A B C3.3 常用的组合逻辑电路编码器一 般 编 码 器 优 先 编 码 器 开始 比较器 译码器 数据选择器 加法器 多 位 加 法 器二 进 制 74LS148编码器 译 码 YS工作而无输入 器 YEX工作而有输 入二 十 进 制 译 码 器显 示 译 码 器原 理四 选 一半 加 器全 加 器超前进位加法器常用组合逻辑电路种类很多，主要有全加器、 译码器、编码器、多路选择器、多路分配器、数 值比较器、奇偶检验电路等。常用组合电路均有中规模集成电路（MSI)产 品。MSI组合部件具有功能强、兼容性好、体积 小、功耗低、使用灵活等优点，因此得到广泛应 用。本节主要介绍几种典型MSI组合逻辑部件的 功能及应用。.1编码器Encoder为了便于数字化处理，对一系列不同的事物，用不同的 二进制数表示，这个过程就是编码。 将有特定含义的输入信号编成不同代码输出的组合逻辑 电路，称为编码器。 在具体硬件电路上，编码就是对输入相应信号线出现的 “有效”信号时，对该线（信号）进行编码并输出。如：一 条信号线出现高电平时，表示一个特定的含义事件发生，时 常需要对此进行编码，以通知系统；而出现低电平时表示正 常，无特殊情况发生。这是对高电平编码，信号线出现高电 平时，称为高电平有效（信号有效），出现低电平成为信号 无效。一、普通编码器（三位二进制编码器为例） 三位二进制编码器有八条输入信号线，三条编码输出线 输入 I 0 I1 I2 I3 I4 I 5 I6 I7 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 输出 Y2Y1Y0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1真值表 应有256行逻 辑 表 达 式Y2 ? I 4 ? I 5 ? I 6 ? I 7 ? I 4 I 5 I 6 I 7 Y1 ? I 2 ? I 3 ? I 6 ? I 7 ? I 2 I 3 I 6 I 7 Y0 ? I1 ? I 3 ? I 5 ? I 7 ? I 1 I 3 I 5 I 7逻辑图Y2 ≥1Y1 ≥1Y0 ≥1Y2 &Y1 &Y0 &I7 I6 I5 I4I3 I2I1 I0I7 I6 I5 I4I3 I2I1 I0(a) 由或门构成(b) 由与非门构成二、优先编码器 普通编码器的输入只能有一个信号是有效的，这不符 合实际的应用，于是有了优先编码器。当几个信号同 时有效时，只对其中优先级最高的信号进行编码。输入 I0 I1 I2 I3 I4 I5 I6 I7 1 X X X X X X X 0 1 X X X X X X 0 0 1 X X X X X 0 0 0 1 X X X X 0 0 0 0 1 X X X 0 0 0 0 0 1 X X 0 0 0 0 0 0 1 X 0 0 0 0 0 0 0 1 输出 Y2Y1Y0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 X X X X X X X 1 0 X X X X X X 1 1 0 X X X X X 输入 I0 I1 I2 I3 I4 I5 I6 I7 1 1 1 0 X X X X 1 1 1 1 0 X X X 1 1 1 1 1 0 X X 1 1 1 1 1 1 0 X 1 1 1 1 1 1 1 0 输出 Y2Y1Y0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0高电平有效，原码输出低电平有效，反码输出?Y2 ? I 7 ? I 7 I 6 ? I 7 I 6 I 5 ? I 7 I 6 I 5 I 4 ? ? ? I7 ? I6 ? I5 ? I 4 ? ? Y1 ? I 7 ? I 7 I 6 ? I 7 I 6 I 5 I 4 I 3 ? I 7 I 6 I 5 I 4 I 3 I 2 ? ? ? I7 ? I6 ? I5 I 4 I3 ? I5 I 4 I 2 ? ?Y0 ? I 7 ? I 7 I 6 I 5 ? I 7 I 6 I 5 I 4 I 3 ? I 7 I 6 I 5 I 4 I 3 I 2 I1 ? ? ? I 7 ? I 6 I 5 ? I 6 I 4 I 3 ? I 6 I 4 I 2 I174LS148就是实现该功能的集成电路集成3位二进制优先编码器74LS148VCC YS 16 15 YEX I3 14 13 I2 12 I1 11 I0 Y0 10 9 Y2 Y1 Y0 6 7 9 YS 15 YEX 1474LS148 1 2 3 4 5 6 7 8 5 4 374LS148 2 1 13 12 11 10I4I5I6 (a)I7STY2 Y1 GNDSTI7 (b)I6 I5 I4I3 I2 I1 I0引脚排列图逻辑功能示意图ST为使能输入端，低电平有效。其有效时片子才正常工作。 YS为指示输出端，低电平有效，为低电平时表示片子工作但无 编码输出。 YEX为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。集成3位二进制优先编码器74LS148的真值表输 入 输 出ST1 0 0 0 0 0 0 0 0 0I7I6I5I4I3I2I1I0Y21 1 0 0 0 0 1 1 1 1Y11 1 0 0 1 1 0 0 1 1Y01 1 0 1 0 1 0 1 0 1Y E X YS1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1×　×　×　×　×　×　×　× 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 ×　×　×　×　×　×　× ×　×　×　×　×　× 0 1 1 1 1 1 1 1 ×　×　×　×　× 0 1 1 ×　×　×　× 0 1 1 1 ×　×　× 0 1 1 ×　× 0 1 × 0输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效集成3位二进制优先编码器74LS148的级联Y0 & Y1 & Y2 & Y3 YEX &Y0 Y1 Y2 YS 低位片YEXY0 Y1 Y2 YS 高位片YEXSTSTI0 I1 I2 I3 I4 I5 I6 I7 I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I1516线-4线优先编码器优先级别从 I15 ~ I 0 递降二-十进制编码器――BCD编码器（P143） 8421 BCD码优先编码器I9 1 0 0 0 0 0 0 0 0 0 I8 1 0 0 0 0 0 0 0 0 I7 I6 I5 I4 I3 I2优先级别从 I9 至 I0 递降I1 I0 Y3 1 1 0 0 0 0 0 0 0 0 Y2 0 0 1 1 1 1 0 0 0 0 Y1 0 0 1 1 0 0 1 1 0 0 Y0 1 0 1 0 1 0 1 0 1 0×　×　×　×　×　×　×　×　× ×　×　×　×　×　×　×　× 1 0 0 0 0 0 0 0 ×　×　×　×　×　×　× 1　×　×　×　×　×　× 0 　1 0 　0 0 　0 0 　0 0 　0 0 　0 ×　×　×　×　× 1 0 0 0 0 ×　×　×　× 1 0 0 0 ×　×　× 1 0 0 ×　× 1 0 × 1.2 译码器Decoder译码器是将输入的二进制代码译成对应的输出线的高、 低电平信号。是编码器的反操作。常用的译码器有二进制 译码器，二-十进制译码器，显示译码器等。 一、二进制译码器（以三位二进制译码器为例） A2A1A0 是数据输入端。A2是最高位， A0是最低位。Y0~Y7是8个输出。 一般二进制译码器的输入端为n个，则输 出端为2n个，且对应于输入代码的每一种 状态，2n个输出中只有一个为1（或为0）， 其余全为0（或为1）。二进制译码器可 以译出输入变量的全部状态，故又称为 全变量译码器。3位二进制译码器真值表A2 0 0 0 0 1 1 1 1A1 0 0 1 1 0 0 1 1A0 0 1 0 1 0 1 0 1Y0 1 0 0 0 0 0 0 0Y1 0 1 0 0 0 0 0 0Y2 0 0 1 0 0 0 0 0Y3 0 0 0 1 0 0 0 0Y4 0 0 0 0 1 0 0 0Y5 0 0 0 0 0 1 0 0Y6 0 0 0 0 0 0 1 0Y7 0 0 0 0 0 0 0 1输入：3位二进制代码输出：8个互斥的信号是原码输入，高电平（有效）输出。集成电路74LS138是原码输入，低电平有效输出 A2 A1 A0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0Y0 ? A2 A1 A0 ? m0 Y1 ? A2 A1 A0 ? m1 Y2 ? A2 A1 A0 ? m2 Y3 ? A2 A1 A0 ? m3 Y4 ? A2 A1 A0 ? m4 Y5 ? A2 A1 A0 ? m5 Y6 ? A2 A1 A0 ? m6 Y7 ? A2 A1 A0 ? m7mi是以A2 A1 A0 为变量的最小项74LS138 3线-8线译码器，内部电路P.146 S1 S2 S3 为选通控制信号， 仅当S1 =1高电平有效 ，S2 =0, S3 =0 低电平有效时 电路工作，否则输出全高当选通有效时：Yi? ? mi?用两片74LS138接成4线-16线译码器Zi? ? mi?mi 是D3D2D1D0的最小项二、二-十进制译码器（BCD译码器） 将10个BCD码译成10个高、低电平二-十进制译码器的输入是十 进制数的4位二进制编码（BCD 码），分别用A3、A2、A1、A0表 示；输出的是与10个十进制数字 相对应的10个信号，用Y9～Y0表 示。由于二-十进制译码器有4根 输入线，10根输出线，所以又称 为4线-10线译码器。Yi? ? mi?i=0~9三、显示译码器BCD to seven-segment Decoder 用来驱动各种显示器件，从而将用二进制代码表示的数字、 文字、符号翻译成人们习惯的形式直观地显示出来的电路，称 为显示译码器。a b c d a b c b a b c d e f g h (b) 共阴极 (c) 共阳极数 码 显 示 器+VCCa aFfeg dbd e fgcee fc dghg h(a) 外形图
共阴极LED BCD-七段显示译码器真值表A3A2A1A0=00, 11为伪码，是 无关项卡诺图bA1A0A1A00001111000 01 11 101 1 X1 X1 1 X1 X11XXaA3A2A1A000 01 11 10 00 01 11 10c1 1 1 X X X X X 1 1A3A2b ? A2 ? A1 A0 ? A1 A0A1A000 01 11 10 00 01 11 101 X 11111X 11X 11X X1X Xa ? A3 ? A2 A0 ? A1 A0 ? A2 A0c ? A2 ? A1 ? A0dA3A2d ? A2 A0 ? A1 A0 ? A2 A1 ? A2 A1 A0 fA1A000 01 11 10f ? A3 ? A1 A0 ? A2 A1 ? A2 A0A1A000 01 11 10A3A200 01 1111 X 1001X 10111 X X10001 1 1 10111X X11X100X101XX11XX10e10A3A2A1A0g10A3A2A1A00011 100 01 11 101 1 X 1 1 X 1 X X1 1 X X0111X1XXXXX10e ? A2 A0 ? A1 A0g ? A3 ? A1 A0 ? A2 A1 ? A2 A1a ? A3 ? A2 A0 ? A1 A0 ? A2 A0 b ? A2 ? A1 A0 ? A1 A0 c ? A2 ? A1 ? A0 d ? A2 A0 ? A1 A0 ? A2 A1 ? A2 A1 A0 e ? A2 A0 ? A1 A0 f ? A3 ? A1 A0 ? A2 A1 ? A2 A0 g ? A3 ? A1 A0 ? A2 A1 ? A2 A1逻辑电路图a & b & c & d & e & f & g &&&&&&&&&&1 A31 A21 A11 A074LS48具体的接线图（1）试灯输入端LT ：低电平有效。当LT ＝ 0时，数码管的七段（应全亮，与输入的译码信 号无关。本输入端用于测 试数码管的好坏。 （2）动态灭零输入端 RBI ：低电平有效。当 LT ＝ 1 RBI ＝0 、且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0 时，该位正常显示。本输入端用于消隐无效的0 。如数据 0034.50可显示为34.5。 （3）灭灯输入动态/灭零输出端 BI / RBO ：这是一个特殊的端钮，有时用作输入，有时用作输出。当 BI / RBO 作为输入使用，且 BI / RBO ＝ 0 时，数码管七段全灭，与译码输入无关。当作为输出使用时， ＝ 1 且 RBI ＝ 0 时， / RBO ＝ 0 BI LT.3 数据选择器（Multiplexer）数据选择器：从一组输入数据选出某一个。D0D1 D2数 据 输 入输出D3选择输入.3 数据选择器（Multiplexer）以四选一为例：输 入 A1 0 0 1 1 A0 0 1 0 1 输 出 Y D0 D1 D2 D3输 入 数 据D D0 D1 D2 D3地 址 变 量由地址码决 定从４路输 入中选择哪 １路输出。3逻辑表达式Y ? D0 A1 A0 ? D1 A1 A0 ? D2 A1 A 0 ? D3 A1 A0 ? ? Di mii ?0Y ≥1 & A1 A0 1 1 1 1 D0 D1 D2 D3 & & &集成双4选1数据选择器74LS153输 S 1 0 0 0 0 D × D0 D1 D2 D3 入 A1 × 0 0 1 1 A0 × 0 1 0 1 输 出 Y 0 D0 D1 D2 D3选通控制端S为低电平有效，即S=0时芯片被选 中，处于工作状态；S=1时芯片被禁止，Y≡0。VCC D 4D5 14D6 D 7 A0 13 12 11A1 A 2 10 9集成8选1数 据选择器 74LS151161574LS151 1 2 3 4 5 6 7 8D3D2D1D0YYSGNDS ＝1 时，选择器被禁止，无论地址码是什么，Y 总是等于 0Y ? D0 A2 A1 A0 ? D1 A2 A1 A0 ? ? ? D7 A2 A1 A0 ? ? Di mi7 i ?0S ＝0 时Y ? D0 A2 A1 A0 ? D1 A2 A1 A0 ? ? ? D7 A2 A1 A0 ? ? Di mii ?07双四选一组成八选一.4 加法器Adder一、一位加法器 1、半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。 本位 Ai 半加器真值表 =1 Si 的和 BiAi Bi 0 1 0 1 Si 0 1 1 0 Ci 0 0 0 1加数0 0 1 1向高 位的 进位Ai Bi&半加器电路图 ∑COCiSi CiSi ? Ai Bi ? Ai Bi ? Ai ? Bi Ci ? Ai Bi半加器符号2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当 于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器 。 Ai BiAi Bi Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1Ci-10 0 0 0 1 1 1 10 0 1 1 0 0 1 10 100 0 101 1 011 0 110 1 0Si 的卡诺图Si ? m1 ? m2 ? m4 ? m7 ? Ai ? Bi ? Ci ?1Ai Bi Ci-1 0 1 00 0 0 01 0 1 11 1 1 10 0 1Ci 的卡诺图Ai、Bi：加数， Ci-1：低位 来的进位，Si：本位的和 ， Ci：向高位的进位。Ci ? m3 ? m5 ? Ai Bi ? ( Ai ? Bi )Ci ?1 ? Ai BiSi ? m1 ? m2 ? m4 ? m7 ? Ai BiCi ?1 ? Ai BiCi ?1 ? Ai BiCi ?1 ? Ai BiCi ?1 ? Ai ( BiCi ?1 ? BiCi ?1 ) ? Ai ( BiCi ?1 ? BiCi ?1 ) ? Ai ( Bi ? Ci ?1 ) ? Ai ( Bi ? Ci ?1 ) ? Ai ? Bi ? Ci ?1Ci ? m3 ? m5 ? Ai Bi ? Ai BiCi ?1 ? Ai BiCi ?1 ? Ai Bi ? ( Ai Bi ? Ai Bi )Ci ?1 ? Ai B ? ( Ai ? Bi )Ci ?1 ? Ai BiAi Bi Ci-1 =1 =1 & & & (a) 逻辑图 Ci Ai Bi Ci-1 Si Ai Bi Ci-1 FA (b) 曾用符号 ∑CI COSi Ci Si Ci(c) 国标符号二、多位加法器1 串行进位加法器2、并行进位加法器（超前进位加法器 look-ahead carry）Ci ? Ai Bi ? ( Ai ? Bi )C i ?1? Gi ? PCi ?1 iSi ? Ai ? Bi ? Ci ?1 ? P ? Ci ?1 i进位生成项Gi ? Ai Bi进位传递条件Pi ? Ai ? Bi4位超前进位加法器递推公式Gi:当Ai、Bi时，Ci一定为1； Pi:当Ai、Bi有一个为1时，Ci= Ci-1?S0 ? P0 ? C0 ?1 ? ?C0 ? G0 ? P0C0 ?1 ?S1 ? P ? C0 1 ? 1 1 1 ?C1 ? G1 ? P C0 ? G1 ? P G0 ? P P0C0 ?1 ?S 2 ? P2 ? C1 ? 1 1 ?C2 ? G2 ? P2C1 ? G2 ? P2G1 ? P2 P G0 ? P2 P P0C0 ?1 ?S3 ? P3 ? C2 ? 1 1 ?C3 ? G3 ? P3C2 ? G3 ? P3G2 ? P3 P2G1 ? P3 P2 P G0 ? P3 P2 P P0C0 ?1
.5 数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较 器，简称比较器。一、 1位数值比较器设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1 。得1位数值比较器的真值表。A 0 0 1 1B 0 1 0 1L1 (A&B) 0 0 1 0L2 (A&B) 0 1 0 0L3 (A=B) 1 0 0 1逻辑表达式?L1 ? AB ? ?L2 ? A B ? ?L3 ? A B ? AB ? A B ? ABA 1 & ≥1 B 1 & L1 (A&B) L3 (A=B) L2 (A&B)逻辑图二、 4位数值比较器比 较 输 入 A3 B3 A3 &B3 A3 &B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A2 B2 × × A2 &B2 A2 &B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A1 B1 × × × × A1 &B1 A1 &B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A0 B0 × × × × × × A0 &B0 A0 &B0 A0 =B0 A0 =B0 A0 =B0 级 联 输 入 A'&B' A'&B' A'=B' ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× 1 0 0 0 1 0 0 0 1 输 出A&B A&B A=B 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0 和A＇与B＇的比较结果，A＇&B＇、A＇&B＇和A＇=B＇。 A＇与B＇是另外两个低位数，设置低位数比较结果输入端， 是为了能与其它数值比较器连接，以便组成更多位数的数值 比较器；3个输出信号 L1(A＞B)、L2(A＜B)、和L3(A＝B)分 别表示本级的比较结果。? ? ? 设 L1 ? ( A ? ? B ?) ， L 2 ? ( A ? ? B ?) ， L3 ? ( A? ? B ?) ，L31 ? A3 B3 ? ( A3 ? B3 ) ， L32 ? A3 B3 ? ( A3 ? B3 ) ，L33 ? A3 B3 ? A3 B3 ? A ? B ? ( A3 ? B3 ) ，余类推。由真值表可得：? L1 ? L31 ? L33 L21 ? L33 L23 L11 ? L33 L23 L13 L01 ? L33 L23 L13 L03 L1? ? ? ? L2 ? L32 ? L33 L22 ? L33 L23 L12 ? L33 L23 L13 L02 ? L33 L23 L13 L03 L2 ? L ? L L L L L? 33 23 13 03 3 ? 3L1 (A&B) ≥1L2 (A&B) ≥1L3 (A=B)&&&&&&&&&&&≥1 & 1 A3 & 1 B3 & 1 A2≥1 & 1 B2 & 1 A1≥1 & 1 B1 & 1 A0≥1 & 1 B0 A'&B' A'&B' A'=B'3.4 MSI分析与设计MSI设计与分析器 译码器 综合设计实例分 析设 计数据选择器例分 析 例例例设 计例.1 译码器的应用(1)实现逻辑函数 结合有限的门电路,三-八译码器有三根编码数据线(地址 线)，可以实现三变量以下的多个逻辑函数。有 n 根地址 线的译码器，可以实现 n 个变量以下的多个逻辑函数 例 用一片三-八译码器实现下列逻辑函数Z1 = BC + A B C Z 2 = AC + A BC + AB C 步骤 ①写出函数的最小项和表达式，并变换 为与非-与非形式。②画出用二进制译码器和与非门实现这 些函数的接线图。解1 将两式化成最小项和的形式 2 因为三-八译码器输出 函数关系：Z1 = BC + A B C = ABC + A BC + A B C = m1 + m3 + m7 = m1m3 m7Yi ? mi令：Z 2 = AC + A BC + AB C = ABC + AB C + AB C + A BC = m3 + m4 + m5 + m6 = m3m4 m5 m6A2 = AA1 = BA0 ? C作图(2) 数据分配器 1)当D=0时,译码器工作,按AB地址Y0~Y3分别输出0。2）当D= 1时，译码器不工作， Y0~Y3全为“1”， 可以看成按地址将数据“1”分配至数据输出端。讨论:D接使能端.2 数据选择器应用数据选择器的主要特点：（1）具有标准与或表达式的形式。即： Y（2）提供了地址变量的全部最小项。?2 n ?1 i ?0?Dmii（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形 式构成。所以，利用数据选择器的输入Di来选择地址变量 组成的最小项mi，可以实现任何所需的组合逻辑函数。四选一电路有两根地址线，可以实现等于或小于三变量 逻辑函数。八选一电路有三根地址线，可以实现等于或小于 四（3+1）变量逻辑函数。以此类推，有n根地址线的数据选 择器可以实现大于或小于n+1个变量的逻辑函数。例用数据选择器实现逻辑函数：L ? A B C ? A BC ? AB步骤 1、将逻辑函数化成与或式； 2、确定数据选择器类型，选择地址变量； 3、以地址变量的最小项表示逻辑函数； 4、对照数据选择器输出函数，确定Di。解因为函数有三个变量，应用四选一数据选择器。选 择A B 作为地址变量，则：L ? A B C ? A BC ? AB ? m0 ? C ? m1 ? C ? m2 ? 0 ? m3 ?1对照四选一数据选择器输出函数表达式：Y ? m0 D0 ? m1D1 ? m2 D2 ? m3 D3令： 有：A ? A1 , B ? A0D0 ? C、D1 ? C 、D2 ? 0、D3 ? 1L作图：不需要门电 路Y1 274LS153 A1 A0 STD0 D1 D2 D3C C 0 1A B 0?前面的方法称为代数法，此外还可以用几何法 数据选择器的输出 Y ?2 n ?1 i ?0?Dmii可以用卡诺图表示：只要将要实现的逻辑函数用同维卡诺图表示，再比较即 可得到设计结果。小结?MSI组合逻辑电路的设计，是以单元集成电路为基础的，记住这些单元集成电路的功能和输出函数关系是非常重要的。 要求掌握：数据选择器；译码器。 ?一片数据选择器只能实现单一的逻辑函数。而一片三八译 码器可以实现多个逻辑函数。 ?MSI组合逻辑电路的设计的一般步骤： 1）逻辑抽象； 2）写出逻辑函数式； 3）把函数式变换成与所用的MSI 输出逻辑函数式相 似的形式； 4）设定输入变量，画逻辑图。4.5 竟争与冒险开始原因 延时消除方法卡诺图相切 加冗余项3.5.1竞争冒险产生的原因??门电路的两个输入端，同时出现相反地逻辑变 化（一个0→1，一个1→0）过程的现象称为竞 争 由于竞争而引起的输出可能出现尖峰脉冲的现 象称为竞争－冒险，简称冒险（Hazards）?冒险的实质是在组合逻辑电路中，不同的传输延时 所导致的不正确的输出。例如：①=AC BC ② 对于变量C而言， 它有两条通行的路线， 如图所示。①路线到达g端的时间为1 ②路线到达f端的时间为2tpd 。 对于C信号变量而言，它在不同路径上传 输，传输到达输出与非门的输入端的时间不一 样，而这种现象就称为变量的竞争。分析冒险产生的过程：假设各门的延时时 间tpd相同。当B=C=1时，F=A+A=1由于A信号所 走的路径不同，输 出F的波形会出现了 一个短暂的负向尖 峰。 而这个负尖峰就是所 产生的冒险。同时可看出冒险一般发生在输入信号 动态变化的瞬间。冒险有多种分类方法，如按短暂尖峰极性的不同，可将 冒险分为两类：“0”型冒险 和 “1”型冒险。如图所示。按产生短暂尖峰的原因，冒险可分为： 逻辑冒险和功能冒险 。①逻辑冒险 ――――输入信号经过的路径不同而引起的冒险， 称为逻辑冒险。1 C 0 C 1型冒险，简称为“0”型冒险，由0 C 1 C 0型冒险，简称为“1”型冒险，由② 功能冒险――当多个输入信号同时变化的瞬间，由于变 化的快慢不同，而引起的冒险称为功能冒险。二?逻辑冒险的判别方法1.逻辑冒险的判断判断逻辑冒险有两种方法：代数法和卡诺图法。 （1）代数法 主要是利用代数法中的公式来判断。判断方法：例 判别逻辑表达式F=AB+AC+BC是否存在冒险现象。解：表达式中A?B?C三个变量都同时以原变量和反变量的形式出现，通过分析可知：例判别逻辑表达式F= (A+C)(B+C)(A+B)是否存在冒险现象。 解：表达式中变量A和C都存在原变量和反变量的形式。当 A= B =0时 ，F=C C，出现1型冒险。 当 C=0? B =0时 ，F=A A，出现1型冒险。 说明：F存在“1”型的逻辑冒险。 与或式得到0型冒险； 从上面两个例子可看出： 或与式得到1型冒险。缺点：不直观。2?卡诺图法判断冒险的方法：是将函数按所圈画的方式填入卡诺 图中，然后检查卡诺图中的卡诺圈是否相切，如相切 则存在冒险。逻辑冒险产生的条件： 相切部分没有被另外 的卡诺圈包围,就判断该表达式实现的电路存在 逻辑冒险。例如：当A=B=1 ，C发生跳变，表 达式F=C+ C，出现0型冒险。三?功能冒险当多个（两个以上）输入信号同时变化的瞬间， 由于变化的快慢不同而引起的冒险称为功能冒险。2?冒险的消除方法1）增加多余项例： F=AC+BC+AC
2）加滤波电容竞争冒险产生的脉冲都很窄，在输出 端并接一个电容C，就可以吸收冒险的尖 峰脉冲，使电路消除冒险。 （C的取值：几十PF）3.6 小结? ①组合电路的特点：在任何时刻的输出只取决于当时 的输入信号，而与电路原来所处的状态无关。实现组 合电路的基础是逻辑代数和门电路。 ? ②组合电路的逻辑功能可用逻辑图、真值表、逻辑表 达式、卡诺图和波形图等5种方法来描述，它们在本 质上是相通的，可以互相转换。 ? ③组合电路的设计步骤：逻辑图→写出逻辑表达式→ 逻辑表达式化简→列出真值表→逻辑功能描述。 ? ④组合电路的设计步骤：列出真值表→写出逻辑表达 式或画出卡诺图→逻辑表达式化简和变换→画出逻辑 图。 ? 在许多情况下，如果用中、大规模集成电路来实现 组合函数，可以取得事半功倍的效果。