当前位置： >
& altera fpga 学习 AVR JTAGICE MKLL怎么使用 · 功能、性能 本AVR仿真器的功能、性能与AT AVR JTAG ICE MKII仿真器完全相同。 支持仿真调试及下载编程 - 仿真功能:支持全速运行、单步调试、断点调试等各种调试方法,可查看IO状态,变量数据等等。 - 仿真性能:采用USB接口进行仿真调试,单步调试,断点调试,反应速度相当快,极速仿真! - 编程功能:可烧写熔丝位、加密位、EEPROM等功能等等。 - 编程性能:采用USB接口,进行ISP下载,中速编程;进行JTAG下载,极速编程。 · 与PC机的连接接口 本AVR仿真器与PC机的连接接口与AT AVR JTAG ICE mkII仿真器完全相同。 每台设备具有唯一ID,一台PC机可连接多台本设备 - USB口采用PDIUSBD12,实现高速的...
altera fpga 学习 AVR JTAGICE MKLL怎么使用 · 功能、性能 本AVR仿真器的功能、性能与AT AVR JTAG ICE MKII仿真器完全相同。 支持仿真调试及下载编程 - 仿真功能:支持全速运行、单步调试、断点调试等各种调试方法,可查看IO状态,变量数据等等。 - 仿真性能:采用USB接口进行仿真调试,单步调试,断点调试,反应速度相当快,极速仿真! - 编程功能:可烧写熔丝位、加密位、EEPROM等功能等等。 - 编程性能:采用USB接口,进行ISP下载,中速编程;进行JTAG下载,极速编程。 · 与PC机的连接接口 本AVR仿真器与PC机的连接接口与AT AVR JTAG ICE mkII仿真器完全相同。 每台设备具有唯一ID,一台PC机可连接多台本设备 - USB口采用PDIUSBD12,实现高速的...
收集整理：/ 时间：
AVR JTAGICE MKLL怎么使用 · 功能、性能 本AVR仿真器的功能、性能与AT AVR JTAG ICE MKII仿真器完全相同。 支持仿真调试及下载编程 - 仿真功能:支持全速运行、单步调试、断点调试等各种调试方法,可查看IO状态,变量数据等等。 - 仿真性能:采用USB接口进行仿真调试,单步调试,断点调试,反应速度相当快,极速仿真! - 编程功能:可烧写熔丝位、加密位、EEPROM等功能等等。 - 编程性能:采用USB接口,进行ISP下载,中速编程;进行JTAG下载,极速编程。 · 与PC机的连接接口 本AVR仿真器与PC机的连接接口与AT AVR JTAG ICE mkII仿真器完全相同。 每台设备具有唯一ID,一台PC机可连接多台本设备 - USB口采用PDIUSBD12,实现高速的。JTAG ICE的详细使用说明我有。留下你的信箱地址。AVR JTAG+ISP二合一 JTAGICE仿真支持atmel studio 6吗_百。 6.0支持avr单片机的编程怎样,reset接入JTAG ICE?1.是不是程序跑的太快,你肉眼无法分辨? 2.设置数码管可能需要写nop();保证设置数码管设置成功; 3.是不是你程序开了内部看门狗,而实际程序中打狗AVR JTAG ICE仿真器?
搞点有难度的好不好啊AVR单片机编程时,用JTAG ICE进行硬仿单步执行时,可。1.是不是程序跑的太快,你肉眼无法分辨?2.设置数码管可能需要写nop();保证设置数码管设置成功;3.是不是你程序开了内部看门狗,而实际程序中打狗有问题,导致MCU在不停复位?以上问题最好的调试方法如下:针对1。2,设置断点,在数码管改变显示的时候设置断点,全速仿真的情况下看是否执行到此处,并看显示效果如何;针对3.可在程序初始的时候设置个断点,全速仿真的情况下看是否再次执行了初始化;请问 支持JTAG仿真的avr单片机型号都有哪些? JTAG其实是一个接口协议来的,JTAG仿真及编程支持的器件型号:与ATMEL原装JTAGICE仿真器支持的器件型号相同。截至,可仿真的芯片:AT90CAN128 / AT90CAN128L,ATmega16 / ATmega16L,ATmega162 / ATmega162V,ATmega169 / ATmega169V,ATmega32 / ATmega32L,ATmega323 / ATmega323L,ATmega64 / ATmega64L,ATmega128 / ATmega128L。如何安装jtag ice仿真器的驱动 你把仿真器插入电脑usb口时会提醒你安装驱动,不自动搜索安装,选择驱动所在文件夹安装即可, 安装完成后再重插一次仿真器,如果我的电脑里的设备管理器里端口里有端口号的话就安装成功了。如下图AVR JTAG ICE仿真器 连接它?不行AVR 单片机 安装了AVR STUDIO 5 ,JTAGICE MKII 这个inf中。 你公司usb不能用的话,还装JTAG干嘛,软件仿真又不用这个
altera fpga 学习相关站点推荐：
赞助商链接
altera fpga 学习相关
免责声明： 机电供求信息网部分文章信息来源于网络以及网友投稿，本网站只负责对文章进行整理、排版、编辑，是出于传递 更多信息之目的，并不意味着赞同其观点或证实其内容的真实性。如果您想举报或者对本文章有异议，请联系我们的工作人员。基于JTAG的调试器、接口及控制器等经典设计汇总
> 基于JTAG的调试器、接口及控制器等经典设计汇总
基于JTAG的调试器、接口及控制器等经典设计汇总
　　JTAG(JointTestActionGroup，联合测试行动组)是一种国际标准测试协议(兼容)。标准的JTAG接口是4线&&TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。JTAG的主要功能有两种，一类用于测试芯片的电气特性，检测芯片是否有问题，另一类用于Debug，对各类芯片以及其外围设备进行调试。本文介绍基于JTAG的调试器及接口设计，供大家参考。本文引用地址：
　　本文选用大容量NOR Flash存储器来存储配置码流，并利用JTAG接口完成配置码流下载的FPGA多配置解决方案。与System ACE方案相比，该方案不仅能快速完成多个配置码流的下载，还具有更高的配置速度和更低的实现成本。
　　本文实现的JTAG调试器具有基本的调试功能, 尚不具备完善的用户操作界面, 特别是图形操作界面, 另外网络功能也需要进一步完善。但调试器的设计和实现方法对于设计类似调试器具有参考价值。为了提高JTAG调试器速率, 还可以采用或FPGA实现JTAG时序,通过存储器形式与调试器接口, 这将在提高速度的同时, 减轻调试器的负担。
　　本文为解决系统集成复杂度越来越高所带来的测试调试任务困难，标准规范了一种支持星型扫描功能的IEEE 1149.7测试访问端口(在本文中称为TAP.7接口)，其接口在原有的端口(JTAG)器件的基础上提供新的功能与特征。
　　在采用TI数字信号处理器(DSP)的嵌放式硬件系统开发完成，软件也有CCS2.0集成开发环境下仿真测试通过后，怎样将编译、链接后生成的可执行文件(.Out)，经过转换后的十六进制文件(.Hex)写入硬件系统的Flash存储器中，让系统脱机运行，这是许多DSP开发人员及初学者遇到并需要解决的问题。本文以TMS320C DSK板为例，介绍&在线仿真状态下&对Flash的编程。
　　本文介绍一种基于&ARM处理器+FPGA&架构的重构控制器，其主要功能是控制按照用户不同需求调用不同的方案配置目标可编程器件。该重构控制器具有相对通用性，适用于对同一类FPGA芯片实现可编程器件在系统配置，对电路中出现的错误和故障进行实时动态重构，达到高可靠性的目的，有效节省逻辑资源。
　　本文介绍一种在基于ARM的嵌入式Linux系统中使用Jam Player和Jam配置文件，利用FPGA的JTAG接口对其进行在线配置的方法，为软件无线电应用中实现可重配置的移动终端提供一种新方法。
　　本文以ADSP-21065L外部扩展的FLASH存储器AT29LV020为对象，在Visual DSP++3.5环境中通过JTAG仿真器运行一段程序，将可引导代码在线烧录到FLASH中，并实现系统的引导。
　　本文利用SOPC技术的特点，设计一种通用型调试器。根据待调试目标板的型号，将相应的调试IPcore和其他通用IPcore一起编译生成一个嵌入式调试系统，下载到FPGA上，实现一个通用型调试器。
　　本文介绍基于JTAG的互连测试技术，可以在任何场合应用，包括板极测试与系统级测试，包括开发调试、生产测试、维修测试等过程。互连测试是边界扫描技术的主要应用之一，通过互连测试能够检测到电路板上互连的结构性故障。
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一关注您的每一次发问！
FAQ技术支持
问：1.调试时,有时需要将JTAG或两线接口和目标板电气隔离,能否用光电隔离的办法(如6N137),能否提供解决方案. 2.不用KEIL时,不能进行软仿真,能否增添此方面的功能.(嵌入式USB设计)
1) As long as the isolator is bi-directional and supports speeds upto a few hundred KHz, it is safe to use the isolator.&&
2) Keil is the only vendor who provides a simulator for Silicon Labs MCUs.&&Our MCUs have real-time hard
答案内容中有失实成分（须说明失实部分并阐述理由）
其他（请说明理由）
无相关数据
无相关数据
相关开发工具
无相关数据
相关解决方案
无相关数据
无相关数据
无相关数据君，已阅读到文档的结尾了呢~~
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
多DSP结构JTAG接口硬件电路的设计与分析
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口& 在 SoC 调试中重塑 JTAG 的作用
在 SoC 调试中重塑 JTAG 的作用
您希望在设计方案中率先实施 JTAG 调试接口吗? 本文将详尽介绍即将推出的 IEEE 1149.7 标准的相关情况
作者：Stephen Lau，德州仪器
作为获得广泛采用的 IEEE 1149.1 (JTAG) 标准的扩展集，IEEE 1149.7 的使用历史已经超过了 20 年。尽管新的 IEEE 1149.7 标准还未最终确定，但其发展方向及其为工程师带来的优势已非常明确，对于开发和调试复杂系统软件的工程师而言尤为如此。
IEEE 1149.7 标准的制定全面兼顾了以下目标，即保持与 IEEE 1149.1 标准的向后兼容性、提升调试性能。此外，IEEE 1149.7 还能降低片上系统 (SoC) 的引脚数量要求，支持标准化的节电工作条件。需要指出的是，虽然 IEEE 1149.7 为现有标准增加了大量功能，但它并不会取代 IEEE 1149.1。新标准保持了向后兼容性，任何电路板或系统只要集成了支持新旧两种标准的芯片，就能运行检测或调试程序。
新标准可为设计人员提供多种优势，其中包括：
能以业界标准方式控制调试——逻辑功耗。IEEE 1149.1 只有一种“始终开启”的状态，而 IEEE 1149.7 则能提供四种可选电源模式，以支持超低功耗器件。
能快速通过多个器件访问系统中的特定器件。通过实施系统级旁路，扫描环节得以大幅缩短，从而直接改进了调试体验。
推出星形拓扑配合标准的串行拓扑。采用叠层裸片器件 (stacked-die device)、多芯片模块和插入卡的设计人员希望使用星形拓扑，因为这有助于简化物理器件互连。
除了 IEEE 1149.1 所需的四引脚操作外还支持双引脚操作。由于当今大多数系统都集成了多个 IC，在尺寸方面有着较大限制，因此减少引脚和线迹数量有助于设计人员满足空要求，支持附加功能引脚和／或降低封装成本。后台数据传输 (BDX) 为发送仪表数据提供了业界标准的方法。以前，不同的厂商就仪表信息采用不同的方法，难以提供工具支持。通过标准化，用户将能更方便地选择多种产品。
由于新标准大多使用当前的术语与技术，因此有必要先简单回顾一下 IEEE 1149.1 标准。
上世纪 80 年代中期，多层电路板与非引线框架 IC 成为标准。不过，由于 IC 之间的连接不能检测子系统探针，因此检测工作越来越困难。为解决这一问题，于 1985 年成立了联合测试行动小组 (JTAG)。
尽管人们认为 IEEE 1149.1 标准实际上就是JTAG，不过该标准的官方称谓是“标准测试访问端口与边界扫描架构 (Standard Test Access Port and Boundary-Scan Architecture)”。它定义了利用边界扫描检测 PC 电路板的检测访问端口 (TAP) 等。
目前，JTAG 不仅用于 PC 电路板检测，还能访问集成电路的子块，并调试嵌入式系统。
JTAG 社群主要包括 IC 设计人员，他们在每个芯片中嵌入检测逻辑，并将芯片中的内部寄存器与 JTAG 扫描链连接在一起。IEEE 1149.1 的硬件组件包括：
TAP：四个必备的引脚为：测试数据输入 (TDI)、测试数据输出 (TDO)、测试模式选择 (TMS) 以及测试时钟 (TCK)。此外还定义了可选的 TRST／复位引脚。驱动为低时，将对内部状态机进行复位。
TAP 控制器：具备 16 种状态，以 TMS 与 TCK 作为输入的有限状态机。输出包括 ClockDR、UpdateDR、shiftDR、ClockIR、UpdateIR、ShiftIR、Select、Enable、TCK 以及可选的 TRST。
指令寄存器
测试数据寄存器
图 1 显示了 IEEE 1149.1 的基本 IC 架构。
测试工程师以这些结构作为内建自测试 (BIST) 的访问点。JTAG 与 BIST相结合，广泛用于部署低成本嵌入式测试解决方案，可检测短路、开路和逻辑错误等静态故障。
就软件调试而言，设计工程师采用内电路仿真器来访问片上调试模块，通过 JTAG 接口集成到 CPU 中。这种调试模块使软件开发人员能实现 CPU 的加载、运行、暂停与步进。
IEEE 1149.7
目前看来，IEEE 1149.7 标准将于 2009 年得到批准。开发这种新标准的 IEEE 工作组与其他两家标准机构合作，即为移动产业处理器接口 (MIPI) 联盟与 NEXUS (IEEE ISTO 5001) 协会，并从中获得借鉴。
新标准的功能被方便地分为六大类，每一类都建立在前一类开发的基础之上。
前四类（Class T0 到 T3）基本上是对 IEEE 1149.1 的扩展。第二组（T4 与 T5）实施并使用高级双引脚运行模式。通过采用这种步进式开发模式，工作组可使设计人员能够更简单地了解新标准的含意，并确保器件能够实现必需的功能。
Class T0 可确保符合当前业界基于 IEEE 1149.1 的测试基础局端标准。对于 T0 而言，测试逻辑复位 (Test-Logic-Reset) 后，所有 IEEE 1149.7 多插头器件 (multi-tap device) 都必须符合 IEEE 1149.1 的强制指令行为要求，并就旁路指令实施一位 DR 扫描。
Class T1 定义的控制系统随后成为各类高级功能的基础。
简而言之，这种创新型控制系统采用兼容于 IEEE 1149.1 的 TAP 状态序列和状态移动监视功能来创建控制系统，同时在确保符合 IEEE 1149.1 标准的芯片完全不受影响时采用零位 DR Scans (ZBSs) 来设置符合 IEEE 1149.7 标准的芯片状态。
ZBS 状态序列在 IEEE 1149.1 系统中几乎从不与 BYPASS 和IDCODE 指令同时使用，也不执行真正的功能（见图 2），这是由于带上述指令的 ZBS 比较温和，不能实际改变测试逻辑的状态。
图 2 中的黄线标出了 ZBS 状态序列的路径。当“监视”并对工程师启动的 ZBS 数量进行计数时，结构图左侧的卡通图代表控制系统。
ZBS 从选择 DR 扫描 (Select-DR-Scan) 状态开始，经过退出 (exit) 到 Update-DR TAP 控制器状态，而不会对 TAP 控制器造成任何改变。对于 IEEE 1149.1 标准而言，不会产生任何影响。
不过，图 2 中的卡通图标所代表的逻辑会持续计算 ZBS 状态序列启动的次数。当从 Capture-DR 状态转至 Shift-DR 状态时，ZBS 序列断开，这时逻辑就会锁定 ZBS 计数。
锁定 ZBS 计数会激活等于 ZBS 计数（从 1 到 7）的控制级。控制级2用于创建 IEEE 1149.7 系统的指令。控制级功能如表 1 所示。
当特定事件发生时就会退出控制级。这些事件包括 Select-IR-Scan 控制器状态、Test-Logic-Reset 状态以及某些旨在同步 Class T4 与 T5 控制器操作的控制器指令与事件。
此外，Class T1 也有助于控制功率。IEEE 1149.7 可定义四种降低功率的模式，专用于电路板测试、芯片测试以及应用调试等情况。为调试逻辑定义的功率下降模式有助于降低系统功耗，并为工具厂商开发可降低功率的器件提供一种标准的方式。
通过实施芯片级的旁路机制，Class T2 可通过大幅缩短扫描链来为芯片计数高的应用提升调试性能。
由于每个芯片中的 TAP 控制器均为串行链接，因此在 IEEE 1149.7 标准之前，采用多个器件的设计方案在扫描链的每个器件中都要包括 TAP 控制器。图 3 给出的示例系统包括带五个内核的三个器件，扫描链共有 100 位。如果开发人员希望探询链上的最后一个器件，就必须每次扫描 100 个位。这样做的效率非常低，且会导致嵌入式软件开发人员访问器件的速度降低。
IEEE 1149.7 的全新芯片级旁路功能可冻结器件中无关的 TAP 控制器，将扫描位从 100 个减少为 8 个（图 3）。这就减少了需要在系统中移出的位数，从而大幅提高了扫描链的性能。
此外，该机制还可发挥防火墙的作用。如果目标电路板在工作时采用热连接，防火墙就非常实用。在 IEEE 1149.1系统中，连接至正在运行的目标可能导致不可预计的运行情况，这是因为这种连接可能会导致调试逻辑的混乱，从而产生电气问题。有了旁路机制作为防火墙，只有启动预确定的序列才能访问芯片 TAP。这一步骤可确保调试测试系统只有在目标有了稳定的电气连接后才能建立连接。
通过使用芯片选择机制和 link-ID 分配，Class T3 使开发人员能创建星形配置，而不是 IEEE 1149.1 标准的传统串联配置。T3 采用 Star-4 或 Wide Star 配置方法，如图 4 所示。
为了创建星形配置，必须对相关芯片进行编号。不过在启动时，芯片在控制器中并未记录号码。Class T3 定义了一种方法，可以为芯片分配编号，这基本上是一种基于 IDCODE 与唯一 ID 的排除法。
Class T3 可创建星形配置，能够支持双引脚操作的重大革新，这种新技术在 Class T4 中实施。我们还应注意到，IEEE 1149.7 系统加电启动与 IEEE 1149.1 兼容。通过 ZBS 配置 IEEE 1149.7 逻辑，可提供 IEEE 1149.7 的高级功能。
虽然我们可将 Classes T0 至 T3 视为IEEE 1149.1 标准的扩展，但 Class T4 却在功能方面实现了质的飞跃。主要优势在于所需的引脚数量从四个减少到了两个，而且还采用了新式扫描格式，支持优化处理，在引脚数量减少的配置情况下维持与改进了性能。
在器件裸片叠层的情况下，我们应该尽可能减少连接器的数量，因为连接器越多，芯片叠层就越困难，连接器越少也就越简单，因为每个连接器都会增加额外的成本。
简而言之，双引脚配置的关键就是清除原来的数据线路 (TDI/TDO)，并通过 TMSC 线路实现串行数据的双向传输。
通过无缝星形配置减少引脚数可为采用叠层裸片与多芯片模块的系统设计人员提供重要特性，因为他可简化贴装点上调试引脚的布局，进而简化部件制造、贴装与存储，从而降低成本。
为了实施上述功能，我们采用 Class T3 中的无缝星形配置，这时不带有 TDI 与 TDO。在采用 Star-2 或 narrow-star 配置的图 5 中显示了有关情况。
除了减少引脚数之外，Class T4 还定义了优化的下载专用扫描模式。在这些模式中，只有有用的信息才可下载。为了在引脚减少的情况下提高性能，可以增加一倍的时钟速率。再配合上述的优化事务处理，我们就能保持性能，甚至在某些情况下还可提高性能。
Class T5 使测试端口能同时执行调试与仪表操作，从而减少了仪表专用的引脚数量。由于仪表数据可在闲置时传输，而且任务过程中闲置时候很多，因此可以有效减少引脚数。通常情况下，有两个引脚是仪表专用的。
此外，Class T5 还支持自定义协议。该特性的很大部分都包括在标准中，因为工作组认识到许多器件厂商都已具备自定义协议了。Class T5 可将该进程标准化，从而在实施自定义协议的同时确保用于启用它们的业界标准方法得以实施。
芯片设计人员如果希望在器件中实施 IEEE 1149.7 功能，可在器件中集成协议转换器。该转换器简化了添加基本 IEEE 1149.7 的工作，比如可减少引脚与现有仅兼容于 IEEE 1149.1 的 IP 的连接。例如，图 6 显示了一个具有 IEEE 1149.1 支持的双核器件的实例。如果芯片设计人员希望添加 IEEE 1149.7 支持，只需在器件中采用协议转换器即可。这样做的优势在于，无需修改内核 A 与内核 B 的调试逻辑。此外，由于 IEEE 1149.7 系统还能在后台传输仪表数据，因此还能从系统中减少两个引脚，从而实现如图 7 所示的只需要两个功能引脚的器件。
我们从图 7 中看到，还可通过协议转换器使现有 IEEE 1149.1 系统与 IEEE 1149.7 器件协同工作，从而实现现有软硬件基础设施的重复使用，降低终端用户的入门成本。
双引脚比四引脚更好
IEEE 1149.7 标准在创建时就考虑到了要实现的一些目标，比如，特别是要确保与 IEEE 1149.1 的向后兼容性，并提高调试性能。IEEE 1149.7 还降低了片上系统 (SoC) 的引脚数量要求，并可提供标准化的省电工作环境。此外，该新标准还旨在简化多芯片模块与叠层裸片器件的制造，同时满足不同于 IEEE 1149.1 标准的现行工作实践的要求。
Stephen Lau 现任德州仪器仿真技术产品经理，负责市场营销、产品定义（最终用户产品与 IP）以及第三方战略合作伙伴关系与客户关系管理。