Cadence16.5学习笔记之(一)―器件库、原理图_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Cadence16.5学习笔记之(一)―器件库、原理图
上传于||暂无简介
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
定制HR最喜欢的简历
你可能喜欢cadence16.5中差分规则的设置
在高速的PCB不嫌重，往往有很多的差分走线，差分对之间必须要保证线宽、线距、线长等满足一定的要求，这就需要对差分走线进行规则的约束设置。我们以一个实例进行差分对之间约束规则的设置：
打开PCB，在菜单栏，以此打开setup-&constraints-&constraint
manager,打开约束管理器，然后再点击electrical
constraints-&NET-&routing-&wiring,然后选中要设置差分规则的差分对（如：CS_AOUT_LN,CS_AOUT_LP），然后右键，选择create-&differential
pair,弹出如下图所示对话框：
默认，然后点击create，将创建一个命名为CS_AOUT_L的差分属性。
然后我们在electrical constraints-&NET-&routing-&differential
pair中可以看到设置的差分属性，然后需要根据自己电路板的实际情况对它进行设置：
这样，命名为CS_AOUT_L的差分对就设置好了。设置差分对还有其他的方法，这里只记录最常用的一种设置方法，而且这样设置的差分对优先级是最高的。
在PCB中，我们可以产看设置的差分对设置情况：
以同样的方法，可以进行其他差分对的设置。
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。在 PCB 设计中，设计规则主要包括时序规则、走线规则、间距规则、信号完整性规则以及物理规则设置等。1、间距规则设置1.1 修改默认间距（1）打开电路板，点击 Setup-Constraints-ConstraintManager，打开约束管理器见下图。左侧为 Worksheet selector 栏，可以选择要设置约束类型Electrical 设置电气约束，Physical 设置物理约束，Spacing设置间距约束，Same Net Spacing 设置 Net to Net Spacing之间的约束规则，Properties 设置元件或网络属性，DRC 显示 DRC 错误信息。（2）、选择 Spacing Constraint Set 前加号-打开 All layer，选择 Line，右侧表格的数据表示 Line 到 Line，Thru Pin 等的距离，默认距离为 5mil，我们这里设成 6mil,双击即可直接输入数值，见下图在弹出的 Create Spacing Cset 对话框中输入 10mil_space如下图所示（2）、单击 OK，在 Objects 栏出现新的规则吗 10mil_space，改变表格区域的值全为 10，见下图1.3 分配约束（1）、选择 Spacing-打开 Net 前加号，打开 All layer，选择 Line，如下图所示（2）、在右侧工作窗口 Objects 栏下找到网络 VCC1V2，单击Referenced Spacing Cset 属性，出现一个下拉框，在下拉框中选择我们刚才设置的约束 10mil_space，同样 VCC3V3 同样设置，见下图这样网络 VCC1V2 和 VCC3V3 的间距特性就遵循新的约束规则 10mil_space，而其他没有分配的网络就遵循默认的约束规则。（3）、关闭 Allegro Constraint Manager，保存文件。２、物理规则设置2.1 修改默认物理规则打开约束管理器，方法同上，找到 Physical在 Physical Constraint-All Layer 设置默认规则，直接输入其值即可，见下图2.2 设置物理规则假设网络 VCC1V2 和 VCC3V3 需要比前面设置的线宽更大。单击 Edit-Properties进入属性编辑命令，在 Find 栏选择Find By Name 见下图所示单击 More出现如下图所示的 Find by Name找到网络 vcc1v2Vcc3v3&单击进入Selected objects见下图，单击Apply出现如下图所示的属性编辑窗口，找到 Physical&Constraint&Set 见下图输入一个名称，单击Apply如下图所示，显示属性窗口将我们刚才设置的属性显示出来了。单击ＯＫ，ＯＫ。回到约束管理器，在Ｏｂｊｅｃｔｓ栏出现新的规则名ｓｙｎｃ，选择Ｌｉｎｅ Ｗｉｄｔｈ中的Ｍｉｎ，输入１０3、设定设计约束单击 Setup-Constraints-Modes，出现下图所示窗口在前面设置间距及物理规则之前可以在这里设置要检查的内容，见下图。4、电气属性规则打开约束管理器，选择 Electrical 电气属性，见下图在 Net/Signal Integrity 工 作 薄 中 包 含 Electrical&Properties、Reflection、Edge Distortions、EstimatedXtalk、Simulated Xtalk、SSN 六种用于设置电气属性的选项，几天内容如下（1）、Electrical Properties 选项Frequency 表示网络的频率Period 表示网络的周期，如果在 Frequency 项中输入具体的数值，在周期栏中会自动计算出频率，相应的当输入具体周期的数值时，频率也会自动出现Duty cycle 表示占空比Jitter 表示时钟抖动值Cycle to measure 表示仿真时测量数据的周期（2）、Reflection 选项Overshoot:在 max 列中输入过冲约束，在 high actual 选项中出现的为网络的实际高低电压，在 margain 选项中显示的为最差情况的实际值和 max 的差值（3）、Edge Distortions 选项Edge secsitivity：标记网络或者扩展接收端是否对单调性敏感First incident switch：标记第一个波形到来时，是否需要转换（4）、Estimated Xtalk 选项Active window 表示网络正处于转换或者产生噪声的窗口Senstive window 表示网络处于稳定和易受干扰的状态窗口Ignore nets 表示计算串扰时可以忽略的网络Xtalk 表示 max 列填写受扰网络上最大允许的串扰Peak xtalk 表示 max 列填写一个干扰网络对受干扰网络上产生的最大可以允许的串扰（5）、Simulated Xtalk 选项该工作表的内容与 Estimated Xtalk 工作表的约束内容相同，区别是 Simulated Xtalk 工作表用于查看仿真的串扰结果，Estimated Xtalk 工作表用于预测串扰结果（6）、SNN 选项Max SSN 最大同时转换噪声Power bus name 电源总线名Ground bus name 地总线名Actual 实际噪声Margin 裕量，如果为负值则将会有冲突发生4.2 设置时序规则在 Net/Timing 下包含 Switch/Settle Delays 和 Setup/Hold（1）、Switch/Settle Delays 工作表主要用于设置可以允许第一个转换延时和最大建立延时，通过仿真对实际值和约束值进行比较，得出裕量值（2）、Setup/Hold 工作表中可以填写时钟的网络名称、周期、时钟延时和时钟偏移等数值，将这些数值进行最终的比较，会得出所创建的系统是否符合元件要求的建立保持时间4.3 设置走线规则在 Net/Routing 目录下可以看到包含 Wiring、Vias、Impedance 、 Min/Max Propagation Delay 、 Total EtchLength、Differential Pair 和 Relative Propagation Delay（1）、Wiring 选项Topology：如果 verify schedule 选项设置为 yes 则进行 DRC检查，最大同时转换噪声，单位为 MV，格式为高或者低，单击 schedule 栏中所对应的表格，在下拉列表中可以选择预置的几个拓扑结构，包括菊花链（daisy-chaim）、星形（star）等拓扑结构Stub length 设置菊花链走线时的最大短桩长度Parallel 设置并行走线线段的线宽和线间距约束（2）、Impedance 选项在 Impedance 工作表内进行目标阻抗和偏差的设置，通过计算就可以得出实际值和裕量。注意叠层和材料的设置一定要正确，这样才能得出正确的结果（3）、在 Min/Max Propagation Delay 选项在 Min/Max Propagation Delay 工作表内可以进行引脚允许的最大和最小传输延时设置，单击 Pin Pair 所对应的表格，出现的下拉列表中具有 Longest/Shortest Pin Pair、Longest/Shortest Driver/Receiver 和 All Drivers/AllReceivers 等选项Longest/Shortest Pin Pair 将最小的延迟约束赋给最短的引脚对，将最大的延时约束赋给最长得引脚对Longest/Shortest Driver/Receiver 将最小的延迟约束赋给最短的引脚对，将最大的延迟约束赋给最长的引脚对All Drivers/All Receivers 将最大、最小约束赋给所有的驱动/接收引脚对（4）、Total Etch Length 选项在 Total Etch Length 工作表内可以设置走线的最大和最小长度，在该工作表中具有两项工作栏，分别是 unrouted netlength 栏和 routed nanhattan ratio。前一个用来设置估计的走线长度，后一个可以享受实际的曼哈顿比例（5）、Differential Pair 选项在 Differential Pair 工作表列可以指定差分对约束。Uncoupled length 该选项栏限制差分对的一对网络之间的不匹配长度，如果在 gather contrlo 一项中被设置为 ignore，则在实际不耦合长度上步包括俩个驱动和接收之间的耦合带之外，也可以理解为差分对刚刚从芯片出来的走线通常是不耦合的，这种不耦合具有一定的长度。如果工作将 gather&contrlo 选项设置为 include，包含出芯片的这段不耦合长度，这段不耦合的长度超过最大时，则会产生冲突Phase tolerance 选项：该约束用来确保差分对成员转换时是同向或者同步的，单位是时间 ns 或者长度 mil，Actual数值是用来反映差分对成员的时间或者长度的差值，当实际差分对走线的长度超过这个数值时，则会产生冲突Line spacing 最小线间距约束，指的是差分对之间的最小距离，Actual 数值值的是实际间距的最小值，如果该值小于min 数值，则会产生冲突Coupling 设置的最小间距一定要小于或者等于 Primary gap与“（-）tolerance”的数值，并且该值也一定要小于或者等于 Neck gap 与“（-）tolerance”的数值Primary gap 设置的是差分对成员的理想宽度Neck width 该项设置的是最小允许的差分对宽度。当在比较密集的区域走线的时候可能需要切换到 Neck 模式Neck gap 设置的是最小可允许的边到边的差分对线宽度，当在比较密集的区域走线时，可能需要切换好 Neck 模式，最小的可以允许的间距包括 Neck gap 与“（-）tolerance”的值，当差分对的间距值低于 ECSet 所指定的差分对网络的min neck width 选项时，Neck gap 可以覆盖任何 Primary gap的数值（6）、Relative Propagation Delay 选项在 Relative Propagation Dela 工作表内可以进行对匹配的传输延迟的设置本公司承接电子产品开发设计，电子产品研发外包，电子产品研发方案等业务。欢迎回复本平台或加QQ咨询洽谈！商务QQ:&非诚请勿扰！电子工程师之家(Elec666)　
　文章为作者独立观点，不代表微头条立场
的最新文章
晶振概述我们常说的晶振，实际上是通过切割设备将人工培养的水晶进行薄片切割而得到的，水晶的人工培养主要跟生长环SMT贴片加工中，需要对加工后的电子产品进行检验，检验的要点主要有：1、印刷工艺品质要求　　①、锡浆的位置居哈特莱振荡电路与考毕兹振荡电路等LC型振荡电路，其振荡率是由电路中的线圈与电容所决定的。此一线圈与电容器并非温度保险丝又叫热熔断器，它是一种新型的电器过热保护元件。这种元件通常安装在易发热电器中，一旦电器发生故障发热电子工程师就是将一堆器件搭在一起，注入思想，完成原来器件分离时无法完成的功能，做成一个成品。作为一个电子工程问：电路设计中用0欧电阻还是磁珠来隔离数字地和模拟地？我做了个实验板，不太清楚应该用0欧电阻还是磁珠来进行数电阻器的分类及命名方法一、种类：电阻种类多样，下面主要讲解一些常用的电阻碳膜电阻：它在目前电子电路中使用量最1、 同相放大电路加在两输入端的电压大小接近相等2、 反相放大电路的重要特征是“虚地”的概念3、 PN结具有一、TTL（transistor-transistor logic gate）（大部分采用5V）1、输出高电C语言因为函数指针获得了极强的动态性，因为你可以通过给函数指针赋值并动态改变其行为，我曾在单片机上写的一个小PCB表面处理最基本的目的是保证良好的可焊性或电性能。由于自然界的铜在空气中倾向于以氧化物的形式存在，不大可大家都知道做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通在电源等设备中通常需要做电流检测或反馈，电流检测通常用串联采样电阻在通过放大器放大电阻上的电压的方法，如果要作为工作于开关状态的能量转换装置，开关电源的电压、电流变化率很高，产生的干扰强度较大； 干扰源主要集中在功率想必这两天大家都被王宝强离婚案刷爆朋友圈了，大家都抱着同情宝宝的心理。慢慢的，我们被王宝强逼疯了，太电子技术、无线电维修技术绝不是一门容易学好、短时间内就能够掌握的学科。这门学科所涉及的方方面面很多，各方面又中国有多少工作很多年的电子工程师？中国每年有多少电子新手需要开始全新的技术生涯？他们有什么困惑需要去解开？他作为一个工程师，需要时时刻刻保持学习。毕竟，如果没有学习到新技能，谁能保证在未来的某一天，会被社会所淘汰？就我们经常在电路中见到0欧的电阻，对于新手来说，往往会很迷惑：既然是0欧的电阻，那就是导线，为何要装上它呢?还Cadence Allegro视频教程[从零开始学单片机C语言].李建清.扫描高清版下载地址：百度云盘链接：http://pan.baidu.co想要看全部视频，请点击下方“阅读原文”。本文整理自百度文库，发布仅为学习交流静电是一种处于静止状态的电荷。在干燥和多风的秋天，在日常生活中，人们常常最佳电路板设计方法：在基于元件封装选择电路板元件时需要考虑的六件事。本文中的所有例子都是用Multisim设Altium Designer 14是Altium公司于2013年10月推出的Altium DesignerAltium_Designer10详细使用教程下载地址百度云盘：/s这是单片机初学者经常问的问题。对于这个问题，我想没有人敢下定论。因为每一种单片机各有所长，都适用于其所能充分某天某日某产房，你诞生了（power up , 上电运行），结果你不哭，医生把你提起来，屁股上狠狠一巴掌，你　在当今，一般的车并不需要为抵御黑客进行安全部署，抵御黑客这件事甚至看起来有些费解：从数字方式来操纵一辆车上电容是电子设计中最常用的元器件之一，那电容到底在电路中起到什么作用呢?　　1. 旁路电容　　用于旁路电路中的汽车功放电路图对学电子的人来说，在PCB电路板上设置测试点(test point)是在自然不过的事了，可是对学机械的人来说Elec666电源技术，工控，数字广电，电测仪表，模拟技术，通信技术，单片机，IC设计，EDA技术，DSP技术，PCB技术，ARM，嵌入系统，驱动开发，电路欣赏，创业外包，求职招聘，是提高行业技能的最佳分享平台热门文章最新文章Elec666电源技术，工控，数字广电，电测仪表，模拟技术，通信技术，单片机，IC设计，EDA技术，DSP技术，PCB技术，ARM，嵌入系统，驱动开发，电路欣赏，创业外包，求职招聘，是提高行业技能的最佳分享平台Cadence 16.5新功能_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Cadence 16.5新功能
上传于||暂无简介
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩29页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢博客访问： 275208
博文数量： 169
博客积分： 225
博客等级： 二等列兵
技术积分： 2228
注册时间：
心到 一切皆到
IT168企业级官微
微信号：IT168qiye
系统架构师大会
微信号：SACC2013
分类： IT职场
场景：想把某个SDI net和top层的铺铜间距调大一点？铺铜一开始是动态的
1.先把动态铜皮转成静态的：shape--->change shape type
2.shape--->manual& void/caity---->Element,然后左键在shape上点击一下，弹出一个对话框如下，点“否”：
3.右键，选择Parameters..，出来静态铜参数设置对话框,如下：
4.然后左键点击要调节和shape间距的对象（lines，Clines，Vias等）；但注意右侧“find”栏要把操作对象勾选上才可以。
5.效果图如下，红色net间距明显加大：
注意：动态铜一旦转为静态铜以后,再想还原动态铜就容易出事。所以操作前要做好备份，以及将这一步放在最后去操作。
阅读(2548) | 评论(0) | 转发(2) |
相关热门文章
给主人留下些什么吧！~~
请登录后评论。