一个芯片产品从构想到完成电路设计是怎样的过程？
本人是芯片制造业人员，想要略微详细的了解芯片业上下游的入门知识（设计，制造，封测等），能够对整个产业链有所了解，特别是design flow。请教各位推荐的书籍，文章或网站等，最好是面对非专业人士的入门书籍，着重于过程介绍，再加上少数必要专业知识做补充。谢谢。
啊, 谢谢邀请. 来回答的比较晚了, 楼上的匿名人士已经把大体框架说的很好啦~ 我觉得我也没有什么可以科普的了. 剩下的都是实际案例分析了. P.S. 如果只是科普/大流程的话, 从199X年硅片的制作流程就没怎么变过, 唯一对芯片设计造成比较大的影响的是随着MOS管变小增加的Design Rule 图来自网络， 侵权请告诉。 马上删。 图来自网络， 侵权请告诉。 马上删。 (呜呜呜WZ师兄我对不起你... 我告诉你错的Design Rule把你坑了... 我在这给你道个歉了...)我来简单的说一下模拟电路和数字电路设计/制作方面的差别吧:首先明确一点: 所有的ASIC(Application-Specific Integrated Circuit), 也即应用芯片, 都是有一个Design的目的, 如果是在工厂里就是乙方提的要求; 在PhD生涯里就是老板布置的活...要成功通关, 待我细细道来: 小怪. 数字电路电路图推荐武器: Verilog数字电路一般用Verilog写, 主要是因为方便(我才不告诉你我手动垒Standard Cell呢) . 比如说CPU级别的芯片, 动辄上亿的MOS管, 就算一秒画一个, 不计连线时间, 你得画38个月. 小怪: 数字电路仿真推荐武器:VCS, MMSIM写完了Verilog, 就要跑数字仿真了. 一般会用到Synopsys 的VCS或者Mentor Graphics的MMSIM之类的. 这个仿真非常快, 因为每一个MOS管都被看成是开关, 然后加上一些非常粗糙的模拟出来的延迟时间. 目的是看你写出来的玩意能不能正常工作. 小怪. 模拟电路电路图推荐武器: Cadence (允许准确击打), SPICE(自由度高, 可长可短)等这个就比较复杂了. 因为模拟电路的自由度非常高! 比方说, 一个MOS管在数字电路条件下就是一个开关, 但是在模拟电路里面, 根据栅极电压和电路结构不一样, 分分钟完成 开路-大电阻-放大器-电流源-导通各种功能. 所以呢, 模拟电路基本就得手画了. 小怪.模拟电路仿真推荐武器: Spectre(精度最高), HSPICE, PSpice, HFSS等最好跟打小怪.模拟电路电路图小怪用一样的武器.模拟电路的仿真包括但不限于: 调节分压, 仿真, 模拟工作点等... 而且千万记住! 设计过程中, 精细(Swing &= 100 mV)的模拟电路要做噪声分析! 不然各种地方的噪音分分钟教你做人...好, 现在假设我们有电路图啦~ 数字电路的电路图长这样: 图来自网络， 侵权请告诉。 马上删。 图来自网络， 侵权请告诉。 马上删。 模拟电路的电路图长这样: 图来自网络， 侵权请告诉。 马上删。 图来自网络， 侵权请告诉。 马上删。 下一步, 就是要把这些东西变成实实在在的电路: 小Boss.综合电路:推荐武器: Design Compiler (DC)数字电路需要用到Design Compiler, Synopsys公司出的大杀器, 一招把Verilog转成Verilog ! 这一步叫做Synthesis (综合).综合出来的电路也是Verilog格式, 但是长这样: 图来自网络， 侵权请告诉。 马上删。 图来自网络， 侵权请告诉。 马上删。 把一堆描述性质的语言转换成真正的Standard Cell (标准门电路)Standard Cell长这样: 小Boss.模拟电路Layout必杀: 无. 但是血厚.推荐武器: Cadence Layout Editor等.模拟电路就比较烦了， 一般会手画， 大概长这样： 图来自网络， 侵权请告诉。 马上删。 图来自网络， 侵权请告诉。 马上删。 。。这一个是比较规整的Design, 来个不规整的:来自wiki..来自wiki..师兄有云: 画模拟电路的Layout是体力活. 我表示师兄说的太对了! 小Boss.数字电路Layout必杀: 向门神告状(DRC/LVS Fail).推荐武器: IC-compiler, Encounter数字电路接下来就需要Place and Route (布线)了. 一般这个步骤由IC-Compiler / Encounter 等工具来完成. 具体就是, 把综合过的Verilog 中的每个Standard Cell找到对应的Standard Cell Layout, 布置在用户指定的范围内, 然后自动连线. 这个自动连线就很讲究: 自动布线要先连时钟信号, 然后连电源网络, 最后连其他的数字信号等. 时钟信号默认会使用双倍线宽, 如有分支, 尽量使用对称的结构;然后使用用户的方式架设电源网络. 为什么叫电源网络呢? 因为一般片上的电源长这样：图来自网络， 侵权请告诉。 马上删。 图来自网络， 侵权请告诉。 马上删。 power net 这名字不是白起的...自动布线就不展开讲了... 学问太多了(主要是制作工艺...)之后, 还有一个很重要的步骤：Filler Cell什么意思呢? 数字电路的Standard Cell放完了, 连好线了, 大致长这样: 图来自网络， 侵权请告诉。 马上删。 图中的那几个淡蓝色的Cell就是Standard Cell, 连线未显示.你要敢把这个Design交到Fab去做, 人家分分钟咒你死全家.为什么呢? 打个比方: 我想让你帮我剪一个窗花, 给你一张A4纸(大概58800mm2), 然后说, 我想要剪个窗花, 但是窗花的总面积不要超过1mm2, 最好还要有镂空, 有个人.. blah blah blah...恩. 差不多一个意思..所以为了让厂家和你不要那么难过, 需要在片上没东西的地方加上Filler, 也就是长得像Standard Cell但是里面就是一坨没有连线的金属和轻掺杂层的东西. 之后, 两大门神决定了你能不能提交: 门神1: Design Rule Check (DRC)必杀1:
Area XX too small必杀2: XX to XX must be greater than or equal to 0.038必杀3: ...推荐武器: Calibre RVE, ASSURA, 仔细检查+喊师兄帮忙每一招都对应的是(由于技术原因或者安全原因)无法被制作出来的部分.反正招招必死. 想击败他必须一招都不能中(No Design Rule Violation).门神2: Layout Versus Schematic check (LVS)必杀: Layout does not match Schematic.推荐武器:
Calibre RVE, ASSURE, 喊老板帮忙恩. 就是确定你画的这个奇形怪状的Layout跟一开始的电路图是对的上号的. 虽然此门神仅有一招, 但是这招千变万化, 难以招架. 两大门神都开心了之后, 你就可以把你做出来的这个Graphic Database System II (GDSII) 文件交到厂商的手里了.附: Synopsys 武器一览: Cadence武器一览: 从Fab回来以后, 战斗还没结束..Boss.Bonding & Packaging(封装)必杀: 两个pad黏一块儿了!!!, pad金属掉了!!!, 金属丝断了!!!.基础武器: Bonding Machine凡人即使有武器, 挑战这个Boss也属不易. 需要花重金升级武器才行, 比如说: 实在不行, 亦可祭出大杀器: 让厂商Bond! 这一步, 将芯片变成我们认识的模样: 从:变成:变成:Boss.PCB Design必杀: 信号太多, 面积太小;
驱动太弱, 电容太大;
烧Chip. 推荐武器:Altium Design, Eagle等.做出了Chip之后, 就需要画一个配套的PCB, 将外围电路在板上搭建好, 或者引至其他外设等.最终Boss.System Design必杀: 此Boss神通广大, 一切外部设备都可以唤来作为必杀.推荐武器: The best weapon is the one between your ears. USE IT.最终, 我们需要这个芯片在应用中展现它的实力, 所以一个不满足需求的芯片就是渣渣. 完.
学生党+Ctrl V来了，谢 邀。资历尚浅，仅供知乎科普。看你的描述，只是对产业链做个认识的话，平常关注一些公众号就够了，传送门------→---------------------------------------------------------------------------------------------------------------------------------Design FlowIC设计流程以及各个阶段使用的工具
（此处感谢
前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。
1. 规格制定
芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。
2. 详细设计
Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。
3. HDL编码
使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。
4. 仿真验证
仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。 设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。
仿真验证工具Synopsys的VCS，还有Cadence的NC-Verilog。
5. 逻辑综合――Design Compiler
仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standardcell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。
逻辑综合工具Synopsys的Design Compiler。
Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。
STA工具有Synopsys的Prime Time。
7. 形式验证
这也是验证范畴，它是从功能上（STA是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。
形式验证工具有Synopsys的Formality。
前端设计的流程暂时写到这里。从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。Backend design flow ：
Design For Test，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT，有些书上有详细介绍，对照图片就好理解一点。
DFT工具Synopsys的DFT Compiler
2. 布局规划(FloorPlan)
布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，RAM，I/O引脚等等。布局规划能直接影响芯片最终的面积。
工具为Synopsys的Astro
Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。
CTS工具，Synopsys的Physical Compiler
4. 布线(Place & Route)
这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的0.13um工艺，或者说90nm工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度。
工具Synopsys的Astro
5. 寄生参数提取
由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。
工具Synopsys的Star-RCXT
6. 版图物理验证
对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout VsSchematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求， ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气 规则违例；等等。
工具为Synopsys的Hercules
实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题，在此不说了。
物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片。
只能匿名回答以免泄密，第一步spec，时间大约2周，中间各种坑，讨价还价。第二步，开始文档和rtl编写，其中rtl大约6周，分为0.1，0.5，0.9，freeze。四个阶段，每一阶段都有要验证覆盖的范围。然后与此（rtl）同时，验证组搭验证环境，编写uvm，ovm，vmm等代码。0.1以后后端介入开始布线。0.9后面积约束基本稳定，验证完成后rtl会freeze，再修改只能eco。后面就是风险评估，然后把功能点验证补完。说得很简单，但是里面坑太多了，很容易就进去出不来了。最后to，测试什么的。然后再修改一下bug，再次to。一般两次就可于进代工厂量产了。时间大约需要8-9个月实现量产。
看楼上都讲得数字和模拟IC讲得都很专业和详细 非常佩服，我就尝试说说RFIC的设计流程吧。设计一个收发机，首先是要根据通信协议做系统仿真，把满足通信协议的各个模块的指标定下来，比如LNA的noise figure，mixer的IIP3，VCO的phase noise等等。一般做系统级仿真可用ADS，也可以用excel自己写公式，也可以用cadence写veriliga做行为级仿真。各个模块指标确定后，就开始可以进行管级的设计了。这一步一般在cadence里进行。但有个模块比较特殊就是PA，专业设计PA的一般用ADS，原因是ADS里的各种大信号仿真比较成熟，bug少，收敛性好，而且和电磁仿真结合好，用起来顺手。有的时候RFIC不仅需要晶体管，还需要一些无源器件比如电感，transformer还有传输线等等。如果要自行设计，一般使用ADS的momentum或者HFSS进行电磁仿真。前仿通过后，在cadence virtuso里画版图，画完后一般用calibre或者assura验证各种drc的design rule，过lvs，提寄生参数，然后后仿。如果性能不达标要反复对版图或者设计进行修改。相比数字和模拟电路，射频电路管子数要少，但对寄生走线的要求要高很多，设计流程也有些相应的差别。
想起了上个月刚读到篇paper中的某图很合适：文献来源：Rostami, Masoud, Farinaz Koushanfar, and Ramesh Karri. "A Primer on Hardware Security: Models, Methods, and Metrics." Proceedings of the IEEE 102.8 (2014): .
作为一个国内微电子专业本科毕业，现在慢慢转向架构和软件的EE不坚定分子，看了楼上的各种答案深表惭愧。。。。各种前段后端数字模拟的工作内容、辅助工具以及需要满足的各阶段目标以上回答都覆盖到了。这东西真是个体力活+磨时间的活，跟做软件写code不是一个感觉。不过做架构有一个好，脑子得分成两半：一会儿想想软件代码是怎么写的，一会儿想想硬件是哪些模块指令在上面是怎么跑的。PS..看了那几个博客和行业报告真是惭愧的不行。。。。。国内的EE小伙伴们要坚守住啊。。。
楼主之前是一直做最基本的bare wafer。就是沙子到光晶圆的过程，现在楼主直接做封装bumping了；简要回答一下吧。可是我啥也不懂；我也不知道怎么来回答你‘所以我现在就比车’‘’‘’‘’‘’
已有帐号？
无法登录？
社交帐号登录某自动控制车间的技术人员设计了一个简单的报警器电路图，满足下列哪个条件，该报警器将发出警报声_百度知道某自动控制车间的技术人员设计了一个简单的报警器电路图，满足下列哪个条件，该报警器将发出警报声（　　_百度知道声光报警器电路_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
声光报警器电路
上传于||暂无简介
阅读已结束，如果下载本文需要使用3下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩4页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
基于C51单片机的声光报警器设计(毕业论文).doc37页
本文档一共被下载：
次 ,您可免费全文在线阅读后下载本文档
文档加载中...广告还剩秒
需要金币：100 &&
你可能关注的文档：
··········
··········
声光报警器
班级:08应用电子
基于C51单片机的声光报警器设计
火灾是指在时间和空间上失去控制的燃烧所造成的灾害。在各种灾害中,火灾是最经常、最普遍地威胁公众安全和社会发展的主要灾害之一。人类能够对火进行利用和控制,是文明进步的一个重要标志。所以说人类使用火的历史与同火灾作斗争的历史是相伴相生的,人们在用火的同时,不断总结火灾发生的规律,尽可能地减少火灾及其对人类造成的危害。火灾,几乎是和火的利用同时发生的,随着现代社会的不断发展,现代家庭用火、用电量正在逐年增加,火灾发生的频率越来越高,火灾不仅毁坏物质财产,造成社会秩序的混乱,还直接或间接危害生命,给人们的心灵造成极大的危害。每年都有许多人被火灾夺去生命。由于人们的疏忽而发生的火灾与爆炸,不仅造成人员的大量伤亡,还承受着严重的经济损失。正是由于火灾的巨大危害,报警器才得以应运而生,报警器在火灾报警方面发挥人类本身无可比拟的优势,而声光报警器更是其中的佼佼者。声光报警器是一种用在危险场所,通过声音和各种光来向人们发出示警信号的一种不会引燃易燃易爆性气体的报警信号装置。防爆声光报警器适用于安装在含有ⅡC级T6温 度组别的爆炸性气体环境场所,还可使用于石油、化工等行业具有防爆要求的1区及2区防爆场所,也可以露天、室外使用。可以和国内外任 何厂家的火灾报警控制器配套使用。当生产现场发生事故或火灾等紧急情况时,火灾报警控制器 送来的控制信号启动声光报警电路,发出声和光 报警信号,完成报警目的。本产品也可同手动报 警按钮配合使用,达到简单的声,光
正在加载中，请稍后...