protel 99SE自己画的元件加载到ＰＣＢ上时无网络问题 - 维库电子市场网
protel 99SE自己画的元件加载到ＰＣＢ上时无网络问题
作者：ranmenglin　栏目：
protel 99SE自己画的元件加载到ＰＣＢ上时无网络问题我用99SE做了一个的原理图库文件,也做了个PCB库文件.当我画好原理 图后,生成了网络表信息,但只有封装及元件的基本信息,没有网络的连接信息.当生成PCB的时候,的管脚没有网络连接,是不是自己画的封装加入到PCB的时候,就是没有网络属性的啊,如果这样的话.做一个大的项目,如果有有上百脚的FPGA或CPU芯片的话,自己编辑网络属性,那做一个项目要多久啊,能不能软件本身也能够生成自己编辑的元件的属性,如果可以的话,怎么做呢?希望各路好手来探讨探讨.....
作者： djy1994 于
11:16:00 发布：
会自动生成网络的　　在作原理图封装时，管脚用“place pin”画。应该不会出错的，能自动生成新网络的。你仔细检查一下。
作者： djy1994 于
11:18:00 发布：
补充　　要么就是原理图封装和PCB封装的管脚标号没对应上。
作者： ranmenglin 于
7:51:00 发布：
上面的两点我都注意到了，是不是还有什么其他错的原因啊&
作者： djy1994 于
22:11:00 发布：
RE&&&&那我就不知道了。你再仔细地找找别的原因。
作者： ranmenglin 于
8:03:00 发布：
还想问个问题我还想请教这位兄弟一个问题，是不是在网络表上显示自己做的元件的网络属性只有元件自身引脚的属性，没有与其他元件连接的属性啊？难到都要自己编辑啊，我真的饿优点头痛了，请这为好心的兄弟帮帮忙．
作者： zmchao 于
18:19:00 发布：
没问题的在画原理图封装时，注意管脚的方向；在画原理图时，注意你的连线是否真的连接上了。只要注意这两点就没问题了。
作者： djy1994 于
19:59:00 发布：
没问题的　　楼上的说的对。
作者： jjg 于
13:02:00 发布：
我一直自己造元件的ＳＣＨ和ＰＣＢ的，没问题啊．注意：１．ＳＣＨ中连线要接到引脚端　　　２．元件在ＳＣＨ中的标号与在ＰＣＢ中的标号要一致　　　３．元件的引脚号要相同
作者： managerzh 于
17:14:00 发布：
是否采用的是画图的画线按钮&
作者： ranmenglin 于
9:18:00 发布：
jjg谢谢大家主动积极的发言，小弟真是感到很欣慰．希望以后多多和大家一起交流．
讨论内容：
Copyright &
浙ICP证030469号PADS&Layout如何更新元件库中修改过的封装到PCB(&转)
PADS2005更新库很简单----删除原来的库，把新的库文件放到原来的路径下，再加载进来即可。
这里要说的是在PCB中现场修改某个元件的封装（比如某个PAD的大小有特殊大小要求之类的）&而不希望修改库里原来的封装的方法。
1、选中你要改封装的component
2、右键---EDIT DECAL--即进入这个元件的封装修改界面。你可以修改了。
3、修改完成后 你会发现 保存
的按钮是灰色的---即不可用。不要着急，直接点击右上角的关闭窗口按钮，对出编辑窗口。
4、这时候 你会发现一个APPLY
DECAL CHANGES 的对话框弹出来：Do you want to apply the changes to all
components with decal type ************* or just the selected
component ? 意思是 你做的修改是应用于所有这种封装的PCB 元件还是仅仅只应用于 选中 的元件？ 当然是选择
SELECTED了，这样就可以现场在PCB中修改了某个元件的封装而不必更新库了。keep
attributes也要勾上啊。
还需要特别强调的一点是：这个功能改动元件封装是有次数限制的，第二次的时候
selected按钮就不可以点击了。显然PADS认为你改动的次数和权限已经到此为止了，不能再让你随意更改了，以免出错！
实际上你若真要改动很多地方，那最好去库里改了。这样能够最大限度保证设计的正确性。 所以 你一定要一次就改好，一定要严谨认真啊！
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。AD10设计从原理图导入PCB时的问题
本人在用AD10设计从原理图导入PCB时，居然在PCB的界面上看不到一个PCB封装。问题如下：
（1）出现这样的状况是不是我做的PCB封装名称与脚位跟原理图的封装名称与脚位不一样导致的？
（2）那在哪里能把PCB封装名称与脚位跟原理图封装名称与脚位设置成一样的？
麻烦各位帮忙指导一下，在此感激不尽，谢谢了。急！！！！！！！！！！！！！！！
助理工程师
封装是自己做的还是库里的，你肯定是没有加载封装上去，在工具里选择封装管理库，在添加封装。
谢谢，我的PCB封装是自己做的，那怎么样添加？是不是在原理图的工具选项封装管理库，在添加我自己画好的PCB封装吗？在此谢过&
自己做的就更要小心了，在元件里面添加就好
看一下报的是什么错误啊
要么是PCB里面未添加封装库，要么是你的原理图元件没添加封装
你的原理图编译时正确吗？
助理工程师
助理工程师
{:1:}{:1:}{:1:}{:1:}
好东西，谢谢分享哈，~~~~~~
&&还东西& &学习学习
“design”中找不到“updata pcb document pcb1.pcb.sch. 后面的就进行不下去了。就没有办法导入网络表
为什么我的软件在“design”中找不到“updata pcb document pcb1.pcb.sch. 后面的就进行不下去了。就没有办法导入网络表
用封装管理器看看添加进去没有？快捷键T&&G！
为什么我的软件在“design”中找不到“updata pcb document pcb1.pcb.sch. 后面的就进行不下去了。就没有办 ...
你应该是没有创建工程、
站长推荐 /3
Powered bywin7下在Protel99se中添加PCB封装库的方法PCB,Win8,win7,Win7
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
win7下在Protel99se中添加PCB封装库的方法
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口常用元器件的 PROTELL PCB 封装 1. 标准电阻：RES1、RES2；封装：AXIAL-0.3 到 AXIAL-1.0 两端口可变电阻：RES3、RES4；封装：AXIAL-0.3 到 AXIAL-1.0 三端口可变电阻：RESISTOR TAPPED，POT1，POT2；封装：VR1-VR5 2.电容：CAP（无极性电容） 、ELECTRO1 或 ELECTRO2（极性电容） 、
可变电容 CAPVAR 封装：无极性电容为 RAD-0.1 到 RAD-0.4， 有极性电容为 RB.2/.4 到 RB.5/1.0. 3.二极管：DIODE（普通二极管） 、DIODE SCHOTTKY（肖特基二极管） 、DUIDE TUNNEL （隧道二极 管） DIODE VARCTOR （变容二极管） ZENER1~3 稳压二极管） 封装： （ DIODE0.4 和 DIODE 0.7;（上面已经说了，注意做 PCB 时别忘了将封装 DIODE 的端口改为 A、K） 4.三极管：NPN，NPN1 和 PNP，PNP1；引脚封装：TO18、TO92A（普通三极管）TO220H （大功率三极管）TO3（大功率达 林顿管） 以上的封装为三角形结构。T0-226 为直线形， 我们常用的
管脚排列是直线型的，所以一般三极管都采用 TO-126 啦！ 5、效应管：JFETN（N 沟道结型场效应管） ，JFETP（P 沟道结型场效应管）MOSFETN（N 沟道增强型管）MOSFETP（P 沟道增强型管） 引脚封装形式与三极管同。 6、电感：INDUCTOR、INDUCTOR1、INDUCTOR2（普通电感） ，INDUCTOR VAR、 INDUCTOR3、INDUCTOR4（可变电感） 8.整流桥原理图中常用的名称为 BRIDGE1 和 BRIDGE2， 引脚封装形式为 D 系列， D-44， 如 D-37，D-46 等。 9.单排多针插座原理图中常用的名称为 CON 系列，从 CON1 到 CON60，引脚封装形式为 SIP 系列，从 SIP-2 到 SIP-20。 10.双列直插元件原理图中常用的名称为根据功能的不同而不同，引脚封装形式 DIP 系列， 不如 40 管脚的单片机封装为 DIP40。 11.串并口类原理图中常用的名称为 DB 系列，引脚封装形式为 DB 和 MD 系列。 12、晶体振荡器：CRYSTAL；封装：XTAL1 13、发光二极管：LED；封装可以才用电容的封装。 （RAD0.1-0.4） 14、发光数码管：DPY；至于封装嘛，建议自己做！ 15、拨动开关：SW DIP；封装就需要自己量一下管脚距离来做！ 16、按键开关：SW-PB：封装同上，也需要自己做。17、变压器：TRANS1――TRANS5；封装不用说了吧？自己量，然后加两个螺丝上去。 最 后在说说 PROTEL 99 的原理图库吧！ 常用元器件都在 protel DOS schematic Libraries.ddb 里 此外还有 protel DOS schematic 4000 CMOS (4000 序列元件) protel DOS schematic Analog digital (A/D,D/A 转换元件) protel DOS schematic Comparator（比较器， LM139 之类）protel 如 DOS schematic intel (Intel 的处理器和接口芯片之类) 你也可以新建一个 PCB， 然后在 library 下找到对应的封装名，在生成 PCB 之前所有元件都要封装，而且元件存号不能重复 无极性 电容 RAD 电解电容 RB 电位器 VR 二极管 DIODE 三极管 TO 场效应管 和三极管一样电 源稳压块 78 和 79 系列 TO－126H 和 TO-126V 整流桥 D－44 D－37 D－46 单排多针插座 CON SIP 双列直插元件 DIP 晶振 XTAL1电阻： RES1， RES2， 可变电阻:RES3， RES4； 封装属性为 axial 系列,AXIAL0.3-AXIAL1.0 数 字表示焊盘间距 电阻排 RESPACK1/RESPACK2 RESPACK3/RESPACK4电感:AXIAL0.3 用电阻封装代替无极性电容：封装属性为 RAD0.1-RAD0.4 数字表示电容量电解电容:RB.2/.4 或 RB.3/.6 或 RB.4/.8 或 RB.5/1.0 斜杠前数字表示焊盘间距，斜杠后数字 表 电容外直径。有极性电容 ELECTRO1 或 ELECTRO2电位器：pot1,pot2；封装属性为 VR1- VR5 数字表示管脚形状二极管：封装属性为 DIODE0.4-DIODE0.7 数字表示焊盘间距,一般用 DIODE0.4三极管：常见的封装属性为 to-18（普通三极管）to-22(大功率三极管）to-3(大功率达林顿管) TO-92A 管脚为三角形，TO-92B 管脚为直线形。电源稳压块有 78 和 79 系列:常见的封装属性有 to126h 和 to126v整流桥：BRIDGE1,BRIDGE2: 封装属性为 D 系列（D-44，D-37，D-46）集成块： DIP8-DIP40, 其中８－４０指有多少脚，８脚的就是 DIP8继电器 RELAY-DPDT/ RELAY-DPST RELAY-SPDT/ RELAY-SPST发光二极管 LED光电管 PHOTO电桥（整流桥）FLY-4 或 FLY4 4 表示管脚数电池: D 系列 D-37 或 D-38贴片电阻:0603 表示的是封装尺寸与具体阻值没有关系,但封装尺寸与功率有关,通常来说:W W W W W电容电阻外形尺寸与封装的对应关系是:x0.5 x6.5x0.8x1.2x1.6x2.5x3.2
设计过程A. 创建网络表1. 网络表是原理图与 PCB 的接口文件，PCB 设计人员应根据所用的原理图和 PCB 设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。 2. 创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计 者排除错误。保证网络表的正确性和完整性。 3. 确定器件的封装（PCB FOOTPRINT） ． 4. 创建 PCB 板 根据单板结构图或对应的标准板框, 创建 PCB 设计文件； 注意正确选定单板坐标原点的位置，原点的设置原则： a）单板左边和下边的延长线交汇点。 b）单板左下角的第一个焊盘。 板框四周倒圆角，倒角半径 5mm。特殊情况参考结构设计要求。B. 布局1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器 件， 并给这些器件赋予不可移动属性。按工艺设计规范的要求进行尺寸标注。 2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局 区域。根据某些元件的特殊要求，设置禁止布线区。 3. 布局操作的基本原则 A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器 件应当优先布局． B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件． C. 布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电 压、大电流信号与小电流，低电压的弱信号完全分开；模拟信号与数字 信号分开；高频信号与低频信号分开；高频元器件的间隔要充分 D. 相同结构电路部分，尽可能采用“对称式”标准布局； E. 按照均匀分布、重心平衡、版面美观的标准优化布局； F. 器件布局栅格的设置，一般 IC 器件布局时，栅格应为 50--100 mil，小型 表面安装器件，如表面贴装元件布局时，栅格设置应不少于 25mil。 4. 同类型插装元器件在 X 或 Y 方向上应朝一个方向放置。同一种类型的有极性 分立元件也要力争在 X 或 Y 方向上保持一致，便于生产和检验。 5. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以 外的温度敏感器件应远离发热量大的元器件。 6. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件，需调试 的元、器件周围要有足够的空间。7. 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。 当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。 8. 焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送 方向垂直，阻排及 SOP（PIN 间距大于等于 1.27mm）元器件轴向与传送方向 平行；PIN 间距小于 1.27mm（50mil)的 IC、SOJ、PLCC、QFP 等有源元件避 免用波峰焊焊接。 9. BGA 与相邻元件的距离&5mm。其它贴片元件相互间的距离&0.7mm；贴装元 件焊盘的外侧与相邻插装元件的外侧距离大于 2mm；有压接件的 PCB，压接 的接插件周围 5mm 内不能有插装元、器件，在焊接面其周围 5mm 内也不能 有贴装元、器件。 10. IC 去偶电容的布局要尽量靠近 IC 的电源管脚，并使之与电源和地之间形成 的回路最短。 11.元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的 电源分隔。 11. 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。 串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过 500mil。 12. 匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹 配一定要在信号的最远端匹配。 13. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认 单板、背板和接插件的信号对应关系，经确认无误后方可开始布线。C. 设置布线条件1. 报告设计参数 布局基本确定后，应用 PCB 设计工具的统计功能，报告网络数量，网络密度， 平均管脚密度等基本参数，以便确定所需要的信号布线层数。 信号层数的确定可参考以下经验数据 Pin 密度 1.0 以上 0.6-1.0 0.4-0.6 0.3-0.4 0.2-0.3 8 信号层数 2 2 4 6 板层数 2 4 6 8 12注：PIN 密度的定义为： 板面积（平方英寸）/（板上管脚总数/14） 布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造成本 等因素。 2. 布线层设置在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。所 有布线层都尽量靠近一平面层，优选地平面为走线隔离层。 为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。 可以根据需要设计 1--2 个阻抗控制层， 如果需要更多的阻抗控制层需要与 PCB 产家协商。阻抗控制层要按要求标注清楚。将单板上有阻抗控制要求的网络布 线分布在阻抗控制层上。 3. 线宽和线间距的设置： 线宽和线间距的设置要考虑的因素如下： A. 单板的密度。板的密度越高，倾向于使用更细的线宽和更窄的间隙。 B. 信号的电流强度。当信号的平均电流较大时，应考虑布线宽度所能承载的 的电流 C. 电路工作电压：线间距的设置应考虑其介电强度。 D. 可靠性要求。可靠性要求高时，倾向于使用较宽的布线和较大的间距。 E. PCB 加工技术限制 推荐使用最小线宽/间距 6mil/6mil 4mil/4mil 极限最小线宽/间距 4mil/6mil 2mil/2mil 4. 孔的设置―过线孔 A. 制成板的最小孔径定义取决于板厚度，孔径优选系列如下： 孔径： 24mil 20mil 16mil 12mil 8mil 焊盘直径： 40mil 35mil 28mil 25mil 20mil 内层热焊盘尺寸： 50mil 45mil 40mil 35mil 30mil B. 板厚度与最小孔径的关系： 板厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 最小孔径： 24mil 20mil 16mil 12mil 8mil C. 盲孔和埋孔 盲孔是连接表层和内层而不贯通整板的导通孔， 埋孔是连接内层之间而在成品板表层不可见的导通孔 这两类过孔尺寸设置可参考过孔， 应用盲孔和埋孔设计时应对 PCB 加工 流程有充分的认识，避免给 PCB 加工带来不必要的问题 D. 测试孔 测试孔是指用于 ICT 测试目的的过孔，可以兼做导通孔，原则上孔径不 限，焊盘直径应不小于 25mil，测试孔之间中心距不小于 50mil。 不推荐用元件焊接孔作为测试孔。 5. 特殊布线区间的设定 特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参 数，如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确认和设置。 6. 定义和分割平面层 A. 平面层一般用于电路的电源和地层（参考层） ，由于电路中可能用到不同 的电源和地层， 需要对电源层和地层进行分隔，其分隔宽度要考虑不同电 源之间的电位差，电位差大于 12V 时，分隔宽度为 50mil，反之，可选 20--25mil 。 B. 平面分隔要考虑高速信号回流路径的完整性。 C. 当由于高速信号的回流路径遭到破坏时，应当在其他布线层给予补尝。 例如可用接地的铜箔将该信号网络包围，以提供信号的地回路。D. 布线1. 布线优先次序 关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关 键信号优先布线 密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最 密集的区域开始布线。 2. 自动布线 在布线质量满足设计要求的情况下，可使用自动布线器以提高工作效率， 自动布线前，为了更好地控制布线质量，一般在运行前要详细定义布线规则： A. 时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其 最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方 法。保证信号质量。 B. 层和地层之间的 EMC 环境较差，应避免布置对干扰敏感的信号。 C. 阻抗控制要求的网络应布置在阻抗控制层上。 D. 进行 PCB 设计时应该遵循的规则 1）地线回路规则： 环路最小规则，即信号线与其回路构成的环面积要尽可 能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这 一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防 止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够 空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔， 将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一 些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层 板为宜。2）串扰控制：串扰（CrossTalk)是指 PCB 上不同网络之间因较长的平行布 线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作 用。克服串扰的主要措施是：加大平行布线的间距，遵循 3W 规则（为 了减少线间串扰，应保证线间距足够大，当线中心间距不少于 3 倍线宽 时，则可保持 70%的电场不互相干扰，称为 3W 规则，如要达到 98%的 电场不互相干扰，可使用 10W 的间距） ；行线间插入接地的隔离线；减 小布线层与地平面的距离。 3）屏蔽保护 对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于比 较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的 信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地 线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。 4）走线的方向控制规则： 即相邻层的走线方向成正交结构。 避免将不同的信号线在相邻层走成同一 方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以 避免出现该情况， 特别是信号速率较高时， 应考虑用地平面隔离各布线层， 用地信号线隔离各信号线。 5）走线的开环检查规则： 一般不允许出现一端浮空的布线（Dangling Line)，主要是为避免产生&天 线效应&，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。6）阻抗匹配检查规则： 同一网络的布线宽度应保持一致， 线宽的变化会造成线路特性阻抗的不均 匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA 封装的引出线类似的结构时，可 能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。 7）走线终结网络规则： 在高速数字电路中，当 PCB 布线的延迟时间大于信号上升时间（或下降 时间）的 1/4 时，该布线即可以看成传输线，为了保证信号的输入和输出 阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的 匹配方法与网络的连接方式和布线的拓朴结构有关。 A. 对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配 或终端并联匹配。前者结构简单，成本低，但延迟较大。后者匹配效 果好，但结构复杂，成本较高。 B. 对于点对多点（一个输出对应多个输出）连接，当网络的拓朴结构为 菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点 对点结构。 星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变 形, 可采取一些灵活措施进行匹配。在实际操作中要兼顾成本、功耗和 性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制 在可接受的范围即可。 8）走线闭环检查规则： 防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自 环将引起辐射干扰。 9 ） 走 线 的分 枝 长 度控 制 规 则 ：尽 量 控 制分 枝 的 长 度， 一 般 的要 求 是 Tdelay&=Trise/2010）去耦规则： A.在印制版上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号 稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板， 去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有 时甚至关系到设计的成败。B.在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用， 同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一 般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距 离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波 环路，避免产生电位差。 C.在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。关于零件封装我们在前面说过，除了 DEVICE。LIB 库中的元件外，其它库的元件都已经有 了固定的元件封装，这是因为这个库中的元件都有多种形式,以晶体管为例说明一下：晶体 管是我们常用的的元件之一，在 DEVICE。LIB 库中，简简单单的只有 NPN 与 PNP 之分， 但实际上，如果它是 NPN 的 2N3055 那它有可能是铁壳子的 TO―3，如果它是 NPN 的 2N3054，则有可能是铁壳的 TO-66 或 TO-5，而学用的 CS9013，有 TO-92A，TO-92B，还 有 TO-5，TO-46，TO-52 等等，千变万化。还有一个就是电阻，在 DEVICE 库中，它也是 简单地把它们称为 RES1 和 RES2，不管它是 100Ω 还是 470KΩ 都一样，对电路板而言，它 与欧姆数根本不相关，完全是按该电阻的功率数来决定的我们选用的 1/4W 和甚至 1/2W 的 电阻，都可以用 AXIAL0.3 元件封装，而功率数大一点的话，可用 AXIAL0.4,AXIAL0.5 等 等。现将常用的元件封装整理如下：电阻类及无极性双端元件 AXIAL0.3-AXIAL1.0 无极性电容 RAD0.1-RAD0.4 有极性电容 RB.2/.4-RB.5/1.0 二极管 DIODE0.4 及 DIODE0.7 石英晶体振荡器 XTAL1 晶体管、FET、 UJT TO-xxx(TO-3,TO-5) 可变电阻（POT1、POT2） VR1-VR5 元件封装，大家可以把它拆 分成两部分来记如电阻 AXIAL0.3 可拆成 AXIAL 和 0.3，AXIAL 翻译成中文就是轴状的， 0.3 则是该电阻在印刷电路板上的焊盘间的距离也就是 300mil（因为在电机领域里，是以英 制单位为主的。同样的，对于无极性的电容，RAD0.1-RAD0.4 也是一样；对有极性的电容 如：电解电容，其封装为 RB.2/.4，RB.3/.6 等，其中“.2”为焊盘间距， “.4”为电容圆筒的 外径。 对于晶体管，那就直接看它的外形及功率，大功率的晶体管就用 TO―3，中功率的 晶体管，如果是扁平的，就用 TO-220，如果是金属壳的，就用 TO-66，小功率的晶体管， 就用 TO-5，TO-46，TO-92A 等都可以，反正它的管脚也长，弯一下也可以。 对于常用的 集成 IC 电路，有 DIPxx，就是双列直插的元件封装，DIP8 就是双排，每排有 4 个引脚，两 排间距离是 00mil,焊盘间的距离是 100mil。SIPxx 就是单排的封装。等等。 值得我们注意的是晶体管与可变电阻，它们的包装才是最令人头痛的，同样的包装，其管脚 可不一定一样。例如，对于 TO-92B 之类的包装，通常是 1 脚为 E（发射极） ，而 2 脚有可 能是 B 极（基极） ，也可能是 C（集电极） ；同样的，3 脚有可能是 C，也有可能是 B，具体 是那个，只有拿到了元件才能确定。因此，电路软件不敢硬性定义焊盘名称（管脚名称） ， 同样的， 场效应管， MOS 管也可以用跟体管一样的封装， 它可以通用于三个引脚的元件。 另 外在原理图中，可变电阻的管脚分别为 1、W、及 2，所产生的网络表，就是 1、2 和 W， 在 PCB 电路板中，焊盘就是 1，2，3。当电路中有这两种元件时，就要修改 PCB 与 SCH 之间的差异最快的方法是在产生网络表后，直接在网络表中，将晶体管管脚改为 1，2，3；将 可变电阻的改成与电路板元件外形1.原理图常见错误： （1）ERC 报告管脚没有接入信号： a. 创建封装时给管脚定义了 I/O 属性； b.创建元件或放置元件时修改了不一致的 grid 属性，管脚与线没有连上； c. 创建元件时 pin 方向反向，必须非 pin name 端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入 pcb：生成 netlist 时没有选择为 global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用 annotate. 2.PCB 中常见错误： （1）网络载入时报告 NODE 没有找到： a. 原理图中的元件使用了 pcb 库中没有的封装； b. 原理图中的元件使用了 pcb 库中名称不一致的封装； c. 原理图中的元件使用了 pcb 库中 pin number 不一致的封装。如三极管：sch 中 pin number 为 e,b,c, 而 pcb 中为 1，2，3。 （2）打印时总是不能打印到一页纸上： a. 创建 pcb 库时没有在原点； b. 多次移动和旋转了元件， 板界外有隐藏的字符。 pcb 选择显示所有隐藏的字符， 缩小 pcb, 然后移动字符到边界内。 （3）DRC 报告网络被分成几个部分： 表示这个网络没有连通，看报告文件，使用选择 CONNECTED COPPER 查找。 另外提醒朋友尽量使用 WIN2000, 减少蓝屏的机会； 多几次导出文件， 做成新的 DDB 文件， 减少文件尺寸和 PROTEL 僵死的机会。如果作较复杂得设计，尽量不要使用自动布线。 在 PCB 设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个 PCB 中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB 布线有单面布 线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之 前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻 平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易 产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、 导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行 迷宫式布线， 先把要布的连线进行全局的布线路径优化， 它可以根据需要断开已布的线。 并 试着重新再布线，以改进总体效果。 对目前高密度的 PCB 设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为 解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通 道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中 的真谛。 1 电源、地线的处理 既使在整个 PCB 板中的布线完成得都很好， 但由于电源、 地线的考虑不周到而引起的干扰， 会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待， 把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现 只对降低式抑制噪音作以表述： 众所周知的是在电源、地线之间加上去耦电容。 尽量加宽电源、 地线宽度， 最好是地线比电源线宽， 它们的关系是： 地线＞电源线＞信号线， 通常信号线宽为：0.2～0.3mm,最经细宽度可达 0.05～0.07mm,电源线为 1.2～2.5 mm 对数字电路的 PCB 可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不 能这样使用) 用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成 多层板，电源，地线各占用一层。 2、数字电路与模拟电路的共地处理 现在有许多 PCB 不再是单一功能电路（数字或模拟电路） ，而是由数字电路和模拟电路混合 构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的 模拟电路器件，对地线来说，整人 PCB 对外界只有一个结点，所以必须在 PCB 内部进行处 理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是 在 PCB 与外界连接的接口处（如插头等） 。数字地与模拟地有一点短接，请注意，只有一个 连接点。也有在 PCB 上不共地的，这由系统设计来决定。 3、信号线布在电（地）层上 在多层印制板布线时， 由于在信号线层没有布完的线剩下已经不多， 再多加层数就会造成浪 费也会给生产增加一定的工作量， 成本也相应增加了， 为解决这个矛盾， 可以考虑在电 （地） 层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。 4、大面积导体中连接腿的处理 在大面积的接地 （电） 中， 常用元器件的腿与其连接， 对连接腿的处理需要进行综合的考虑， 就电气性能而言， 元件腿的焊盘与铜面满接为好， 但对元件的焊接装配就存在一些不良隐患 如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十 字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal） ，这样，可使在焊接时因截 面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。 5、布线中网络系统的作用在许多 CAD 系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进 太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电 子产品的运算速度有极大的影响。 而有些通路是无效的， 如被元件腿的焊盘占用的或被安装 孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理 的网格系统来支持布线的进行。 标准元器件两腿之间的距离为 0.1 英寸(2.54mm),所以网格系统的基础一般就定为 0.1 英寸 (2.54 mm)或小于 0.1 英寸的整倍数，如：0.05 英寸、0.025 英寸、0.02 英寸等。 6、设计规则检查（DRC） 布线设计完成后， 需认真检查布线设计是否符合设计者所制定的规则， 同时也需确认所制定 的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面： 线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否 合理，是否满足生产要求。 电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在 PCB 中是 否还有能让地线加宽的地方。 对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地 分开。 模拟电路和数字电路部分，是否有各自独立的地线。 后加在 PCB 中的图形（如图标、注标）是否会造成信号短路。 对一些不理想的线形进行修改。 在 PCB 上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志 是否压在器件焊盘上，以免影响电装质量。 多层板中的电源地层的外框边缘是否缩小， 如电源地层的铜箔露出板外容易造成短路。 概述 本文档的目的在于说明使用 PADS 的印制板设计软件 PowerPCB 进行印制板设计的流程和一 些注意事项， 为一个工作组的设计人员提供设计规范， 方便设计人员之间进行交流和相互检 查。 2、设计流程 PCB 的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步 骤. 2.1 网表输入 网表输入有两种方法， 一种是使用 PowerLogic 的 OLE PowerPCB Connection 功能， 选择 Send Netlist，应用 OLE 功能，可以随时保持原理图和 PCB 图的一致，尽量减少出错的可能。另 一种方法是直接在 PowerPCB 中装载网表，选择 File-&Import，将原理图生成的网表输入进 来。 2.2 规则设置 如果在原理图设计阶段就已经把 PCB 的设计规则设置好的话，就不用再进行设置 这些规则了，因为输入网表时，设计规则已随网表输入进 PowerPCB 了。如果修改了设计规 则，必须同步原理图，保证原理图和 PCB 的一致。除了设计规则和层定义外，还有一些规 则需要设置，比如 Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上 Layer 25。 注意： PCB 设计规则、 层定义、 过孔设置、 CAM 输出设置已经作成缺省启动文件， 名称为 Default.stp， 网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其 它高级规则。 在所有的规则都设置好以后， PowerLogic 中， 在 使用 OLE PowerPCB Connection 的 Rules From PCB 功能，更新原理图中的规则设置，保证原理图和 PCB 图的规则一致。 2.3 元器件布局 网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这 些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB 提供了两种方法，手工 布局和自动布局。2.3.1 手工布局 1. 工具印制板的结构尺寸画出板边（Board Outline） 。 2. 将元器件分散（Disperse Components） ，元器件会排列在板边的周围。 3. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。 2.3.2 自动布局 PowerPCB 提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想， 不推荐使用。2.3.3 注意事项 a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器 件放在一起 b. 数字器件和模拟器件要分开，尽量远离 c. 去耦电容尽量靠近器件的 VCC d. 放置器件时要考虑以后的焊接，不要太密集 e. 多使用软件提供的 Array 和 Union 功能，提高布局的效率 2.4 布线 布线的方式也有两种，手工布线和自动布线。PowerPCB 提供的手工布线功能十分强大，包 括自动推挤、在线设计规则检查（DRC） ，自动布线由 Specctra 的布线引擎进行，通常这两 种方法配合使用，常用的步骤是手工―自动―手工。 2.4.1 手工布线 1. 自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对 走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如 BGA，自动布线 很难布得有规则，也要用手工布线。 2. 自动布线以后，还要用手工布线对 PCB 的走线进行调整。 2.4.2 自动布线 手工布线结束以后，剩下的网络就交给自动布线器来自布。选择 Tools-&SPECCTRA，启动 Specctra 布线器的接口，设置好 DO 文件，按 Continue 就启动了 Specctra 布线器自动布线， 结束后如果布通率为 100%，那么就可以进行手工调整布线了；如果不到 100%，说明布局 或手工布线有问题，需要调整布局或手工布线，直至全部布通为止。 2.4.3 注意事项 a. 电源线和地线尽量加粗 b. 去耦电容尽量与 VCC 直接连接 c. 设置 Specctra 的 DO 文件时，首先添加 Protect all wires 命令，保护手工布的线不被自动 布线器重布d. 如果有混合电源层，应该将该层定义为 Split/mixed Plane，在布线之前将其分割，布完线 之后，使用 Pour Manager 的 Plane Connect 进行覆铜 e. 将所有的器件管脚设置为热焊盘方式，做法是将 Filter 设为 Pins，选中所有的管脚，修改 属性，在 Thermal 选项前打勾 f. 手动布线时把 DRC 选项打开，使用动态布线（Dynamic Route） 2.5 检查 检查的项目有间距（Clearance） 、连接性（Connectivity） 、高速规则（High Speed）和电源层 （Plane） ，这些项目可以选择 Tools-&Verify Design 进行。如果设置了高速规则，必须检查， 否则可以跳过这一项。检查出错误，必须修改布局和布线。 注意： 有些错误可以忽略， 例如有些接插件的 Outline 的一部分放在了板框外， 检查间距时会出错； 另外每次修改过走线和过孔之后，都要重新覆铜一次。 2.6 复查 复查根据“PCB 检查表” ，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还 要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦 电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者 分别签字。 2.7 设计输出 PCB 设计可以输出到打印机或输出光绘文件。打印机可以把 PCB 分层打印，便于设计者和 复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次 设计的成败，下面将着重说明输出光绘文件的注意事项。 a. 需要输出的层有布线层（包括顶层、底层、中间布线层） 、电源层（包括 VCC 层和 GND 层） 、丝印层（包括顶层丝印、底层丝印） 、阻焊层（包括顶层阻焊和底层阻焊） ，另外还要 生成钻孔文件（NC Drill） b. 如果电源层设置为 Split/Mixed，那么在 Add Document 窗口的 Document 项选择 Routing， 并且每次输出光绘文件之前，都要对 PCB 图使用 Pour Manager 的 Plane Connect 进行覆铜； 如果设置为 CAM Plane， 则选择 Plane， 在设置 Layer 项的时候， 要把 Layer25 加上， Layer25 在 层中选择 Pads 和 Viasc. 在设备设置窗口（按 Device Setup） ，将 Aperture 的值改为 199 d. 在设置每层的 Layer 时，将 Board Outline 选上 e. 设置丝印层的 Layer 时， 不要选择 Part Type， 选择顶层 （底层） 和丝印层的 Outline、 Text、 Line f. 设置阻焊层的 Layer 时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情 况确定 g. 生成钻孔文件时，使用 PowerPCB 的缺省设置，不要作任何改动 h. 所有光绘文件输出以后， CAM350 打开并打印， 用 由设计者和复查者根据 “PCB 检查表” 检查 过孔（via）是多层 PCB 的重要组成部分之一，钻孔的费用通常占 PCB 制板费用的 30%到 40%。 简单的说来， PCB 上的每一个孔都可以称之为过孔。 从作用上看， 过孔可以分成两类： 一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过 孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷 线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深 度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成 过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现 内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部 分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为 通孔考虑。 从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔 周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度 的 PCB 设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外， 过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成 本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工 艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超 过钻孔直径的 6 倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块 6 层 PCB 板的 厚度（通孔深度）为 50Mil 左右，所以 PCB 厂家能提供的钻孔直径最小只能达到 8Mil。 、过 孔的寄生电容 过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为 D2,过孔焊盘的 直径为 D1,PCB 板的厚度为 T,板基材介电常数为ε ,则过孔的寄生电容大小近似于： C=1.41εTD1/(D2-D1) 过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间， 降低了电路的速度。 举 例来说，对于一块厚度为 50Mil 的 PCB 板，如果使用内径为 10Mil，焊盘直径为 20Mil 的过 孔， 焊盘与地铺铜区的距离为 32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大 致是： C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF， 这部分电容引起的上升时间变化量为： T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生 电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换， 设计者还是要慎重考虑的。 三、过孔的寄生电感 同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生 电感带来的危害往往大于寄生电容的影响。 它的寄生串联电感会削弱旁路电容的贡献， 减弱 整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感： L=5.08h[ln(4h/d) 1]其中 L 指过孔的电感，h 是过孔的长度，d 是中心钻孔的直径。从式中可 以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面 的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010) 1]=1.015nH 。如果信号 的上升时间是 1ns，那么其等效阻抗大小为：XL=π L/T10-90=3.19Ω 。这样的阻抗在有高频 电流的通过已经不能够被忽略， 特别要注意， 旁路电容在连接电源层和地层的时候需要通过 两个过孔，这样过孔的寄生电感就会成倍增加。 四、高速 PCB 中的过孔设计 通过上面对过孔寄生特性的分析，我们可以看到，在高速 PCB 设计中，看似简单的过 孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响， 在设计中可以尽量做到： 1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对 6-10 层的内 存模块 PCB 设计来说，选用 10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸 的板子，也可以尝试使用 8/18Mil 的过孔。目前技术条件下，很难使用更小尺寸的过孔了。 对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。 2、上面讨论的两个公式可以得出，使用较薄的 PCB 板有利于减小过孔的两种寄 生参数。3、PCB 板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。 4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会 导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。 5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在 PCB 板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过 孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别 是在过孔密度非常大的情况下， 可能会导致在铺铜层形成一个隔断回路的断槽， 解决这样的 问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。一、印刷线路元件布局结构设计讨论 一台性能优良的仪器，除选择高质量的元器件，合理的电路外，印刷线路板的元件布局 和电气连线方向的正确结构设计是决定仪器能否可靠工作的一个关键问题， 对同一种元件和 参数的电路， 由于元件布局设计和电气连线方向的不同会产生不同的结果， 其结果可能存在 很大的差异。 因而， 必须把如何正确设计印刷线路板元件布局的结构和正确选择布线方向及 整体仪器的工艺结构三方面联合起来考虑， 合理的工艺结构， 既可消除因布线不当而产生的 噪声干扰，同时便于生产中的安装、调试与检修等。 下面我们针对上述问题进行讨论， 由于优良 “结构” 没有一个严格的 “定义” “模式” 和 ， 因而下面讨论，只起抛砖引玉的作用，仅供参考。每一种仪器的结构必须根据具体要求（电 气性能、整机结构安装及面板布局等要求） ，采取相应的结构设计方案，并对几种可行设计 方案进行比较和反复修改。印刷板电源、地总线的布线结构选择----系统结构：模拟电路和 数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。 模拟电路中， 由于放大 器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真，在数字电路中， TTL 噪声容限为 0.4V～0.6V,CMOS 噪声容限为 Vcc 的 0.3～0.45 倍,故数字电路具有较强的 抗干扰的能力。 良好的电源和地总线方式的合理选择是仪器可靠工作的重要保证， 相当多的 干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰最大。 二、印刷电路板图设计的基本原则要求 １．印刷电路板的设计，从确定板的尺寸大小开始，印刷电路板的尺寸因受机箱外壳大 小限制，以能恰好安放入外壳内为宜，其次，应考虑印刷电路板与外接元器件（主要是电位 器、插口或另外印刷电路板）的连接方式。印刷电路板与外接元件一般是通过塑料导线或金 属隔离线进行连接。但有时也设计成插座形式。即：在设备内安装一个插入式印刷电路板要 留出充当插口的接触位置。对于安装在印刷电路板上的较大的元件，要加金属附件固定，以 提高耐振、耐冲击性能。 ２．布线图设计的基本方法 首先需要对所选用元件器及各种插座的规格、尺寸、面积等有完全的了解；对各部件的 位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度，走线短，交*少， 电源，地的路径及去耦等方面考虑。各部件位置定出后，就是各部件的连线，按照电路图连 接有关引脚， 完成的方法有多种， 印刷线路图的设计有计算机辅助设计与手工设计方法两种。 最原始的是手工排列布图。这比较费事，往往要反复几次，才能最后完成，这在没有其 它绘图设备时也可以，这种手工排列布图方法对刚学习印刷板图设计者来说也是很有帮助 的。计算机辅助制图，现在有多种绘图软件，功能各异，但总的说来，绘制、修改较方便， 并且可以存盘贮存和打印。 接着，确定印刷电路板所需的尺寸，并按原理图，将各个元器件位置初步确定下来，然 后经过不断调整使布局更加合理，印刷电路板中各元件之间的接线安排方式如下：（１）印刷电路中不允许有交*电路，对于可能交*的线条，可以用“钻”“绕”两种办 、 法解决。即，让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交* 的某条引线的一端“绕”过去，在特殊情况下如何电路很复杂，为简化设计也允许用导线跨 接，解决交*电路问题。 （２）电阻、二极管、管状电容器等元件有“立式”“卧式”两种安装方式。立式指的 ， 是元件体垂直于电路板安装、焊接，其优点是节省空间，卧式指的是元件体平行并紧贴于电 路板安装，焊接，其优点是元件安装的机械强度较好。这两种不同的安装元件，印刷电路板 上的元件孔距是不一样的。 （３）同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接 地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因两个接地点间的铜 箔太长会引起干扰与自激，采用这样“一点接地法”的电路，工作较稳定，不易自激。 （４）总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列原则，切 不可随便翻来复去乱接，级与级间宁肯可接线长点，也要遵守这一规定。特别是变频头、再 生头、调频头的接地线安排要求更为严格，如有不当就会产生自激以致无法工作。调频头等 高频电路常采用大面积包围式地线，以保证有良好的屏蔽效果。 （５）强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及其 电压降，可减小寄生耦合而产生的自激。 （６）阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易发笛和吸 收信号，引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射极引线等均属低阻 抗走线，射极跟随器的基极走线、收录机两个声道的地线必须分开，各自成一路，一直到功 效末端再合起来，如两路地线连来连去，极易产生串音，使分离度下降。 三、印刷板图设计中应注意下列几点 １．布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最 好与电路图走线方向相一致， 因生产过程中通常需要在焊接面进行各种参数的检测， 故这样 做便于生产中的检查，调试及检修（注：指在满足电路性能及整机安装与面板布局要求的前 提下） 。 ２．各元件排列，分布要合理和均匀，力求整齐，美观，结构严谨的工艺要求。 ３．电阻，二极管的放置方式：分为平放与竖放两种： （１）平放：当电路元件数量不多，而且电路板尺寸较大的情况下，一般是采用平放较 好； 对于 1/4W 以下的电阻平放时,两个焊盘间的距离一般取 4/10 英寸， 1/2W 的电阻平放时, 两焊盘的间距一般取 5/10 英寸；二极管平放时，1N400X 系列整流管,一般取 3/10 英 寸;1N540X 系列整流管,一般取 4～5/10 英寸。 （２）竖放：当电路元件数较多，而且电路板尺寸不大的情况下，一般是采用竖放，竖 放时两个焊盘的间距一般取 1～2/10 英寸。 ４．电位器：IC 座的放置原则 （１）电位器：在稳压器中用来调节输出电压，故设计电位器应满中顺时针调节时输出 电压升高， 反时针调节器节时输出电压降低； 在可调恒流充电器中电位器用来调节充电电流 折大小，设计电位器时应满中顺时针调节时，电流增大。电位器安放位轩应当满中整机结构 安装及面板布局的要求，因此应尽可能放轩在板的边缘，旋转柄朝外。 （２）IC 座：设计印刷板图时，在使用 IC 座的场合下，一定要特别注意 IC 座上定位 槽放置的方位是否正确， 并注意各个 IC 脚位是否正确， 例如第 1 脚只能位于 IC 座的右下角 线或者左上角，而且紧靠定位槽（从焊接面看） 。 ５．进出接线端布置 （１）相关联的两引线端不要距离太大，一般为 2～3/10 英寸左右较合适。（２）进出线端尽可能集中在 1 至 2 个侧面，不要太过离散。 ６．设计布线图时要注意管脚排列顺序，元件脚间距要合理。 ７．在保证电路性能要求的前提下，设计时应力求走线合理，少用外接跨线，并按一定 顺充要求走线，力求直观，便于安装，高度和检修。 ８．设计布线图时走线尽量少拐弯，力求线条简单明了。 ９． 布线条宽窄和线条间距要适中， 电容器两焊盘间距应尽可能与电容引线脚的间距相 符； １０．设计应按一定顺序方向进行，例如可以由左往右和由上而下的顺序进行protell99 常用设置及快捷键： 换层：L 设置原点：[edit][origin][set] 改变单位:Q PCB 布线：p--&T 电源层，地层分割：Design---&Split Plane 印制电路板设计基本步骤： 原理图： 1。开启设计环境 2。 设置图纸尺寸及文件环境参数： 包括格点大小（grid)，格点属性，光标属性，图纸颜色等，通常采用默认参数。 3.加载元件库。 对于现有库中没有的元件，要自己制作。然后加载进去。 4。放置元件。 并对放置好的元器件的序号，封装，属性等参数进行设置。 Lib Ref:库参考名称（不可以修改） Footprint:封装类型 Designator：器件序号：如 U9，元件标号：如 R11,C10 Part:元器件型号：器件的名称：如 AT91RM9200,元件的参数：如 c104,10p... 5。原理图连线,没啥可说的 6。调整修改电路图。 7。ERC 检查：电器连接检查。查到错误后反复修改。直道通过 ERC 校验 8。报表输出： 包括最重要的网表 netlist 9。文件备份，保存，打印： 打印建议使用 A3 纸 PCB 绘制步骤： 1。规划 PCB 的层： 导入网表前，要规划层数，叠层顺序，叠层间距等。要考虑的因素有：电路是模拟的还是数字的，高速还是低速的，阻抗的要求高还是一 般等等。 2。绘制自定义的元件封装库 根据 datasheet 给出的尺寸或实际测量的尺寸绘制自己的 lib,绘制好后注意 保存到自己建立的专用 PCB 库文件中，方便以后使用。 3。绘制禁止布线层 keepoutlayer 和机械层 mechanical 注：在需要放置固定孔的地方放置焊盘：如 3mm 螺丝可放置外径：6.5mm-8mm，内 径 3.2-3.5mm 的焊盘 4。导入网表 5。元件布局： 一般原则：先布置与机械尺寸有关的元器件，并锁定。其次是核心元器件及尺寸较 大的器件，最后是外围小元件 要考虑的因素：可布通性，布线方便性，机械结构，散热，信号完整性，电磁干扰， 可靠性等 注：有些元器件的封装库边框画得比实际器件尺寸要略大（如 0805） ，有时候放置 在一起时，元器件的边框会相碰甚至部分重叠，在设计规则检查 DRC 时，Report 和 Online 这两项的 Component Clearance 一般不选。 6。制定详细布线规则： Design--&Rules A 间距 Routing--〉Clearance Constraint:较密的话一般 8-10mil.4-6mil 的间距工艺要求很 高，有此能力的厂家少 目前 4mil 以下的工艺达不到，严禁设置。 注：覆铜之前应该将间距临时改为 15mil-20mil， 覆完之后，再改回来 B 走线层面和方向：对自动布线来说的，一般不用管 C 过孔形状和大小典型值： 外径 内径：20mil 12mil, 20 mil 10 mil, 25mil 15 mil,18mil 8mil 最小内径不能小于 8 mil 过孔能大就大，电流流通良好，寄生电容，电感小.电源和地 的过孔应稍大些。 D 线宽：一般信号 8mil,电源线尽量宽：15-30mil 7。布线 注：如果是多层板且用到了电源层并有多个电源，则应该进行电源分割。 选择 place---&Split Plane 可以从电源层上分出一小块来 布线时各种现有不同的优先级，级别高的优先考虑，走线完成后也要注意其它信号 线对高级别线的影响。一般是：时钟线和差分信号〉易受干扰的信号线〉一般信号线〉电源 和地线。 8 DRC 检查（Design Rules Check) 9。覆铜，覆铜后，应该尽量打些过孔让 top 层和 bottom 层的地充分接触，覆铜的参数 具体设置参考图 a 注：覆铜之前应该将间距临时改为 15mil-20mil， 覆完之后，再改回来 10.发 PCB 文件给厂家制板：注明：板厚，块数，全工艺,生产地址：在深圳还是宝鸡做 一般是 1.6mm-2.0mm,特大型板 2mm,系统背板 3.0mm-4.0mm 射频用微带板板厚一般 0.8mm-1.0mm 11。整理打印各种文档：装配图可以打印 overlayer 丝印层。多层板叠层增加的方法：中间信号层 midlayer 电源，地层 internal planeDesign---&Layer Stack Management 元器件在布局时应该考虑的因素： 布线因素：去藕电容应该尽量靠近器件的管脚，减少电容引线的分布参数 功能模块分区：电路应该按照一定的功能，类型及连接关系分区：模拟和数字分开，高 频和低频分开，大功率和小信号分开，避免互相干扰。 特殊元器件要求：高频晶振下面不要出现信号线，电源单独走，周围布地，抗干扰。 BGA 封装的器件周围 2mm 内不能出现任何元器件和过孔，便于焊接 布线的一些注意事项：想到哪写到哪： ） 1。相邻两层的走线尽量垂直，如两层板 top 层是 X 方向，Bottom layer 就应该是 y 方向，层间信号线垂直的时候电磁干扰最小，而且每一层布线沿着一个方向，可布线的 面积最大，不要拐来拐去，这样就会封住布线的路，没有出口，使得其它的信号线无法走。 布线要灵活，应尽量遵循这个原则，但不必严格遵循这个原则。 2。走线拐弯的时候走 45 度角、钝角或圆角弧，不能有直角和锐角。 3。元件连接的过程中，过孔尽量少用，即一根线的层间交替要少。 4。引线越短越好：分布电容分布电感小，对高频电路更应如此 5。平行走线的背面尽量不大面积的地来减少干扰。 6。时钟信号，高速模拟信号，微小模拟信号应在信号线外围加上保护的地线，将要保 护的信号线夹在中间。减少平行信号间串扰。这种方法称为地线隔离。 7。去藕电容要尽量接近器件的管脚。 8。信号线不能走成环，就连地线也不行，否则产生的干扰很大 9。电源线到器件时应该梅花形走线。ARM 和外围器件应该分别走电源线 10。模拟地数字地等接往公共地线时要使用高频扼流环：高频扼流环--中心孔串有导线 的高频铁氧体磁珠 具体细节：高频扼流圈在原理图中一般不予表达，由此形成的网表中就不包含 这类元件， 布线时就会因此忽略它的存在。 对这种情况， 一般在原理图中把它当作电感， 在 PCB 元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线的汇合 点的合适位置上。 11。高速信号线要避免分枝和树桩（Stub),应采用菊花链（Daisy Chain)布线 和星形（Star)布线 这是两种基本的布线拓扑。 Daisy chain：布线从驱动端开始依次到达各接收端。如果使用串联电阻改变 信号特性，应该把串联电阻紧靠驱动端。菊花链布线的分支长度 要尽可能小。例如：高速 TTL 电路中的分支长度应小于 3.8cm 优点：控制走线的高次谐波干扰效果最好，占用布线空间小 缺点：布通率低。不同信号接收端信号的接收是不同步的(对高速信号 来说） 星形布线：不先从驱动端开始，平行到达各接收端。如果使用串联电 阻来改变信号特性，应紧靠接受端。 优点：可有效避免时钟信号的不同步问题。 12。画 PCB 元件封装库的时候，元器件的引脚焊盘长度应该大于引脚实际长度，一般 长一倍。 但是焊盘间距一定要严格等于 datasheet 中标明的引脚间距，否则会对不齐，焊不上 13。ARM 和外设的电源布线要分开，不能串在一起。 过孔尽量大，电流流通性好。寄生电容电感小
Protell常用元器件的PCB封装以及PCB布线规则―汇集和整理大量word文档,专业文献,应用文书,考试资料,教学教材,办公文档,教程攻略,文档搜索下载下载,拥有海量中文文档库,关注高价值的实用信息,我们一直在努力,争取提供更多下载资源。