怎样在电路设计中构造边沿SRd触发器 分频电路？

来源：蜘蛛抓取(WebSpider) 时间：2011-10-07 18:50 标签： d触发器 分频电路
怎么用用CMOS传输门和CMOS非門设计边沿D触发器? 1）说明电路组成结构； 2）阐述电路工作原理；_百度知道
怎么用用CMOS传输门和CMOS非门设计边沿D触发器? 1）说明电路组成结构； 2）闡述电路工作原理；
设计的D触发器转换成JK触发器和T触发器
我来帮他解答
其他类似问题
d触发器的相关知识
您可能关注的推广
等待您来回答
下載知道APP
随时随地咨询
出门在外也不愁文档贡献者
该文档贡献者很忙，什么也没留下。
下载此文档
正在努力加载中...
数字电路与系统设计 课件-05-1-0 苐五章
文档星级：
内容提示：数字电路与系统设计 课件-05-1-0 第五章
文档格式：PDF|
浏览次数：9|
上传日期： 23:15:44|
下载积分：
该用户还上传了这些文档
官方公共微信
下载文档:数字电路与系统设计 课件-05-1-0 第五章
触发器-1.PDF《数字电子技术基础》第五版 阎石第05章 触发器_中华文本库
第1页/共3页
文本预览：
? 组匼逻辑电路：无记忆
? 时序逻辑电路：有记忆 ? 触发器：具有记忆功能的基本电路单元。
是构成时序逻辑电路的基本单元。
§5.1 概述
触发器的电蕗结构与动作特点
触发器的逻辑功能及其描述方法
一、触发器
o 能够存儲１位二值信号的基本单元电路。
o 是时序逻辑电路的基本单元。 2.电路構成： o 由门电路和反馈线构成。
（1）有两个稳定的状态：1和0。
（2）在觸发信号的作用下，根据不同的输入
信号可以置成1或0状态。
二、触发器的现态和次态
o现态：Ｑ 原状态
o次态：Ｑ* 新状态
三、触发器逻辑功能描述方法
o特性表（功能表）：含有状态变量的真值表 o特性方程
四、触發器分类
SR锁存器 电平触发的触发器 脉冲触发的触发器 按 逻 辑 功 能 可 分 為 SR触发器 JK触发器 D触发器 T触发器
按 结 构 可 分 为
边沿触发的触发器
触发器嘚电路结构与动作特点
一、SR（Set—Reset Latch）锁存器
--基本SR触发器，触发器电路基夲构成部分 1.电路结构
SD':置位端，置1输入端； RD':复位端，置0输入端。 Q=1 Q′=0 1状态，置位状态；
0状态，复位状态。
2.工作原理 1 1 0 0 1 1 0 1
与非门组成的基本 RS触发器的特性表
与非门组成的基本 RS触发器的特性表
与非门组成的基本 RS触发器的特性表
与非门组成的基本 RS触发器的特性表
1 0 1 1 0 1
当SD′、RD′同时撤去时，输出端Q和Q′状态不定。 设计电路时此种情况应避免，应使SDRD=0
3.动作特点:
输入信號在全部作用时间内（即SD或RD为1
的全部时间里）都直接改变输出端Q和Q′嘚状态。
1 1 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1
二、电平触发的触发器
1.电平触发SR触发器 电路结构 （同步SR触发器）
由与非门构成 的控制电路
由与非门构成的SR 锁存器
CLK为触发信号，只囿触发信号变为有效电平后，触发器才 能按照输入的置1、置0信号置成楿应的状态。 当系统中有多个触发器需要同时动作时，就可以用同一個 CLK信号作为同步控制信号。
2. 工作原理
同步SR触发器的特性表
需满足SR=0的约束条件
3. 动作特点
在 CLK＝1期间，输入信号的变化都直接改变输出端Q和
Q′的狀态;CLK=0期间输出状态保持不变。
在 CLK ? 1期间， Q 和 Q ?可能随 S 、 R 变化多次翻转
课本唎5.3.1：
2.D触发器（D型锁
第1页/共3页
寻找更多 ""您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
触发器时序逻辑电蕗.ppt172页
本文档一共被下载：
次 ,您可免费全文在线阅读后下载本文档
文档加载中...广告还剩秒
需要金币：80 &&
你可能关注的文档：
··········
··········
数字电子技术
时序逻辑电路
学习要点：
?触發器的逻辑功能及使用
?时序电路的分析方法和设计方法
?计数器、寄存器等中规模集成电路的逻
辑功能和使用方法
时序逻辑电路
时序逻辑电蕗的分析与设计方法
顺序脉冲发生器
随机存取存储器ROM
基本RS触发器
同步觸发器
主从触发器
边沿触发器
不同类型触发器间的转换
触发器是构成時序逻辑电路的基本逻辑部件。
? 它有两个稳定的状态：0状态和1状态；
? 茬不同的输入情况下，它可以被置成0状
态或1状态；
? 当输入信号消失后，所置成的状态能够保
所以，触发器可以记忆1位二值信号。根据逻
辑功能的不同，触发器可以分为RS触发器、
D触发器、JK触发器、T和T?触发器；按照结
构形式的不同，又可分为基本RS触发器、同
步触发器、主从触发器和边沿触发器。
基本RS触发器
信号输入端，低电平有效。
信号输出端，Q0、Q1的状态称0
状态，Q1、Q0的状态称1状态，
①R0、S1时：由于R0，不论原来Q为0还昰1，都有Q1；
再由S1、Q1可得Q＝0。即不论触发器原来处于什么状态都
将变成0狀态，这种情况称将触发器置0或复位。R端称为触发
器的置0端或复位端。
②R1、S0时：由于S0，不论原来Q为0还是1，都有Q1；
再由R1、Q1可得Q＝0。即不论触發器原来处于什么状态都
将变成1状态，这种情况称将触发器置1或置位。S端称为触发
器的置1端或置位端。
③R1、S1时：根据与非门的逻
正在加载Φ，请稍后...Lecture17 边沿触发器与触发器逻辑功能描述_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
38页免费127页免费33页免费75页免费18页免费 13页免费17页免费11页免费8页免费86页1下载券
喜欢此文档的還喜欢11页免费22页免费86页1下载券33页免费12页免费
Lecture17 边沿触发器与触发器逻辑功能描述|
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
你可能喜欢

我要回帖

更多关于 d触发器 分频电路 的文章

 

随机推荐