电路与硬件（4）
现在但凡打开SoC原厂的PCB Layout Guide，都会提及到高速信号的走线的拐角角度问题，都会说高速信号不要以直角走线，要以45度角走线，并且会说走圆弧会比45度拐角更好。狮屎是不是这样？PCB走线角度该怎样设置，是走45度好还是走圆弧好？90度直角走线到底行不行？这是老wu经常看见广大 PCB Layout 拉线菌热议的话题。
大家开始纠结于pcb走线的拐角角度，也就是近十几二十年的事情。上世纪九十年代初，PC界的霸主Intel主导定制了PCI总线技术（当时的老wu很感谢Intel发布了PCI接口，正是有了PCI总线接口的带宽提升，包括后来的AGP总线接口，才诞生了像 3DFX VOODOO 巫毒这样的显卡，老wu在当时也第一次体验到了古墓丽影 劳拉 的风采，还有暴爽的极品飞车2、经典的雷神之锤等等，回想起来，正是有了3D游戏等多媒体应用的市场需求，才促进了PC的技术的发展，包括后来的互联网及智能手机的普及。）似乎从PCI接口开始，我们开始进入了一个“高速”系统设计的时代，20世纪90年代以后，正是有了一帮类似老wu这样的玩家对3D性能的渴望，使得相应的电子设计和芯片制造技术能够按照摩尔定律往前发展，由于IC制程的工艺不断提高，IC的晶体管开关速度也越来越快，各种总线的时钟频率也越来越快，信号完整性问题也在不断的引起大家的研究和重视。比如现在人们对4K高清家庭影音视频的需求，HDMI2.0传输标准速率已经达到了
18Gbps ！！！
在老wu诞生之前，pcb拉线菌应该还是比较单纯的同学，把线路拉通，撸顺，整洁美观即可，不用去关注各种信号完整性问题。比如下图所示的 HP 经典的 HP3456A 六位半万用表的电路板所示，大量的90°角走线。
高速信号线拐一下90°真的会怀孕？狮屎是不是这样的？老wu这里以自己肤浅的撸线姿势，跟大家探讨一下关于高频/高速信号的走线拐角角度问题。我们从锐角到直角、钝角、圆弧一直到任意角度走线，看看各种走线拐角角度的优缺点。
PCB 能不能以锐角走线
PCB能不能以锐角走线，答案是否定的，先不管以锐角走线会不会对高速信号传输线造成负面影响，单从PCB DFM方面，就应该避免出现锐角走线的情形。
因为在PCB导线相交形成锐角处，会造成一种叫酸角“acid traps”的问题，啥？酸豆角？好吧，老wu挺喜欢酸豆角拌面，但是这里的pcb上的酸角却是个令人讨厌的东西。在pcb制板过程中，在pcb线路蚀刻环节，在“acid traps”处会造成pcb线路腐蚀过度，带来pcb线路虚断的问题。虽然，我们可以借助CAM 350 进行DFF Audit自动检测出“acid traps”潜在问题，避免在PCB在制造产生时产生加工瓶颈，如果PCB板厂工艺人员检测到有酸角(acid trap)存在，他们将简单地贴一块铜到这个缝隙中，好吧，老wu觉得，很多板厂的工程人员他们其实并不懂layout的，他们只是从PCB工程加工的角度进行了修复酸角(acid
trap)的问题，但这种修复会不会带来进一步的信号完整性问题便不得而知了，所以我们在layout是就应该从源头去尽量避免产生酸角(acid trap)。
怎样避免拉线时出现锐角，造成acid trap DFM 问题？现代的EDA设计软件(如Cadence Allegro、Altium Designer等)都带有了完善的Layout走线选项，我们在layout走线是，灵活运用这些辅助选项，可以极大的避免我们在layout时产生产生“acid trap”现象
焊盘的出线角度设置 避免导线与焊盘形成锐角角度的夹角
利用 Cadence Allegro 的 Enhanced Pad Entry 功能能够让我们在layout时尽可能的避免导线与焊盘在出线时形成夹角，避免造成“acid traps”DFM问题。
避免两条导线交叉形成锐角夹角
灵活应用 Cadence Allegro 布线时切换 ” toggle “ 选项，可以避免导线拉出T型分支时形成锐角夹角，避免造成“acid traps”DFM问题。
Cadence Allegro 避免走线出现acid trap操作技巧视频
pcb layout能不能以90°走线
高频高速信号传输线应避免以90°的拐角走线，是各种PCB Design Guide中极力要求的，因为高频高速信号传输线需要保持特性阻抗一致，而采用90°拐角走线，在传输线拐角处，会改变线宽，90°拐角处线宽约为正常线宽的 1.414倍，由于线宽改变了，就会造成信号的反射，同时，拐角处的额外寄生电容也会对信号的传输造成时延影响。
当然，当信号沿着均匀互连线传播时，不会产生反射和传输信号的失真，如果均匀互连线上有一个90°拐角会，则会在拐角处造成pcb传输线宽的变化，根据相关电磁理论计算得出，这肯定会带来信号的反射影响。
理论上是这样，老wu催牛逼时也会列举各种理论，但理论终究是理论，实际情况90°拐角对高速信号传输线造成的影响是否是举足轻重的呢？打个比方，比如王失聪同学（这里的王同学纯属老wu为了剧情需要虚构出来的，肯定没有哪位亲生父亲会为自己的儿子取这样的名字吧，如有雷同，纯属荣幸，O(∩_∩)O~）带着他们家的二哈和女票去打火锅，看到路边掉了一百块钱，你说他捡还是不捡？捡起这一百块，理论上会使得王失聪的个人财富又增长了一百块，但是对于随便找个女票啪啪啪刷卡买豪车如买白菜的王同学来说，可以完全无视，而对于老wu来说，这可是巨款呐，我一般都会冲过去假装系鞋带的…
所以，90°拐角对高速信号传输线会有负面影响，理论上是一定的，但是这种影响是不是致命的？90°拐角对于高速数字信号和高频微波信号传输线的影响是不是一样的？
根据 这篇论文《right angle corners on printed circuit board traces,time and frequency domain analysis》和 Howard Johnson 的这篇文章《Who’s Afraid of the Big Bad Bend?》及 Eric Bogatin 的著作 《信号完整性与电源完整性分析(第二版) 》第八章的内容，我们可以得出以下结论：
对于高速数字信号来说，90°拐角对高速信号传输线会造成一定的影响，对于我们现在高密高速pcb来说，一般走线宽度为4-5mil，一个90°拐角的电容量大约为10fF，经测算，此电容引起的时延累加大约为0.25ps，所以，5mil线宽的导线上的90°拐角并不会对现在的高速数字信号（100-psec上升沿时间）造成很大影响。
而对于高频信号传输线来说，为了避免集肤效应（Skin effect）造成的信号损坏，通常会采用宽一点的信号传输线，例如50Ω阻抗，100mil线宽，这90°拐角处的线宽约为141mil，寄生电容造成的信号延时大约为25ps，此时，90°拐角将会造成非常严重的影响。同时，微波传输线总是希望能尽量降低信号的损耗，90°拐角处的阻抗不连续和而外的寄生电容会引起高频信号的相位和振幅误差、输入与输出的失配,以及可能存在的寄生耦合,进而导致电路性能的恶化,影响 PCB 电路信号的传输特性。
关于90°信号走线，老wu自己的观点是，尽量避免以90°走线，纳尼？前面不是说90°拐角对高速数字信号的影响可以忽略吗？当然，前面写的那些是为了凑字数的，O(∩_∩)O~，单个90°拐角对高速数字传输线所带来的信号质量影响，相对于导线与参考平面高度的偏差，导线自身蚀刻过程中线宽线距均匀性的变化偏差，板材介电常数对频率信号的变化，甚至过孔寄生参数所带来的影响都要比90°拐角所带来的问题大得多。但是如今的高速数字电路传输线总避免不了要绕等长的，十几二十个拐角叠加起来，这90°拐角所累计叠加起来的影响造成的信号上升延时将变得不可忽略。高速信号总是沿着阻抗最小的路径传输，以90°拐角绕等长，最终的实际信号传输路径会比原来的要略短一些。
而且现在的高速数字信号传输速率正在变得越来越高，目前的HDMI2.0标准，传输带宽速率已经达到了18Gbps，90°拐角走线将不再符合要求，而且现在都21世纪了，现在的EDA软件即便是那些免费使用的，对45°走线都已经支持的很好了。
同时，以90°拐角走线，以工程美学来说，也不太符合人们的审美观。所以，对于现在的layout来说，不论你是不是走的高频/高速信号线，我们都要尽量避免以90°拐角进行走线，除非有特殊的要求。对于大电流走线，有时我们会以铺铜铜皮替换走线的方式布线，在铺铜的拐角处，也需要以两个45°拐角替换90°拐角，这样不仅美观，而且不会存在EMI隐患。
以45°走线
除了射频信号和其他有特殊要求的信号，我们PCB上的走线应该优选以45°走线。要注意一点的是，45°角走线绕等长时，拐角处的走线长度要至少为1.5倍线宽，绕等长的线与线之间的间距要至少4倍线宽的距离。由于高速信号线总是沿着阻抗最低的路径传输，如果绕等长的线间距太近，由于线间的寄生电容，高速信号走了捷径，就会出现等长不准的情况。现代的EDA软件的绕线规则都可以很方便的设置相关的绕线规则。
以 arc 弧形走线
如果不是技术规范明确要求要以弧形走线，或者是rf微波传输线，老wu个人觉得，没有必要去走弧形线，因为高速高密度pcb的layout，大量的弧形线后期修线非常麻烦，而且大量的弧形走线也比较费空间。
对于类似USB3.1或HDMI2.0这样的高速差分信号，老wu认为还是可以走下圆弧线装下逼的，O(∩_∩)O~
当然，对于RF微波信号传输线，还是优先走圆弧线，甚至是要走“采用 45° 外斜切”线走线
下图为射频信号传输线圆弧走线与45度角走线发射功率实测的对比结果，狮屎可以证明，高频信号圆弧走线的确由于45°角走线。
以任意角度走线
随着4G/5G无线通讯技术的发展和电子产品的不断升级换代，目前PCB数据接口传输速率已高达10Gbps或25Gbps以上，且信号传输速率还在不断的朝着高速化方向发展。随着信号传输的高速化、高频化发展，对PCB阻抗控制和信号完整性提出了更高的要求。对于PCB板上传输的数字信号来说，电子工业界应用的包括FR4在内的许多电介质材料，在低速低频传输时一直被认为是均匀的。但当系统总线上电子信号速率达到Gbps级别时，这种均匀性假设不再成立，此时交织在环氧树脂基材中的玻璃纤维束之间的间隙引起的介质层相对介电常数的局部变化将不可忽视，介电常数的局部扰动将使线路的时延和特征阻抗与空间相关，从而影响高速信号的传输。基于FR4测试基板的测试数据表明，由于微带线与玻纤束相对位置差异，导致测量所得的传输线有效介电常数波动较大，最大、最小值之差最大可以达到△εr=0.4。尽管这些空间扰动看上去较小，它会严重影响数据速度为5-10Gbps的差分传输线。
在一些高速设计项目中，为了应对玻纤效应对高速信号的影响，我们可以采用zig-zag routing布线技术以减缓玻纤效应的影响。
Cadence Allegro PCB Editor 16.6-2015 及后续版本带来了对zig-zag布线模式的支持。
在 Cadence Allegro PCB Editor 16.6-2015 菜单中选择”Route -& Unsupported Prototype -& Fiber Weave Effect” 打开zig-zag routing功能。
岁月是把杀猪刀
正如二十年前我们pcb layout不用关注是否要走弧形线，不用担心pcb板材玻璃纤维对高速信号的影响一样。可能二十年后您再看这篇文字，会觉得老wu说的观点相当的out…
所以，不存在一成不变的pcb layout规则，随着pcb制造工艺的提升和数据传输速率的提高，有可能现在正确的规则在将来将变得不再适用。所以最为一枚合格的拉线菌，一定要与时俱进，掌握产业技术方向的发展，才能不被大浪淘沙所淘汰。
用微信&OR&支付宝&扫描二维码
为老wu&打个赏
金额随意 快来“打”我呀 老wu要买六味地黄丸补补~～
原创文章，转载请注明：&转载自&&http://www./
本文链接地址:&&http://www./pcb-zou-xian-jiao-du-xuan-zhe-pcb-layout-tiao-keng-zhi-nan/
参考知识库
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：268次
排名：千里之外君，已阅读到文档的结尾了呢~~
cadence16.3、pads9.5实验讲义
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
cadence16.3、pads9.5实验讲义
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口EDA软件使用经验与心得----Cadence Allegro软件篇
EDA软件使用经验与心得----Cadence Allegro软件篇
Allegro应用简介
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& -------网友Dzkcool整理
一.零件建立
在Allegro 中, Symbol 有五种, 它们分别是Package Symbol 、Mechanical Symbol、Format Symbol、Shape Symbol、Flash Symbol。每种Symbol 均有一个Symbol Drawing File(符号绘图文件), 后缀名均为*.dra。此绘图文件只供编辑用, 不能给Allegro 数据库调用。Allegro 能调用的Symbol 如下:
1、Package Symbol
一般元件的封装符号, 后缀名为*.psm。PCB 中所有元件像电阻、电容、电感、IC 等的封装类型即为Package Symbol。
2、Mechanical Symbol
由板外框及螺丝孔所组成的机构符号, 后缀名为*.bsm。有时我们设计PCB 的外框及螺丝孔位置都是一样的, 比如显卡, 电脑主板, 每次设计PCB时要画一次板外框及确定螺丝孔位置, 显得较麻烦。这时我们可以将PCB的外框及螺丝孔建成一个Mechanical Symbol, 在设计PCB 时, 将此Mechanical Symbol 调出即可。
3、Format Symbol
由图框和说明所组成的元件符号, 后缀名为*.osm。比较少用。
4、Shape Symbol
供建立特殊形状的焊盘用, 后缀为*.ssm。像显卡上金手指封装的焊盘即为一个不规则形状的焊盘, 在建立此焊盘时要先将不规则形状焊盘的形状建成一个Shape Symbol, 然后在建立焊盘中调用此Shape Symbol。
5、Flash Symbol
焊盘连接铜皮导通符号, 后缀名为*.fsm。在PCB 设计中, 焊盘与其周围的铜皮相连, 可以全包含, 也可以采用梅花辨的形式连接, 我们可以将此梅花辨建成一个Flash Symbol, 在建立焊盘时调用此Flash Symbol。
其中应用最多的就是Package symbol即是有电气特性的零件,而PAD是Package symbol构成的基础.
Ⅰ 建立PAD
&& 启动Padstack Designer来制作一个PAD,PAD按类型分分为:
1. Through,贯穿的;
2. Blind/Buried,盲孔/埋孔;
3. Single,单面的.
&& 按电镀分:
&& 1.Plated,电镀的;
&& 2.Non-Plated,非电镀的.
&& a.在Parameters选项卡中, Size值为钻孔大小;Drill symbol中Figure为钻孔标记形状,Charater为钻孔标记符号,Width为钻孔标记得宽度大小,Height为钻孔标记得高度大小;
&& b.Layers选项卡中,Begin Layer为起始层,Default Internal为默认内层,End Layer为结束层,SolderMask_Top为顶层阻焊, ,SolderMask_Bottom为底层阻焊PasteMask_Top为顶层助焊, PasteMask_Bottom为底层助焊;Regular Pad为正常焊盘大小值,Thermal Relief为热焊盘大小值,Anti Pad为隔离大小值.
Ⅱ 建立Symbol
1.启动Allegro,新建一个Package Symbol,在Drawing Type中选Package Symbol,在Drawing Name中输入文件名,OK.
&& 2.计算好坐标,执行LayoutàPIN,在Option面板中的Padstack中找到或输入你的PAD,Qty代表将要放置的数量,Spacing代表各个Pin之间的间距,Order则是方向Right为从左到右,Left为从右到左,Down为从上到下,Up为从下到上;Rotation是Pin要旋转的角度,Pin#为当前的Pin脚编号,Text block为文字号数;
&& 3.放好Pin以后再画零件的外框AddàLine,Option面板中的Active Class and Subclass分别为Package Geometry和Silkscreen_Top,Line lock为画出的线的类型:Line直线;Arc弧线;后面的是画出的角度;Line width为线宽.
&& 4.再画出零件实体大小AddàShapeàSolid Fill, Option面板中的Active Class and Subclass分别为Package Geometry和Place_Bound_Top,按照零件大小画出一个封闭的框,再填充之ShapeàFill.
&& 5.生成零件Create Symbol,保存之!!!
Ⅲ 编写Device
&& 若你从orCad中直接生成PCB的话就无需编写这个文件,这个文件主要是用来描述零件的一些属性,比如PIN的个数,封装类型,定义功能等等!以下是一个实例,可以参考进行编写:
(DEVICE FILE: F00 - used for device: 'F00')
PACKAGE SOP14 ü 对应封装名,应与symbol相一致
CLASS IC ü 指定封装形式
PINCOUNT 14 ü PIN的个数
PINORDER F00 A B Y ü 定義Pin Name
PINUSE F00 IN IN OUT ü 定義Pin 之形式
PINSWAP F00 A B ü 定義可Swap 之Pin
FUNCTION G1 F00 1 2 3 ü 定義可Swap 之功能(Gate) Pin
FUNCTION G2 F00 4 5 6 ü 定義可Swap 之功能(Gate) Pin
FUNCTION G3 F00 9 10 8 ü 定義可Swap 之功能(Gate) Pin
FUNCTION G4 F00 12 13 11 ü 定義可Swap 之功能(Gate) Pin
POWER VCC; 14 ü 定義電源Pin 及名稱
GROUND GND; 7 ü 定義Ground Pin 及名稱
二.生成网表
以orCad生成网表为例:
在项目管理器下选取所要建立网络表的电路图系■Tools&&Create Netlist…■或按这个图标:
有两种方式生成网表：◆按value值(For Allegro).◆按Device 值(For Allegro)
◆按value值建立网络表1.编辑元件的封装形式在Allegro元件库中value形式为“!0_1uf__bot_!”，在ORCAD元件属性中已有相应value项“0.1uf (bot)”。 可以使用以下方法编辑元件 value值：1）编辑单个元件2）编辑单页电路图中所有元件3）编辑所有元件2、修改Create Netlist中的参数在Other栏中的Formatters中选择telesis.dll.将PCB Footprint中的{PCB Footprint}改为{value}。保存路径中的文件后缀名使用.txt,如下图所示 此主题相关图片如下：
◆按Device值建立网络表1.编辑元件的封装形式在Allegro元件库中Device Name形式为“! smd_cap_0603!”，在RCAD元件属性的Device项中并没有相应项。因此须新建该项。建立的过程可以使用下面的方法:1)直接双击元件编辑元件的属性 此主题相关图片如下：32CB2)
三. 导入网表
& Ⅰ. 网表转化
&&&&& 在调入前,应该将要增加的定位孔和定位光标以及安装孔加到网表中,定位孔用M*表示,定位光标用I*表示
&Ⅱ . 进入Allegro,File/Import/Logic调入网表,若显示"0 errs,0 warnings"则表示没有错误,可以进行下一步,否则,应用File/Viewlog 查看原因,根据提示要求电路设计者修改原理图或自己在元器件库中加新器件.&
Ⅰ设置绘图尺寸,画板框,标注尺寸,添加定位孔,给板框导角
& 1. 设置绘图尺寸:SetupàDrawing Size
&2. 画板框:Class: BOARD GEOMETRY& Subclass:& OUTLINE
&&&&& AddàLine& 用 "X 横坐标&纵坐标" 的形式来定位画线
& 3.画Route Keepin:SetupàAreasàRoute Keepin
&&&&&& 用 "X 横坐标&纵坐标" 的形式来定位画线
& 4.导角: 导圆角&& Edità Fillet& 目前工艺要求是圆角 或在右上角空白部分点击鼠标右键à选Design Prepà选Draft Fillet小图标
&&& 导斜角EditàChamfer 或 在右上角空白部分惦记点击鼠标右键à选Design Prepà选Draft Fillet 小图标
&&&&&& 最好在画板框时就将角倒好,用绝对坐标控制画板框,ROUTE &&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&& KEEPIN,ANTIETCH,ANTIETCH可以只画一层,然后用EDIT/COPY,而后&&&&&&&&& EDIT/CHANGE编辑至所需层即可.
& 5. 标注尺寸: 在右上角空白部分惦记点击鼠标右键à选Drafting
&&&&& Class: BOARD GEOMETRY& Subclass:& Dimension
&&&&& 圆导角要标注导角半径.在右上角点击右键à选Drafting,会出现有关标注的各种小图标
&&&&&& &&ManufactureàDimension/DraftàParameters...à进入Dimension Text设置
&&&& &在标注尺寸时,为了选取两个点,应该将Find中有关项关闭,否则测量的&&&&&&&&&&& 会是选取的线段
&&&&&&&&&&&&& 注:不能形成封闭尺寸标注
6.加光标定位孔:PlaceàBy SymbolàPackage,如果两面都有贴装器件,则应在正反两面都加光标定位孔,在在库中名字为ID-BOARD.如果是反面则要镜像.
&&&&&& EditàMirror
&&&&&& 定位光标中心距板边要大于 8mm.
7. 添加安装孔:PlaceàBy SymbolàPackage,工艺要求安装孔为3mm.在库中名字为HOLE125
& 8.设置安装孔属性:ToolsàPADSTACKàModify
&&&&& & 若安装孔为椭圆形状,因为在印制板设计时只有焊盘可以设成椭圆,而钻孔只可能设成圆形,需要另外加标注将其扩成椭圆,应在尺寸标注时标出其长与宽.&&&& 应设成外径和Drill同大,且Drill 不金属化
&&9. 固定安装孔:EditàPropertyà选择目标à选择属性FixedàApplyàOK
Ⅱ&设置层数
&&&&& SetupàCross-Section...
Ⅲ& 设置显示颜色
&&& DisplayàColour/Visibility
&&& 可以把当前的显示存成文件:ViewàImage Save,以后可以通过ViewàImage Restore调入,生成的文件以view为后缀,且此文件应该和PCB文件存在同一目录下。
Ⅳ&设置绘图参数
&&& SetupàDrawing Options
&&& Display中的Thermal Pads和Filled Pads and Cline Endcaps应该打开
Ⅴ&设置布线规则
&&& SetupàConstraints...&& Set Standard Values...设置Line Width ,Default Via
&& Spacing Rules SetàSet Values...设置Pin to Pin ,Line to Pin,Line to Line等值
五.& 调入元件
&&& 1& &给元件赋属性:EditàPropertiesà进入Find设置àFind By Name选择Comp(or Pin)àMoreà选择AllàApplyà选择Placement-tag自动放置属性àApplyàOK
&&& 2&& 画元件放置区:SetupàAreasàPackage Keepinà画一方框作为元件放入区à右键,DoneàPlaceàAutoplaceàTop Gridsà50,OKà50,OKà点击所画方框
&&& 3&& 自动放置器件：PlaceàAutoplaceàDesign
&&& 4& &移动元件的设置：在移动状态下，可以设置Options类中的Point
&&&&&& &&&& Sym Origin,:以器件原点
&&&&&& &&&& Body Center:以器件中心
&&&&&& &&&& User Pick:以选取点
&&&&&& &&&& Sym Pin#:以元件某一管脚。
六.&元件布局
&&& 布局时,应根据原理图,将同一模块的器件放到一起,而后再根据连接长度最短的原则将同一模块内的器件摆至最短且最美观为止.再根据鼠线和整块板子的信号流动方向进行布局.
在Allegro中布局之时，BGA须以25倍（针对Pin间距为50mil而言）的栅格布局。
&&&&&& 注意:&&&& 1.BGA周围5mm内无其他器件
&&&&&&&&&&&&& && 2.压接件周围5mm内无其他器件
&&&&&&&&&&&&& && 3.有极性插装件X,Y方向尽量一致
&&&&&&&&&&&&& && 4.板边5mm为禁布区
七. 电源地层分割
&&& 1.画ROUTE KEEPIN:
&&&&&&& SetupàAreaàRoute Keepinà在右边Options下,设置成Route Keepin,Allà画框
&&&&&&& 应注意此步不能缺少,否则后面无法赋电源地网络.
&& 2.画分割线
&&&&&&& 将同一层中要分割的不同网络用不同颜色高亮
&&&&&&& Add àLineà在右边Options下,设置成Antietch,以及要分割的层à画线将不同网络分割开
& 3. 给电源地层的网络赋属性
&&&& 例如:将VCC,VDD,GND分配到电源地层.
&&&& EditàPropertiesà从右侧Find中选Net,Moreà将VCC,VDD,GND选中à Applyà赋予No Rats,Route to Shape属性à结束Edit Property编辑状态.
&4.& 将网络分配到相应区域:
&& &&EditàSplit PlaneàSet Parameter(一切都OK)
&& &&EditàSplit PlaneàCreat
十. 打电源地
&& 进入SPECCTRA
&& 1.选择打电源地过孔类型,SelectàVias For RoutingàBy list...à选择所需类型,Apply
&& 2.Autorouteà Setup... àSet Wire Grid...àX Grid和Y Grid 都设为0.1àApplyàOK
&&&&&& AutorouteàSetup... àSet Wire Grid...àX Grid和Y Grid 都设为0.1
&& 3.AutorouteàPre Route...àFanout...à只选Power netsà插入àOK
十一.& 走线
&&& 1.&&& 改变当前缺省走线过孔,SetupàConstraintsàPhysical Rule SetàCurrent Via List中的排在第一位的过孔类型就是当前缺省的过孔类型,将其删除,则原来排在第二未的过孔类型就变成了缺省.只需再加上删除的过孔类型,则其将排在最后.
&&& 2.&&& 在Allegro中,RouteàConnect则会在右侧出现走线的各种条件设置,包括线宽和过孔 类型.在最下面有两个选项,Snap to Connect Point,Replace Etch,前者一般不选,否则有可能走不出想要走出的形状,后者应该选中.
&& 3. &&&&有时走完线后发现报告冲突,说Line to& SMD违反contraints,而此line& 和SMD属于同一个网络,此时应该将 SetupàContraints...àSpacing Rule SetàSet Value...àSame Net Drc设置成off
&&&&&& &&&&&& 注:1.板边3mm不准走线
& 4 &&&在Allegro中拷贝同时拷贝多条相同走线的方法
&&&&&&&&&&&&& && 要想同时拷贝多条线,必须要保证元器件之间距离严格匹配,不能存在一点偏& 差,因为在Allegro中可以存在孤岛式的走线,所以如果不匹配,仍可以把线拷贝上,但会认为是并未连接上,只把其作为单独一条线.
&&&&&& 用information获得两组相同布局中相同位置管脚的坐标,例:已布线部分中管脚&&&& 1坐标为(x1,y1),未布线部分中相同管脚坐标为(x2,y2)
&&&&&& 选择Copy状态à点击鼠标右键à选Temp Groupà用鼠标选中所有将要拷贝的线à点击鼠标右键à选Compeleteà键入x x1,y1设置拷贝原点à键入x x2,y2将线拷贝至所需位置à点击鼠标右键à选Done
十二. 调整冲突
十四. 检查修改
&&&&同时，有一部分错误是可以忽略的，要仔细加以区分，最好只显示布线层的错误 (一) ToolsàReports...à选取Summary Drawing ReportàRunà查看Connection Statistics中内容,最终目标:Already Connected与Connections相等,Missing Connections等于0,Dangling Connections等于0,Connections 等于100%.
&& 1.&& 若Already Connected小于Connections,说明存在半截线,此时应将所有赋了No Rats属性的网络都取消该属性(EditàProperties...)àDisplayàColout/Visibilityà在Global&&&&&&&&&&&&& Visibility中选取All Invisibleà设置Group/Display中的Ratnest颜色为显眼的颜色à
&&&&& 观察图中飞线的位置,发现后通过右侧的Visibility打开相应层进行修改.
& 2.&&& 若Dangling 不等于0,说明有的走线多出一截,形成了小天线,则应看Log File 文件,FileàFile Viewer...àdangling_lines.logà记下坐标à用X 横坐标 纵坐标定位进行修改.
十五. 调整丝印
&& 设置丝印标准:
&& SetupàText Sizes...可以设置四种标准
&Blk& Width&&&& && Height&&&& Line Space&&& Photo Width& Char Space
&&&&&& && 1&&&&& 48&& && 60&&&&&&&&&& 20&&&&&&&&& 0&&&&&&&&&&& 0&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
2&&&&&& 64&& && 80&&&&&&&&&& 30&&&&&&&&& 0 &&&&&&&&& 0&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
3&&&&&& 120&& 150&&&&&&&& 40&&&&&&&&& 0&&&&&&&&&&& 0&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
4&&&&&& 160&& 200&&&&&&&& 60&&&&&&&&& 0 &&&&&&&&& 20&&
&选Block1 的字体,如果空间足够大,则选Block2的字体,左至右自下至上的原则.
&丝印一定不能上焊盘.
十六. 写标注文字,做光绘
&1.光绘文件命名方式详见PCB设计文件命名表
&&&&&&&&&&&&& &&&&&& ALLEGRO&& &&&&&& 镜象&& &&& &&&&&&&&图纸标注
元件面光绘&& &art1.art&&&&&&&& &&&&no&&&&&& (boardname:)&& artwork top
焊接面光绘&&&art(n).art&&&&&& &&&&yes &&&&&(boardname:)&& artwork bottom
内层布线光绘&art(m).art&&&&&& & &&&no&&&&&& (boardname:)&& artwork layer(m)
地层光绘&& && ground(m).art& &&&no &&&&&&(boardname:)&& ground plane(m)
电源层光绘&& power(m).art& & &&&no&&&&&& &&&(boardname:)&& power plane(m)
元件面丝印&& silkt.art&&& &&&&&&&no& &&&&&(boardname:)&& silkscreen top
焊接面丝印&&silkb.art&& &&&&&&&yes&&&&&& &&&(boardname:) &&silkscreen bottom
元件面阻焊&& soldt.art&&&& &&&&no& &&& &&&(boardname:)&& soldmask top
焊接面阻焊&& soldb.art& & &&&&&&yes&&& &&&(boardname:) &&soldmask bottom
元件面钢网&& pastt.art&&&&&& &&no& &&& &&&(boardname:)&& pastemask top
焊接面钢网&& pastb.art&& &&&&&&& &yes&&&&&& &&& (boardname:)&& pastemask bottom
元件面装配&& adt.art&&&& && &&&&&no&&&&&& &&& (boardname:)&& silkscreen top
焊接面装配&& adb.art&&&&&&&&&& &&&&yes& &&&&&(boardname:)& &silkscreen bottom
钻孔图光绘&& drill.art&&&&&&&&&&& & &&&no& &&&&&&(boardname:)&& drill chart
数控钻孔文件& & &ncdrill.tap
&& 注：以上文件名中(n)表示板的总层数，(m)表示内部某层，如6层板的第二层为layer2,而不是Layer1,(n)和(m)均为两位数.(boardname:)用实际板名替换
2. 可以用FileàImportàSub Drawing...调用以前设计中的标注来进行修改,后缀是clp.
3.光绘文件生成步骤:
& ManufactureàNCàDrill Paremeters...à只有Reapeat codes要选中.
& ManufactureàNCàDrill Legend
& ManufactureàNCàDrill Tape...
&& ManufactureàArtworkàParameterà Suppress项中Leading Zeroes,Equal Coordinates要选中.
&& ManufactureàArtworkàFilm...
&& film中应包括的内容:
&&&&&& Art(m).art&&&&&&&&&&&&&&&&&&& VIA CLASS&& Art(n)
&&&&&&&& &&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&PIN&&&&&&&&&&&&& Art(n)&&&& &&&
&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& ETCH&&&&&&&&&& Art(n)&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&& &&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&& Ground& or power(m).art&&&&&&&& &&&&&&&&&&&&&&&&&&&& ANTIETCH& Pgp(m)
&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&& &&&&&&&&&&&&&&&&&&&VIA CLASS&&&&&& Pgp(m)
&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&& &&&&& &&&&&& PIN&&&&&&& Pgp(m)
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& ETCH&&&&&&&&&& Pgp(m)
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&& SILKT&&&&&&&&& REF DES&&&&& SILKSCREEN_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& PACKAGE GEOMETRYSILKSCREEN_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& SILKSCREEN_TOP
&&&&&&&&&&
&&&&&& SILKB&&&&&&&&& REF DES&&&&& SILKSCREEN_BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& PACKAGE GEOMETRYSILKSCREEN_BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& SILKSCREEN_BOTTOM
&&&&&& SOLDT&&&&&&&& VIA CLASSSOLDERMASK_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& PIN&&&&&&& SOLDERMASK_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& PACKAGE GEOMETRYSOLDERMASK_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& SOLDERMASK_TOP
&&&&&& SOLDB&&&&&&& VIA CLASSSOLDERMASK_BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& PIN&&&&&&& SOLDERMASK_BOTTOM&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&&&& PACKAGE GEOMETRY&&&&&& SOLDERMASK_BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& SOLDERMASK_BOTTOM
&&&&&& DRILL&&&&&&&&&&&&&&&& MANUFACTURINGNCDRILL_LEGEND
&&&&&&&&&&&&&&&&&&&&&&&&&&& MANUFACTURINGNCDRILL_FIGURE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& DIMENSION
&&&&&& ADT&&&&&&&&&&&&&&&&&&& REF DES&&&&& SILKSCREEN_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& PIN&&&&&&& TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& PACKAGE GEOMETRYSILKSCREEN_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& SILKSCREEN_TOP
&&&&&& ADB&&&&&&&&&&&&&&&&&&& REF DES&&&&& SILKSCREEN_BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& PIN&&&&&&& BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& PACKAGE GEOMETRYSILKSCREEN_BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& SILKSCREEN_BOTTOM1
&&&&&& PASTT&&&&&&&& PIN&&&&&&& PASTEMASK_TOP
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& PASTEMASK_TOP
&&&&&& PASTB& &&& PIN&&&&&&&&&&&&& PASTEMASK_BOTTOM
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& OUTLINE
&&&&&&&&&&&&&&&&&&&&&&&&&&& BOARD GEOMETRY&&&&& PASTEMASK_BOTTOM
在命令行执行Artwork -s& *.brd命令,效果同ManufactureàArtworkàGenerate...,
十七.&光绘问题
&&& 生成光绘时常见问题的解决方法
1&&&& 在光绘后,某一双列插针的地层全是花盘,实际只应一个管脚接地
&&&&&& 原因:该器件焊盘设置错误,将焊盘设置中的ANTI-PAD选项中FLASH填了内&&&&& 容,实际上只有THERMAL-RELIEF中的FLASH需要填写,其余的FLASH &&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&选项都应为空.所以在最后检查时应该将所有带通孔的焊盘都检查一遍.
2&&&& 光绘时,生成的光绘文件只有5个字节,所有的文件都无法生成.
&&&&&& 原因:因为存在未使用的焊盘,在生成APERTURES时,存在不可识别的FLASH &&&&&&&&&&&&&&& NAME,如AB00,而非数值,
&解决方法:将未用的PADSTACK清除(PURGE), TOOLS/ PADSTACK/ MODIFY/&&&&&&&&&&&& PURGE/ALL.
3& 在某一信号层添加铜皮的方法:
&&&&&& &&&& 换到要敷铜的层.
&&&&&&&&&&&&&&&&&&&&&&& Add/Shapes/Solid Fill 是敷实心铜皮,而Cross Hatch Fill则是画栅格式焊盘/ 画出敷铜的边框,则菜单将会变成SHAPE编辑菜单
&&&&&&&&&&& Edit/Change Net(name)/选择要赋予的网络,OK/Void/Auto表示自动产生热焊盘,并且避开过孔,Shape表示在敷铜区域中画一区域,在此区域中不敷铜,circle表示画一圆形区域,在此区域中不敷铜,element表示将选中的element,只对过孔类元素有效对于shape,circle都不会自动产生热焊盘和避开过孔/Shape/Fill即可.
4 &在用ALLEGRO自作PCB时出现过过孔上焊盘而不报错的现象，这与我们各位的参数设置有关，为避免此类错误的发生，建议更改设置：
&&&&&&&&&&& Setup/constraints/physical rule set/set values/pad_pad direct connect:"all allowed--&not allowed"
&&& Setup/constraints/physical rule set/DRC mode& /pad_pad direct &&&&&&&&&&& &&& connect:"never--&always"
1. 文件菜单
改变编辑器
生成说明文件
2. 编辑菜单
删除未连结的图形
修改器件边角
3．查看菜单
放大矩形范围
放大至满屏
放大整个范围
以一点为中心放大
保存镜像文件
镜像文件恢复
4．添加菜单
填充的四边形
交叉线网填充
5．显示菜单
显示颜色面板
不显示飞线
6．设置菜单
电气规则设定
区域内可放置封装
区域内不可放置封装
区域内可布线
区域内不可布线
区域内不可设置过孔
区域内不可设置探针
区域内不可优化布线
影像输出外框
7．逻辑菜单
设置差分对
标识直流线网
设置RefDes
自动命名RefDes
重命名整个设计
重命名一个区域内元件
重命名窗口内元件
重命名列表中的元件
8．布局菜单
在CCT中布局
交互式布局
临时使用SPECCTRAQuest
参数设定布局
布顶层元件
布底层元件
布设计中的元件
布指定区域的元件
布窗口中的元件
布列表中的元件
交换设计内容
交换指定区域
交换窗口内容
交换列表内容
调整整个设计
调整指定区域
调整窗口中内容
调整列表内容
9．布线菜单
在CCT中布线
运行布线检查
选择式布线
优化指定区域
优化激活内容
优化列表内容
生成测试点
删除测试点
交换测试点
10．分析菜单
11．制造菜单
影像文件设定
钻孔参数设定
设置测试内容
丝印层设置
生成组装图
生成材料清单
设置字体类型
测直线距离
生成详细说明
13．工具菜单
可进行有关焊盘的操作
技术文件比较
数据库检查
DRC为设计规则检查
修改设计焊盘
修改焊盘库
14．帮助菜单
常见问题及其解答
Allegro文档
可链接到Cadence网站
关于Allegro专家
显示版本信息等
发表评论：
TA的最新馆藏[转]&