I2C总线之(二)---时序 - BitArt - 博客园
Ideas Worth Spreading
posts - 46, comments - 54, trackbacks - 0, articles - 0
1.空闲状态
　I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。
2.起始位与停止位的定义：
起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。
停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。
　　发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。 应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。 如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。
& &如下图逻辑分析仪的采样结果：释放总线后，如果没有应答信号，sda应该一直持续为高电平，但是如图中蓝色虚线部分所示，它被拉低为低电平，证明收到了应答信号。
这里面给我们的两个信息是：1)接收器在SCL的上升沿到来之前的低电平期间拉低SDA；2)应答信号一直保持到SCL的下降沿结束；正如前文红色标识所指出的那样。
4.数据的有效性：
I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。
我的理解：虽然只要求在高电平期间保持稳定，但是要有一个提前量，也就是数据在SCL的上升沿到来之前就需准备好，因为在前面一文中已经指出，数据是在SCL的上升沿打入到器件(EEPROM)中的。
5.数据的传送：
　　在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。数据位的传输是边沿触发。
&二、工作过程
　　总线上的所有通信都是由主控器引发的。在一次通信中，主控器与被控器总是在扮演着两种不同的角色。
1.主设备向从设备发送数据
　　主设备发送起始位，这会通知总线上的所有设备传输开始了，接下来主机发送设备地址，与这一地址匹配的slave将继续这一传输过程，而其它slave将会忽略接下来的传输并等待下一次传输的开始。主设备寻址到从设备后，发送它所要读取或写入的从设备的内部寄存器地址； 之后，发送数据。数据发送完毕后，发送停止位：
写入过程如下：
　　发送起始位
发送从设备的地址和读/写选择位；释放总线，等到EEPROM拉低总线进行应答；如果EEPROM接收成功，则进行应答；若没有握手成功或者发送的数据错误时EEPROM不产生应答，此时要求重发或者终止。
发送想要写入的内部寄存器地址；EEPROM对其发出应答；
发送停止位.
EEPROM收到停止信号后，进入到一个内部的写入周期，大概需要10ms，此间任何操作都不会被EEPROM响应；(因此以这种方式的两次写入之间要插入一个延时，否则会导致失败，博主曾在这里小坑了一下)
　　详细：
　　需要说明的是：①主控器通过发送地址码与对应的被控器建立了通信关系，而挂接在总线上的其它被控器虽然同时也收到了地址码，但因为与其自身的地址不相符合，因此提前退出与主控器的通信；
2.主控器读取数据的过程：
　　读的过程比较复杂，在从slave读出数据前，你必须先要告诉它哪个内部寄存器是你想要读取的，因此必须先对其进行写入(dummy write)：
发送起始位；
发送slave地址+write bit set；
发送内部寄存器地址；
重新发送起始位，即restart；
重新发送slave地址+read bit set；
主机接收器在接收到最后一个字节后，也不会发出ACK信号。于是，从机发送器释放SDA线，以允许主机发出P信号结束传输。
发送停止位& &shelikestodrinkblacktea中的b|acktea什么意思_百度知道
shelikestodrinkblacktea中的b|acktea什么意思
我有更好的答案
其他类似问题
为您推荐：
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁路由器日志里ACK in request什么意思求大神帮助_百度知道
路由器日志里ACK in request什么意思求大神帮助
ACK是确认请求
看样子是你电脑中毒了,像是ARP一类的毒吧
找个专杀试试看行不
-----------------
那基本确定是ARP一类的病毒啦,上网找专杀吧,多找几种,现在能实现ARP欺骗的病毒种类比以前多了
其他类似问题
为您推荐：
ack的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁TCP三次握手机制中的seq和ack的值到底是什么意思？_百度知道
TCP三次握手机制中的seq和ack的值到底是什么意思？
第三次(A---&gt，SYN=1;seq为什么是x+1;B);/&#47：第一次(A---&gtTCP连接的三次握手，seq=x第二次(B---&gt，SYN=1，ack为什么是y+1，谁能解释详细点，ACK=1，seq=x+1，ack为什么是x+1，ack=x+1
/A)？一直没搞懂;seq为什么是y,ack=y+1
&#47，ACK=1，seq=y;B)
提问者采纳
第三条消息A告诉B收到了B的确认消息并准备建立连接；第二次消息B使用ack对A的数据包进行确认，ack是对收到的数据包的确认，就是seq=y，准备接收序列号为x+1的包，值是等待接收的数据包的序列号，同时B告诉A自己的初始序列号。在第一次消息发送中，所以ack=x+1，因为已经收到了序列号为x的数据包，A随机选取一个序列号作为自己的初始序号发送给B；ack是期望对方继续发送的那个数据包的序列号seq是序列号，A自己此条消息的序列号是x+1，所以seq=x+1，这是为了连接以后传送数据用的，而ack=y+1是表示A正准备接收B序列号为y+1的数据包。seq是数据包本身的序列号
其他类似问题
为您推荐：
三次握手的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁无标题文档
配套的系列教材建设 创新的实验教学体系 成功的双语教学实践
外设接口的主要功能是______，______和______。
输入/输出设备的编址方式通常有______和______两种方式。在没有设置专门I/O指令的系统中，主机启动外围设备的方法是______。
计算机系统中，CPU对外设的管理方式有：______方式、______方式、______方式、______方式、______方式五种。
程序中断是计算机系统中广泛使用的一种______方式，当某一外设的数据准备就绪后，它主动向______发出请求信号，后者响应主动请求后，暂停运行主程序，自动转移到该设备的______。
中断处理需要有中断______、中断______产生、中断______等硬件支持。
如果CPU处于中断允许状态，则可以立即接受中断请求进行中断响应。一旦进入中断响应过程，CPU会立即______，并将当前______和______的内容保存到______中。
程序中断方式控制输入/输出的特点是：可以使______和______同时并行工作。
中断系统应具有的功能包括：（1）实现______、______和______；（2）实现______、______。
中断处理过程可以______进行，______的设备可以中断______的中断服务程序。
一次中断可以分为：______、______、______、______、______等过程。
DMA技术的出现使得______可以通过______直接访问______，同时CPU继续执行程序。
DMA方式采用______、______、______三种方式。
DMA控制器按其组成分为：______型和______型两种。
选择型DMA控制器在______上可以连接多个设备，而在______上只允许连接一台设备，适用于连接______设备。
多路型DMA控制器不仅在______上，而且在______上可以连接多个设备，适合于连接______设备。
通道是一个特殊功能的______，它有自己的______专门负责数据输入/输出的传输控制，而CPU只负责______功能。
通道与CPU分时使用______，实现了______内部的数据处理和______的并行工作。
通道有三种类型，分别是：______、______、______。
数组多路通道可允许______设备进行______型操作，数据传送单位是______。
字节多路通道可允许______设备进行______型操作，数据传送单位是______。
为了解决多个_
__同时竞争总线_
__, 必须具有_
总线仲裁部件是通过采用_
__策略，从而选择其中一个主设备作为总线的下一次主方，接管__
多个用户共享主存时，系统应提供__
_。通常采用的方法是__
_保护，并用硬件来实现。
DMA技术的出现，使得__
_可以通过_
_直接访问__
_，同时CPU可以继续执行程序。
在数据的传送过程中，数据由串行变并行或由并行变串行，其转换是通过______实现的。
A.数据寄存器　　　B.移位寄存器　　　C.锁存器　　　D.内存储器
下面哪种情况会提出中断请求______？
A.产生存储周期“窃取”　　　　　　　　B.一次I/O操作结束
C.两个数相加　　　　　　　　　　　　　D.上述三种情况都发生
中断向量地址是______。
A.子程序入口地址　　　　　　　　　　　B.中断服务子程序入口地址
C.中断服务子程序入口地址的地址　　　
D.子程序入口地址
单向量中断与多向量中断的区别在于______。
单向量中断是单一中断源的中断，而多向量中断是多中断源的中断
单向量中断只有单一中断处理入口，而多向量中断有多个中断处理入口
单向量中断是单级中断，而多向量中断可实现多级中断
单向量中断不能作为隐指令，而多向量中断可以形成隐指令
采用DMA方式传送数据时，每传送一个数据就要占用______的时间
A.一个指令周期　　　B.一个机器周期　　　C.一个存储周期　　　D.一个总线周期
周期挪用方式常用于______中。
直接内存存取方式的输入/输出
直接程序传送方式的输入/输出
CPU的某寄存器与存储器之间的直接程序传送
程序中断方式的输入/输出
在统一编址方式下，下列哪种说法是正确的______。
一个具体地址只能对应输入/输出设备
一个具体地址只能对应内存单元
一个具体地址可以对应输入/输出设备又可以对应内存单元
只对应输入/输出设备或只对应内存单元
在独立编址方式下，下列哪种说法是正确的______。
一个具体地址只能对应输入/输出设备
一个具体地址只能对应内存单元
一个具体地址可以对应输入/输出设备又可以对应内存单元
只对应输入/输出设备或只对应内存单元
数据格式的串－并转换是通过______进行的。
A.并行接口　　　　B.串行接口　　　　C.同步接口　　　　D.异步接口
禁止中断的功能可以由______来完成。
　　A.中断触发器　　　B.中断允许触发器　C.中断屏蔽触发器　D.中断禁止触发器
数据多路通道数据的传送是以______为单位进行的。
A.字节　　　　　　B.字　　　　　　　C.数据块　　　　　D.位
下列有关中断的论述不正确的是______。
CPU和输入/输出设备可实现并行工作，但设备之间不可以并行工作
可以实现多道程序、分时操作、实时操作等
对高速外设（如磁盘）采用中断可能引起数据丢失
计算机的中断源，可以来自主机，也可以来自外设
下面论述正确的是______。
具有专门输入/输出指令的计算机的外设，可以单独编址
统一编址方式下，不可以访问外设
访问存储器的指令，只能访问存储器，一定不能访问外设
只有输入/输出才可以访问外设
主机外设不能并行工作的是______。
A.程序查询方式　　B.中断方式　　　　C.DMA方式　　　　D.通道方式
下列叙述正确的是______。
CPU响应中断期间仍执行源程序
在中断过程中，一旦有中断源提出中断，CPU立即响应
在中断响应中，保护断点、保护现场应由用户编程实现
在中断响应中，保护断点是中断响应自动完成的
中断系统可______实现。
A.仅用硬件　　　　B.仅用软件　　　　C通过软、硬结合　D.以上都不对
中断发生时，由硬件保护来更新程序计数器PC，而不是由软件完成，主要是为了______。
A.能进入中断处理程序并能正确返回原程序　　　B.节省内存
C使中断处理程序易于编制，不易出差　　　　　D.提高处理机的速度
在I/O设备、数据通道、时钟和软件这四项中，可能成为中断源的是______。
A.I/O设备　　　　　　　　　　　　　　　　　B.I/O设备和数据通道
C.I/O设备、数据通道和时钟　　　　　　　　　D.I/O设备、数据通道、时钟和软件
在单级中断中，CPU一旦响应中断，就立即关闭______标志，以防本次中断服务结束前同级的其它中断源产生另一次中断进行干扰。
A.中断优先　　　　B.中断屏蔽　　　　C中断请求　　　D.以上都不对
为了便于实现多级中断，保存现场信息最有效的方法是______。
A.通用寄存器　　　B.堆栈　　　　　　C存储器　　　　D.外存
CPU输出数据的速度远远高于打印机的打印速度，为解决这一矛盾，可采用______。
A.并行技术　　　　B.通道技术　　　　C缓冲技术　　　D.缓存技术
为了实现CPU与外设并行工作，必须引入的基础硬件是______。
A.缓冲区　　　　　B.通道　　　　　　C时钟　　　　　D.相关寄存器
中断允许触发器是用来______。
A.表示外设是否提出了中断请求　　　　　　　　B.CPU是否响应了中断请求
C.CPU是否正在进行中断处理　　　　　　　　　D.开放或关闭可屏蔽硬中断
硬中断服务结束返回断点时，程序末尾要安排一条指令IRET，它的作用是______。
A.构成中断结束命令　　　　　　　　　　　　　B.恢复断点信息并返回
C.转移到IRET的下一条指令　　　　　　　　　 D.返回到断点处
在采用DMA方式高速传送数据时，数据传送是______。
在总线控制器发出的控制信号控制下完成的
在DMA控制器本身发出的控制信号控制下完成的
由CPU执行的程序完成的
由CPU响应硬中断处理完成的
如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求，若要调整中断事件的响应次序，可以通过______。
A.中断嵌套　　　　B.中断向量　　　　C中断响应　　　D.中断屏蔽
通道是重要的I/O方式，其中适合连接大量终端及打印机的通道是______。
A.数组多路通道　　B.选择通道　　　　C字节多路通道　D.以上答案全不对
一个微处理器构成的实时数据采集系统，其采样周期为20ms，A/D转换时间为25微秒，则当CPU使用______传送方式读取数据时，其效率最高。
A.查询　　　　　　B.中断　　　　　　C无条件传送　　D.延时采样
通道程序是由______组成的。
　　B.通道指令　　　　C通道状态字　　D.以上答案全不对
CPU对通道的请求形式是______。
　　B.中断　　　　　　C通道命令　　　D.I/O指令
名词解释：
管态与目态
通用可编程接口中应由哪些部件组成？各自的功能是什么？
简述一次DMA处理的完整过程。
把外设接入计算机系统时，必须解决哪些基本问题？通过什么手段解决这些问题？
试说明外设的I/O控制方式分类和特点。
试举出三种实现中断向量的方法。
何为DMA方式？DMA控制器可采用哪几种方式与CPU分时使用内存？
通道传送方式有哪些特点？通道具有哪些功能？
CPU对I/O接口的寻址有几种方式？它们是怎样进行的？
某I/O系统由四个设备：磁盘（传输速率为500000位每秒）、磁带（传输速率为200000位每秒）、打印机（2000位每秒）、CRT（1000位每秒），是用中断方式、DMA方式设计此I/O系统。（注：画出XPU保护总线控制器在内的I/O示意图，并做出文字说明）
一个基本的DMA控制器应该包括哪些逻辑构件？
试说明在DMA传送方式中，停止CPU访问内存方法的工作原理，并分析其优缺点。
试比较DMA方式和中断方式有哪些不同？
在通道的工作过程中，可能会出现哪几种中断？它们各在什么情况下产生中断？
说明采用DMA（直接内存访问）传送方式的目的？DMA接口中比一般输入/输出接口中要多出一些什么功能电路？
程序查询方式是怎样进行信息交换的？它有哪些优缺点？
使用中断有哪些好处？
什么是计算机中断系统中的屏蔽技术？它有何作用？
如下图所示是从实时角度观察到的中断嵌套。试问：这个中断系统可实现几重中断？并分析图中的中断过程？
某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲器存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”信号，如下图所示。主机采用外设单独编制方式，四个采集器公用一个设备码，共用一个接口，允许用两种方式访问：
（1）定期巡回检测方式，主机可编程指定访问该设备码中的某一采集器。
（2）中断方式，当采集数据比给定范围过低或过高时能提出随机中断请求，主机能判别是哪一个采集器请求，是温度过低或过高。
请拟定该接口中有哪些主要部件（不要求画出完善的连线），并概略说明在两种方式下工作原理。
20. 参见下图，为一个二维系统，请问：
（1）在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级
（2）若CPU现执行设备B的中断服务程序，IM2，IM1，IM0的状态是什么？若CPU执行设备D的中断服务程序，IM2，IM1，IM0的状态又什么？
（3）每一级的IM能否对某个优先级的个别设备单独进行屏蔽？若不能，采取什么方法可达到目的？
（4）若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？
21.如下图所示的系统中断结构是采用单级中断结构，它要求CPU在执行完当前指令时转而对中断请求进行服务，如果此时真的有中断的话，CPU就向外部设备系统发出一个肯定(INTA)信息，一个设备如果要捕获ACK脉冲，它就必须发出中断请求。现假设：
TDC 为查询链中每个设备的延迟时间
TA，TB，TC分别为设备A，B，C的服务程序所需的执行时间
TS，TR为保存现场和恢复现场所需的时间
试问：（1）这种结构在什么情况下达到饱和？
（2）假设现在采用多级优先中断结构，设备A接于最高优先级，设备B，设备C次之。这种结构在什么情况下达到饱和？
数据缓冲，数据格式转换，CPU与I/O通信控制
单独编址，与主存储器统一编址，对接口控制/状态寄存器启动位置“1”（或采用隐指令方式以某个地址码启动信号）
程序查询，程序中断，DMA，通道，外围处理机
数据交换，CPU，自动服务程序
优先级仲裁，效率，控制逻辑
禁止中断，程序计数器，程序状态字寄存器，堆栈
中断响应，中断服务，中断返回，中断排队，中断嵌套
嵌套，优先级高，优先级低
中断请求，中断排队并判断优先级，中断响应，中断服务
外围设备，DMA控制器，内存
停止CPU访问，周期挪用，DMA和CPU交替访问
选择，多路
物理，逻辑，高速
物理，逻辑，低速
处理器，指令和程序，数据处理
内存，CPU，I/O设备
选择通道，数组多路通道，字节多路通道
一个，传输，数据块
每个，传输，字节
主设备，控制权，总线仲裁
优先级，公平，总线控制
存储保护，存储区域，访问方式
外围设备，DMA控制器，内存
3.C　 　4.B　 　5.C 　　6.A　 　7.D　
9.B　　 10.B
11.C　　12.A　　13.A　　14.A　　15.D　　16.C　　17.A
18.D　　19.B　　 20.B
21.C　　22.A　　23.D　　24.B
25.B　　26.D　　27.C
29.B　　 30.D
中断是CPU处理事务的一种方法。在实际应用中，多数事务是非寻常或非预期的。当系统中出现某些急于处理的异常情况或特殊请求时，CPU暂时中止正在执行的程序，先转去执行处理紧要事务的子程序，当紧要事务处理完毕后，CPU自动返回到原来的程序断点处继续执行。其中，引起中断的原因称为中断源。中断请求由中断源发出。中断的复杂性主要表现在中断源的多样性。
CPU只有一根中断请求线INTR，各中断源共用该中断请求线发出中断请求。CPU接到中断请求后，必须通过软件或硬件的方法来查询出是哪个中断源发出的中断请求。
为DMA方式进行信息交换的一种方式。在这种方式中，当设备没有DMA请求时，CPU按程序要求访问内存。一旦设备有DMA请求，则由外设挪用一个或几个内存周期进行DMA传送。若DMA传送与CPU访存产生冲突，则DMA优先。该方法适用于I/O设备读写周期大于内存存储周期的情况。
把CPU运行操作系统管理程序的状态称为管态，而把CPU运行目的程序（即用户作业）的状态称为目态。
通道指令又称为通道命令，它规定了通道应执行的输入/输出操作或通道本身应做的操作。
接口是两个不同系统的交接部分。
1. 通用可编程接口中应有以下部件：
命令寄存器：存放CPU发来的控制命令。
状态寄存器：供CPU通过读操作来了解设备（接口）的运行状态。
数据缓冲寄存器：解决CPU与输入输出设备运行速度不匹配的矛盾。
处理中断请求、屏蔽和判优等逻辑线路：外设可申请中断，CPU可屏蔽中断及判断优先级。
2. 一次DMA处理的完整过程由三个阶段组成：
传送前的预处理：由CPU完成。CPU启动DMA，如向DMA控制器送入设备识别信号，送入内存地址初值，传送数据个数等等。之后，CPU继续执行原来的程序。
数据传送：在DMA控制器控制下自动完成。
传送结束处理：当数据数量计数器的值为0时，DMA向CPU发出中断请求信号，CPU
响应该请求后进行中断处理。
3.　外设接入计算机系统时，必须考虑的基本问题是：
由于外设一般都有自己的独立时钟，所以把它们接入计算机系统时，必须解决两个异步工作的系统之间的同步或通信联络问题。
由于外设的工作速度远比主机慢，有的相差达几个数量级，所以将它们相连接时，必须解决速度匹配问题。
由于外设的数据格式往往与主机内部的数据格式不同，所以将它们相连时，必须解决数据格式转换问题。
可以通过总线接口来解决以上三个问题。
4.　控制方式有：
程序查询方式：CPU的操作和外设的操作能够同步，且硬件结构比较简单。
程序中断方式：异步适用于随机出现的服务，而且一旦提出要求应立即进行，节省了CPU的时间开销，但硬件结构复杂。
DMA方式：数据传输速度很高，传输速度仅仅受内存访问时间的限制，需要更多硬件，适用于内存和高速外设之间大批数据交换的场合。
通道方式：可以实现对外设的统一管理和外设与内存之间的数据传输，大大提高了CPU的工作效率。
外围处理机方式：是通道方式的进一步发展，基本上独立于主机工作，结构更接近一般处理机。
5.（1）由编码独立实现，直接产生。
（2）由硬件产生一个“位移量”，再加上CPU某寄存器里面存放的基地址。
（3）向量地址位移法。即由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令，通过转移指令可转入设备各自的中断服务程序入口。
6.　DMA方式是一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的控制。数据交换不经过CPU，而直接在内存和I/O设备直接进行。
DMA控制器可采用三种方式：
停止CPU访问内存。当外设要求传送一批数据时，由DMA控制器发一个信号给CPU。DMA控制器获得总线控制权后，开始进行数据传送。一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交给CPU。
周期挪用。当I/O设备没有DMA请求时，CPU按程序要求访问内存，一旦I/O设备有DMA请求，则I/O设备挪用一个或几个周期。
DMA与CPU交替访问。一个CPU周期可以分为两个周期，一个专供DMA控制器访问内存，另一个专供CPU访问内存。不需要总线使用权的申请、建立和归还过程。
（1）特点：通道是用于输入/输出传输控制的专用处理器。它有自己的通道指令、通道地址、通道程序和通道状态字等。通道与CPU分时使用内存，实现CPU内部运算与I/O设备并行工作，I/O设备通过通道与内存直接相连，使用分配给通道的存储周期进行数据的传输操作。当CPU要与外设交换数据时，只需要执行一条启动通道的指令，而与外设交换数据的操作实际上是在通道控制下完成的。通道通过执行通道程序完成数据交换，然后以中断分时通知CPU关闭通道。
CPU对I/O接口的寻址有两种方法：存储器对I/O方式和端口寻址。
存储器对I/O方式，把外设当成一个存储单元来对待。每个外设占用一个存储单元地址。从外设输入一个数据，作为一次存储器读操作，而向外设输出一个数据，作为一次存储器写操作。这种寻址方式不需要专门的I/O指令，CPU对外设的操作可以使用全部的存储器指令，操作方便。其缺点是占用内存空间。
端口寻址方式，CPU有专门的I/O指令，外设是以端口地址的形式出现在指令中的。它用端口地址来区分不同的外设，是目前常用的外设寻址方式。
根据设备传输率不同，磁盘、磁带采用DMA方式，打印机、CRT采用中断方式，因而使用了独立请求与链式询问相结合的二维总线控制方式。DMA请求优先级高于中断请求。每一对请求线与响应线又是一个链式查询电路。如图7.5所示：
一个基本的DMA控制器应该包括以下几个逻辑构件：
内存地址计数器、字计数器、数据缓存寄存器、DMA“请求”标志、“控制/状态”逻辑、中断结构。
当外设要求传送一批数据时，由DMA控制器发出一个总线请求信号，要求CPU停止工作，放弃对总线的使用权。DMA控制器获得总线控制权后，开始进行数据传送。在一批数据传送完毕后，DMA控制器向CPU发出正常结束的中断请求，通知CPU数据传送完毕，并把总线控制权交还给CPU。其原理图如图7.6所示。
　　该方法的主要特点是，在DMA传送过程中，CPU基本上不处于工作状态。其优点是控制简单。缺点是在DMA控制权访问内存阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。这是因为外围设备传送两个数据之间的间隔一般总是大于内存存储周期。因此该方法适用于数据传输率很高的外设进行成组传送。
有以下几个不同点：
实现方法不同。中断是外围设备主动通知CPU进行信息交换的一种方法。它利用硬件和软件相结合的方法来实现信息交换，CPU响应中断后，停止正在执行的程序转去执行中断服务子程序。在这段时间内，CPU只为外设服务，信息交换在CPU的控制下进行。而DMA方式是一种完全由硬件执行信息交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，CPU不直接参与数据交换过程。只是在传送前预处理和传送后处理时需要CPU控制进行。因此在DMA控制器控制总线进行数据传送期间，只要CPU不需要访问内存，CPU便可以和DMA控制器并行工作，因此，大大提高了CPU的利用率。
CPU响应中断与响应DMA的时机不同。当中断开发时，CPU在指令周期的最后一个机器周期的最后一个T状态（当前指令执行完毕时）响应中断请求，进入中断周期。而CPU在每一个机器周期的最后一个T状态（机器周期结束时）响应DMA请求，交出总线控制权。
二者的优先权不同。当一条指令执行结束时，CPU先检测是否有DMA请求。若有DMA请求则响应DMA请求，否则检测有无中断请求。因而DMA请求的优先权高于中断请求。
应用不同。中断应用于随机出现的服务，具有处理异常时事件的能力。DMA方式数据传输速度快，传送速率仅受到内存访问时间的限制。因此，DMA方式应用于内存和高速外设间进行数据传输的场合。
在通道的工作过程中，会出现三种中断：
错误中断。在启动外设或开始输入/输出操作的过程中，都可能出现通道、子通道、设备的故障或程序运行错误，这些错误可能会使输入/输出操作提前中止，或命令链、数据链被中止，并产生输入/输出中断，请求ZPU处理。
正常结束中断。通道程序按正常情况执行到最后一条指令，即命令链位、数据链位，均为“0”时，将产生中断，请求CPU进行输入/输出操作的后处理。
通道空闲中断。原来该通道是处于“忙”的状态，当其工作结束处于“空闲”状态时，可产生中断通知CPU，以便进行新的输入/输出操作。
采用DMA传送方式的目的，是为了在尽量少打扰CPU的情况下，让高速外设通过DMA控制器成批地与主存储器直接进行数据传送，既保证了CPU高速运算的处理能力，又得到了高速外设高效率的输入/输出能力。
在DMA控制器中，比一般通用接口卡中要多出内存地址计数器，传送信息数量的计数器，DMA运行方式与DMA请求、处理的逻辑线路。
程序查询方式是在CPU主动控制下完成的。当信息交换时，CPU首先启动外设进行工作，然后就不停的读入外设的状态信息，检测外设是否准备就绪。若外设尚未准备就绪，则CPU就不停的查询等待，直到外设准备就绪，此时开始信息传送操作。其优点是简单、经济，只用很少的硬件就实现了CPU与外设的信息交换。因此一般的计算机，尤其是小型机与微型机中都具有程序查询方式。缺点是由于外设没有准备就绪，CPU必须查询、等待，因此，CPU的效率较低。
使用中断有以下几点好处：
实现CPU和多台I/O设备并行工作。
具有应急事务的处理能力
可以进行实时处理
实现人机对话
实现多机系统中各机之间的联系。
18. 一般来讲，计算机中断系统中采用屏蔽技术，即控制各设备接口中屏蔽触发器的状态，可以改变各设备的处理次序优先等级，使之可以适应各种场合的需求。
19. 该中断系统可以实行5重中断。中断优先级的顺序是，优先权1最高，主程序运行于最低优先权（优先权为6）。图中出现了4重中断。中断过程如下所述：
主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3的中断服务程序，到T7时刻，又被优先权1的中断源所中断，到T8时刻优先权1中断服务完毕，返回优先权3的服务程序，直到T10时刻优先权3中断服务结束，返回优先权4的服务程序，优先权4的服务程序运行到T11时刻结束，最后返回主程序。图中，优先权3的服务程序被中断2次，而优先权5的中断不产生。
20. 数据采集接口方案设计如下图所示：
现结合两种工作方式说明上述部件的作用。
（1）定期巡检方式
主机以定期输出指令(DOA)，设备码（或传送指令）送出控制字到A寄存器，其中用四位分别指定选中的缓冲寄存器（四个寄存器分别与四个采集器相应）。然后，主机以输入指令(DIA)，设备码（或传送指令）取走数据。
（2）中断方式
比较结果形成状态字A′，共8位，每二位表示一个采集器状态：00正常，01过低，10过高。有任一处不正常（A′中有一位以上为“1”）都将通过中断请求逻辑（内含请求触发器，屏蔽触发器）发出中断请求。中断响应后，服务程序以DIA，设备码（或传送指令）取走状态字，可判明有几处采集数据越限，是过高或过低，从而转入相应处理。
21. （1）在中断情况下，CPU的优先级最低，各设备优先次序依次是：
A—B—C—D—E—F—G—H—I—CPU。
（2）当执行设备B的中断服务程序时IM2IM1IM0=111；执行设备D的中断服务程序时IM2IM1IM0=011。
（3）每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的EI（中断允许）标志清“0”，它禁止设备发出中断请求。
（4）要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM2=0即可。
22.（1）采用单级优先中断结构时，分别处理三个设备的时间是：
tA = 2TM + 3TDC
+ Ts + TA + TR
tB = 2TM + 2TDC
+ Ts + TB + TR
tC = 2TM +
TDC + Ts + TC + TR
达到饱和的时间为：
T = tA + tB + tC = 3（2 TM + 2TDC + Ts + TA + TR）
中断极限频率为：
（2）假设现在采用多级优先中断结构，则分别处理三个设备的时间是：
tA = 2TM + TDC + Ts
tB = 2TM + TDC + Ts
tC = 2TM + TDC + Ts
达到饱和的时间为：
T = tA + tB + tC
=3（2 TM + TDC + Ts + TA + TR）