------分隔线----------------------------
注：1、请根据收到资料的情况进行如实评价。2、评价次数不代表本商品的购买次数，买家收到资料后可自由选择是否在会员中心进行评价。3、如果本商品差评超过三个，请先和华文教育的客服联系，确认商品是否合格后购买。4、华文教育自1999年创办以来，一直为国内最大最权威的考研专业课辅导机构，经常遭到同行的恶意诋毁，禁止同行网站或者机构进行恶意差评，一旦发现将追究法律责任。
购买流程：
1.网络或电话查询确认是否有报考学校及专业的资料
2.向工作人员提交所需购买的资料
3.网上或到报名点认真填写登记表并交费
4.领取资料2014年考研计算机组成原理试题及答案
【网络综合 - 考研试题】无忧考网为广大考生整理了2014年考研计算机组成原理试题及答案，供广大考生参考：一、选择题 　　1.设寄存器内容为80H，若它对应的真值是C127，则该机器数是______ 　　A.原码　 　　C.反码 　　B.补码　　D.移码 　　2.下列叙述中______ 是正确的。 　　A.程序中断方式中有中断请求，DMA 方式中没有中断请求; 　　B.程序中断方式和DMA 方式中实现数据传送都需中断请求; 　　C.程序中断方式和DMA 方式中都有中断请求，但目的不同; 　　D.DMA 要等到指令周期结束时才进行周期窃取。 　　3.当采用双符号位时，发生溢出的特征是： 双符号位为( ) 　　A) 00 　　C) 10 　　B) 11 　　D) 都不是 　　4.在下述存储器中，允许随机访问的存储器是( )。 　　A) 磁带　　C) 磁盘 　　A) 磁鼓　　D) 半导体存储器 　　5.零地址指令采用( )。 　　A) 立即寻址　　C) 间接寻址 　　B) 堆栈寻址　　D) 变址寻址 　　二、填空题 　　1.DMA 的数据块传送可分为______、______ 和______ 阶段。 　　2.设n = 16 (不包括符号位)，机器完成一次加和移位各需100ns，则原码一位乘最多需______ ns，补码Booth 算法最多需______ ns 。 　　3.在IPv4中C类网络中最大主机数是_______个，在B类网络中第一个可指派的网络号是_____; 　　4.从下向上，OSI开放系统模型的第四层是________。 　　5.用于发送电子邮件的协议是__________，接收电子邮件的协议一般是________。 　　三、名词解释 　　1.总线 　　2.随机存储器 　　3.指令流水 　　四、简答题 　　1、 概要介绍CSMA/CD协议的工作原理。 　　2、 简述什么是静态和动态路由。参考答案 　　一、选择题 　　1.C 　　2.C 　　3.C 　　4.D 　　5.B 　　二、填空题 　　1.预处理;数据传送;后处理 　　2. 　　3.254;128.1 　　4.运输层 　　5.SMTP;POP3/IMAP 　　三、名词解释 　　1.总线：是一组可为多个功能部件共享都公共信息传送路线 　　2.随机存储器：存储器任何单元的内容可按其地址随机的读取或写入，而且存取时间与单元都物理位置无关。 　　3.指令流水：改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，即上一条指令的执行周期和下一条指令的取指周期同时进行。 　　四、简答题 　　1.即载波监听多路访问/冲突检测方法是一种争用型的介质访问控制协议。发送数据前先监听信道是否空闲,若空闲则立即发送数据.在发送数据时,边发送边继续监听.若监听到冲突,则立即停止发送数据.等待一段随机时间,再重新尝试。 　　2. 静态路由一般是由管理员手工设置的路由，而动态路由则是路由器中的动态路由协议根据网络拓扑情况和特定的要求自动生成的路由条目。关于并行存储器的2个问题。求高手指教
UID154752&帖子68&积分138&王道威望10 &王道贡献11 &考研年份2013&报考学校南京大学&本科学校中北大学&注册时间&最后登录&
关于并行存储器的2个问题。求高手指教
本帖最后由 imagine4077 于
16:02 编辑
唐朔飞第2版，P104，第一段。书上说”多体并行系统就是采用多体模块组成的存储器。每个模块有相同的容量和存取速度，各模块各自都有独立的地址寄存器（MAR）、数据寄存器(MDR)…“
（1）MAR、MDR不是在CPU中么？& &（书P14页说”随着硬件技术的发展，主存都集成大规模集成电路的芯片，而将MAR和MDR集成在CPU芯片中“）
（2）”存储模块“与”存储芯片“有何异同？
问题二：低位交叉编址存储器带宽的求法问题
唐朔飞第2版，P106.对于交叉编址的存储器，连续读取n个字所需的时间t1为：t1=T+(n-1)a。（其中T是存取周期，a是总线传输周期，公式假设存储字长和数据总线的宽度一致）。我们在这里称此公式为公式一，以便后文引用。
公式本身没有任何问题。问题出在P106随后的例题4.6求交叉存储的存储器带宽问题上（望各位大牛亲自翻书看下原题，我在这里就不写原题的题干了，直接说问题） 。
1、首先，P73页对“存储器带宽”的定义为：单位时间内存储器存取的信息量。单位可用位/秒表示
2、例4.6求低位交叉编址存储器带宽，方法为：用4个字的字长之和，除以交叉存储器连续读4个字的时间。
问题：设连续读取n个字所需时间为t1，由公式一，可知t1与n不成正比。所以例4.6对低位交叉编址存储器带宽的求法是否有错误？
& && && & 如果按书中的求法，即默认存储器以模块数为工作周期，每个模块完整工作一次后才开始下个周期。这显然和P105的图4.44矛盾。
我理解中，正确的求法应该是：
& &&&1、已知T和a，令t1=1s,带入公式一，求得n，即每秒可连续读取字数
& &&&2、用n乘以存储字长，得存储器带宽
是唐书例题的错误还是我的理解错误？
望各路高手不吝赐教，在此谢过。
UID159540&帖子820&积分1453&王道威望50 &王道贡献94 &考研年份2013&报考学校华南理工大学&本科学校西藏大学&注册时间&最后登录&
唐书讲这里确实含糊不清。我的理解是带宽分为两种，一种是从空流水线开始工作的带宽，一种是满流情况下的带宽。
满流情况下的带宽很容易理解，就是从一开始所有的模块都在工作，存储器带宽=存储模块带宽×n。
从空流水线开始工作的带宽，一般就是那些连续读出m个字之类的，流水线达到满流需要一定时间。而带宽实际上不是定值，m×字长/(T+(m-1)r)，带宽随着m增大而增大，极限就是满流时的带宽。但一般情况下题目会默认“读出的字数m=模块数n=T/r”，这样就成了定值了。。。尽管事实上m是任意的，n≥T/r即可
ダンガンロンパ 希望の学园と绝望の高校生 アニメ化决定
進撃の巨人 アニメ化决定
2013世界末日~
UID154752&帖子68&积分138&王道威望10 &王道贡献11 &考研年份2013&报考学校南京大学&本科学校中北大学&注册时间&最后登录&
1、谢谢赐教~
2、书中，“存储器带宽”的定义是在“主存的技术指标”中给出的（P74)。我认为，“技术指标”作为衡量存储器性能的数据，应该是定值，类似你说的“满流”下的值。
& &&&好比一个人去联通办网，营业员为他介绍某一宽带业务时，会说：“这个是4M的网”。而不会说“这网，你运气好的时候能达到4M，你邻居看电影的时候就不一定了。”
3、存储器带宽，我觉得是存储器的极限工作能力。
& &&&对于你给出的“满流时，存储器带宽=存储模块带宽×n”，如果是顺序编址，因为是并行工作，完全正确，我没有异议；
& &&&但现在问题中是交叉编址。由于交叉编址存储器的特殊工作方式，是交叉工作，这个等式就不成立了。（至于两种工作方式，可见唐书P104）。
4、既然是存储器的极限工作能力，并且又是“单位时间内存储器存取的信息量。”。所以对于你给出的“非满流情况下的求解方法”，我恐怕不能认同了。
& &&&好比我问一个人“某匀速运动物体的速率”，他告诉我“这要看他跑了多少路程”。
再次谢谢你的回答~
UID159540&帖子820&积分1453&王道威望50 &王道贡献94 &考研年份2013&报考学校华南理工大学&本科学校西藏大学&注册时间&最后登录&
本帖最后由 fzy 于
19:23 编辑
你怎样理解是一回事，考研题目默认的情况又是另一回事。你认为对的东西，考研可能就认为是错的。也许你想的没错，但答案只能有一个标准。
如果不说明是连续读m个字，那交叉编址的带宽就是存储模块带宽×n。唐书附带的那本习题集，版王道单科书都是如此。其实就是默认了访问数据的顺序非常理想，一定是过了nr才会重新启动同一个存储模块，所以n个模块总是可以在一个存取周期内并行工作。
如果说明是连续读m个字，题目会正好让这个字数m=T/r，而且所谓的带宽就是指读这m个字的平均数据传输率。同样也是唐书和王道书默认的。
ダンガンロンパ 希望の学园と绝望の高校生 アニメ化决定
進撃の巨人 アニメ化决定
2013世界末日~
强风？劲草
UID131996&帖子2411&积分3511&王道威望150 &王道贡献104 &考研年份2013&报考学校北京邮电大学&本科学校北京电子科技学院&注册时间&最后登录&
低位交叉编址的流水线，你若考虑实际进入流水线的第一个模块的运行，那这个时间是算不准的，书上讲的都是一种在无障碍达到满流水的理想模型，只是一个计算的基本方式
UID162574&帖子656&积分1161&王道威望10 &王道贡献82 &考研年份&报考学校&本科学校&注册时间&最后登录&
网络的带宽也是受到设置的MTU的影响的 本来带宽就是一个估计的值 一般都是理论上的峰值
来自人马座A*的宇宙旅行者
UID154752&帖子68&积分138&王道威望10 &王道贡献11 &考研年份2013&报考学校南京大学&本科学校中北大学&注册时间&最后登录&
黑洞逃逸者
& & 对，这个没有异议。想问的是这个求解方法……感觉无法理解……
UID162574&帖子656&积分1161&王道威望10 &王道贡献82 &考研年份&报考学校&本科学校&注册时间&最后登录&
imagine4077
这里的带宽应该就是指理论上的传输速度上限--无论如何也无法突破的
来自人马座A*的宇宙旅行者
UID154752&帖子68&积分138&王道威望10 &王道贡献11 &考研年份2013&报考学校南京大学&本科学校中北大学&注册时间&最后登录&
黑洞逃逸者
& & 对的，这个没争议……
想问的是，交叉存储器的带宽是怎么求的，求解方法……书上的方法似乎不能说服我……
UID154752&帖子68&积分138&王道威望10 &王道贡献11 &考研年份2013&报考学校南京大学&本科学校中北大学&注册时间&最后登录&
& & 可是书上的方法似乎并不是满流水工作的，而是以4个模块为周期，读4个模块，休息一下再读下4个……
我画了2个图，画的不好但大概可以帮助理解下我的问题：
图画的是连续读7个模块的方法。
我的理解是，交叉存储器进行连续读操作时，不以特定数目为周期读取模块，而是连续不断地读完（这是理论值，外界干扰不考虑，请各位大牛别在纠结这个了……）。图如下：
这是看唐书例题时，例题解法给出的思路。图如下。
附件: 您需要才可以下载或查看附件。没有帐号？
UID162574&帖子656&积分1161&王道威望10 &王道贡献82 &考研年份&报考学校&本科学校&注册时间&最后登录&
导致内存无法充分发挥效率的原因就是内存的工作频率要比总线的频率低,因此使用多模块就可以插入额外的周期从而提高内存的带宽,但即使有再多的模块也无法高总线的频率,总线的频率将成为最终的瓶颈.
来自人马座A*的宇宙旅行者
强风？劲草
UID131996&帖子2411&积分3511&王道威望150 &王道贡献104 &考研年份2013&报考学校北京邮电大学&本科学校北京电子科技学院&注册时间&最后登录&
imagine4077
他是个理想状态的界值，保证在一个总线周期内能传送一个数据，并且存储器读内容到总线上的时间总是在存储周期内的同一时间，这样，当启动了第一个存储模块开始，到第n个存储模块存储周期结束（这也是个理想值，因为是按顺序启动n个存储模块，所以如果要想读取n个数据必须启动n个存储体）每一个总线周期都可以读出一个数据，这样不断的顺序工作就形成了一条流水线，为了便于理解你可以想像成存储器在将数据送往总线是在整个存储周期的T-n(n是总线周期)处抽象出来说，T＝mn,这个m（存储模块数）就是在满流水时一个存储周期内可以传送的数据个数
UID154752&帖子68&积分138&王道威望10 &王道贡献11 &考研年份2013&报考学校南京大学&本科学校中北大学&注册时间&最后登录&
& & 设有4个模块组成的四体存储器结构，采用低位交叉编址，每个体的存储字长为32位，存储周期为200ns。假设数据总线宽度为32位，总线传输周期为50ns。请问：连续读5个字所需时间是多少？
强风？劲草
UID131996&帖子2411&积分3511&王道威望150 &王道贡献104 &考研年份2013&报考学校北京邮电大学&本科学校北京电子科技学院&注册时间&最后登录&
UID162574&帖子656&积分1161&王道威望10 &王道贡献82 &考研年份&报考学校&本科学校&注册时间&最后登录&
这个应该是250ns吧... 地址都是连续的说
来自人马座A*的宇宙旅行者
[通过 QQ、MSN 分享给朋友]
王道第一期安卓班<font size="1.5 em" color="#FF报名, 敬请期待