画圈那里，本来是上升沿和下降沿触发器，然后 j k又都是低电平，Q不应该是保持状态吗？这与其特性方程不符啊？

来源：蜘蛛抓取(WebSpider) 时间：2016-11-17 03:35 标签： 上升沿和下降沿触发
 上传我的文档
 下载
 收藏
该文档贡献者很忙，什么也没留下。
 下载此文档
正在努力加载中...
章习题答tmp
下载积分：1000
内容提示：章习题答tmp
文档格式：DOC|
浏览次数：4|
上传日期： 23:39:11|
文档星级：
该用户还上传了这些文档
章习题答tmp
官方公共微信您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
数字电路课件第6章.ppt 136页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
需要金币：300 &&
你可能关注的文档：
··········
··········
第6章时序电路的分析与设计6.1时序电路概述6.2同步时序逻辑电路的分析6.3异步时序电路的分析方法6.4同步时序电路的设计方法6.1时序电路概述6.1.1时序电路的特点逻辑电路分为两类：一类是组合逻辑电路，另一类是时序逻辑电路。在组合逻辑电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；在时序逻辑电路中，任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状态，即与过去的输入情况有关。图6-1时序逻辑电路的结构框图与组合逻辑电路相比，时序逻辑电路有两个特点：第一，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成；第二，存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路的内部输出，它将控制存储电路状态的转移。在图6-1时序逻辑电路的结构框图中，X（x1,x2,…,xn）为外部输入信号；Q（q1,q2,…,qj）为存储电路的状态输出，也是组合逻辑电路的内部输入；Z（z１,z2,…,zm）为外部输出信号；Y（y1,y2,…,yk）为存储电路的激励信号，也是组合逻辑电路的内部输出。在存储电路中，每一位输出qi(i=1,2,…，j)称为一个状态变量，j个状态变量可以组成2j个不同的内部状态。时序逻辑电路对于输入变量历史情况的记忆就是反映在状态变量的不同取值上，即不同的内部状态代表不同的输入变量的历史情况。………其中，第一个方程组称为输出方程，第二个方程组称为驱动方程（或激励方程）,第三个方程组称为状态方程。方程中的上标n和n+1表示相邻的两个离散时间（或称相邻的两个节拍），如表示存储电路中每个触发器的当前状态（也称现状态或原状态），表示存储电路中每个触发器的新状态（也称下一状态或次状态）。以上三个方程组可写成如下形式：从以上关系式不难看出：时序逻辑电路某时刻的输出Zn决定于该时刻的外部输入Xn和内部状态Qn；而时序逻辑电路的下一状态Qn+1同样决定于Xn和Qn。时序逻辑电路的工作过程实质上就是在不同的输入条件下，内部状态不断更新的过程。以上三个方程人们习惯写成如下形式：6.1.2时序电路的分类图6-2同步二进制加法计数器图6-3异步二进制加法计数器时序电路按输出信号的特点又可以分为米里（Mealy）型和摩尔(Moore)型时序电路两种。Mealy型时序电路的输出函数为Z=F（X，Q），即某时刻的输出决定于该时刻的外部输入X和内部状态Q，如图6-4所示的Mealy型串行加法器电路。在该电路中，ai、bi为串行数据输入，si为串行数据输出，si=ai+bi+ci-1，或si=ai+bi+Q。Moore型时序电路的输出函数为Z=F（Q），如图6-5所示的Moore型串行加法器电路。在该电路中串行数据输出si=Q1。Mealy型串行加法器电路和Moore型串行加法器电路具有相同的逻辑功能，但Moore型串行加法器电路的输出比Mealy型串行加法器的输出迟一个节拍。图6-4Mealy型串行加法器电路图6-5Moore型串行加法器电路6.1.3时序电路的功能描述1.逻辑方程式?2.状态转移表?状态转移表也称状态迁移表或状态表，是用列表的方式来描述时序逻辑电路输出Z、次态Qn+1和外部输入X、现态Q之间的逻辑关系。表6-1Mealy型时序电路状态表表6-2Moore型时序电路状态表表6-3Moore型电路简化状态表3.状态图图6-6时序逻辑电路状态图4.时序图?时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律，其具体画法将在下面讨论。?以上几种同步时序逻辑电路功能描述的方法，各有特点，但实质相同，且可以相互转换，它们都是同步时序逻辑电路分析和设计的主要工具。6.2同步时序逻辑电路的分析?6.2.1同步时序逻辑电路的一般分析方法?①根据逻辑图求出时序电路的输出方程和各触发器的激励方程。?②根据已求出的激励方程和所用触发器的特征方程，获得时序电路的状态方程。?③根据时序电路的状态方程和输出方程，建立状态转移表，进而画出状态图和波形图。??④分析电路的逻辑功能。【例6-1】分析图6-7所示同步时序电路的逻辑功能。图6-7例6-1时序逻辑电路解：?①求输出方程和激励方程。②求状态方程。③列状态表，画状态图。表6-4例6-1时序电路状态表图6-8例6-1次态与输出卡诺图图6-9例6-1状态图④画波形图。?设Q1Q0的初始状态为00，输入变量X的波形如图6-10第二行所示。根据表6-4状态表即可画出波形图。例如第一个CP来到前X=0，Q1Q0=00，从表中查出，因此在画波形时应在第一个CP来到后使Q1Q0进入01。以此类推，即可以画出Q1Q0的整
正在加载中，请稍后...您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
数字电子技术总复习论述.pptx 90页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
需要金币：350 &&
你可能关注的文档：
··········
··········
数字电子技术总复习第一章逻辑代数一、二进制数表示法1.任意(N)进制数展开式的普遍形式：—第i位的系数—第i位的权2.几种常用进制数之间的转换(1)二-十转换：(2)十-二转换：整数的转换--连除法小数的转换--连乘法快速转换法：拆分法(3)二-八转换:(4)八-二转换:（5）二-十六转换：（6）十六-二转换：二进制代码：编码后的二进制数。用二进制代码表示十个数字符号0~9，又称为BCD码（BinaryCodedDecimal）几种常见的BCD代码：8421码余3码码余3循环码二、二进制代码二-十进制代码：有权码无权码三、基本和常用逻辑运算1.与逻辑：2.或逻辑：3.非逻辑：(1)与非逻辑(NAND)(2)或非逻辑(NOR)(3)与或非逻辑(AND–OR–INVERT)4.几种常用复合逻辑运算(4)异或逻辑(Exclusive—OR)(5)同或逻辑(Exclusive—NOR)(异或非)=A⊙B5.逻辑符号对照美国符号国标符号国标符号美国符号或：0+0=01+0=11+1=1与：0·0=00·1=01·1=1非：（二、）变量和常量的关系(变量：A、B、C…)或：A+0=AA+1=1与:A·0=0A·1=A非：四、公式和定理（一、）常量之间的关系(常量：0和1)（三、）与普通代数相似的定理交换律结合律分配律（四、）逻辑代数的一些特殊定理同一律A+A=AA·A=A还原律将Y式中“.”换成“+”,“+”换成“.”“0”换成“1”,“1”换成“0”原变量换成反变量，反变量换成原变量（五、）关于等式的三个规则1.代入规则：等式中某一变量都代之以一个逻辑函数，则等式仍然成立。2.反演规则：不属于单个变量上的反号应保留不变3.对偶规则：如果两个表达式相等，则它们的对偶式也一定相等。将Y中“.”换成“+”,“+”换成“.”“0”换成“1”,“1”换成“0”（六、）若干常用公式（七、）关于异或运算的一些公式异或同或(1)交换律(2)结合律(3)分配律(4)常量和变量的异或运算(5)因果互换律如果则有（一、）标准与或表达式五、逻辑函数的标准与或式和最简式标准与或式就是最小项之和的形式1.最小项的概念：2.最小项的性质：(1)任一最小项，只有一组对应变量取值使其值为1；(2)任意两个最小项的乘积为0；(3)全体最小项之和为1。3.最小项的编号：4.最小项是组成逻辑函数的基本单元任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。六、逻辑函数的公式化简法一、并项法:二、吸收法：三、消去法：四、配项消项法：七、逻辑函数的图形化简法（一、）逻辑变量的卡诺图(Karnaughmaps)2.卡诺图的特点：用几何相邻表示逻辑相邻(1)几何相邻：相接—紧挨着相对—行或列的两头相重—对折起来位置重合(2)逻辑相邻：两个最小项只有一个变量不同化简方法：逻辑相邻的两个最小项可以合并成一项，并消去一个因子。1.卡诺图的画法：3.卡诺图中最小项合并规律：(1)两个相邻最小项合并可以消去一个因子(2)四个相邻最小项合并可以消去两个因子(3)八个相邻最小项合并可以消去三个因子2n个相邻最小项合并可以消去n个因子要点：（1）一个组合的方格数必须是2的幂，即20＝1，21＝2，22＝4，23＝8等等。因此，不可能将三个方格组组合成一个组合，即使它们都是相邻的。（2）不可能组合逻辑上不相邻的最小项对。因此，要合并的对应方格必须构成矩形或正方形。（二、）逻辑函数的卡诺图表示法1.根据变量个数画出相应的卡诺图；2.将函数化为最小项之和的形式；3.在卡诺图上与这些最小项对应的位置上填入1，其余位置填0或不填。（三、）具有约束的逻辑函数的化简1.约束项：不会出现的变量取值所对应的最小项。(2)在逻辑表达式中，用等于0的条件等式表示。2.约束条件的表示方法(1)在真值表和卡诺图上用叉号(╳)表示。3.化简步骤:(1)画函数的卡诺图，顺序为：(2)合并最小项，画圈时╳　　既可以当1，又可以当0(3)写出最简与或表达式注意：合并时，究竟把╳作为1还是作为0应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义。只要把所有的1圈完即可。八、逻辑函数的表示方法及其相互之间的转换一、逻辑表达式二、真值表三、卡诺图第二章门电路一、分立元器件门电路（一）二极管与门（二）二极管或门二、TTL门电路Roff—关门电阻（&0.7k?）即：当Ri为0.7k?以下电阻时,输入端相当于低电平。Ron—开门电阻（&2.5k?）即：当Ri为2.5k?以上电阻时,输入端相当于高电平。三、集电极开路门—OC门(OpenCollectorGate)1.符号2.OC门的主要特点OC门必须外接负载电阻和电源才能正常工作。Y四、输出三态门–TSL门(Three-State
正在加载中，请稍后...

我要回帖

更多关于 上升沿和下降沿触发 的文章

 

随机推荐